本申請案享有以日本專利申請案2015-179130號(申請日：2015年9月11日)為基礎申請案的優(yōu)先權。本申請案通過參照該基礎申請案而包含基礎申請案的全部內容。

技術領域

本發(fā)明的實施方式涉及一種半導體裝置。

背景技術：

在肖特基勢壘二極管(SBD，Schottky Barrier Diode)或作為SBD中的一種的JBS(Junction Barrier Schottky diode，結勢壘肖特基二極管)中，作為順向電涌電流對策，有在元件區(qū)域內設置PiN二極管的情況。通過在元件區(qū)域內設置PiN二極管部，能夠利用PiN二極管部的傳導率調變而使較大的電涌電流流過。

另外，在SBD或JBS中，為緩和逆向偏壓時的元件區(qū)域的端部的電場強度、抑制元件破壞，在元件區(qū)域周圍的終端區(qū)域設置終端構造。終端構造例如是降低表面場或保護環(huán)。

就抑制逆向偏壓時的元件破壞的觀點而言，較理想為使元件區(qū)域的結(junction)破壞耐壓低于終端構造的結破壞耐壓。

技術實現要素：

本發(fā)明的實施方式提供一種能夠抑制逆向偏壓時的元件破壞的半導體裝置。

實施方式的半導體裝置具備：元件區(qū)域，是具有第一面與第二面的半導體層的一部分；終端區(qū)域，是所述半導體層的一部分，且包圍所述元件區(qū)域；第一電極，設置在所述第一面；第二電極，設置在所述第二面；第一導電型的第一半導體區(qū)域，設置在所述半導體層內，且一部分與所述第一電極相接；第二導電型的第二半導體區(qū)域，設置在所述元件區(qū)域內的所述第一半導體區(qū)域與所述第一電極之間；第二導電型的第三半導體區(qū)域，設置在所述第二半導體區(qū)域與所述第一電極之間，與所述第一電極電連接，且第二 導電型的雜質濃度高于所述第二半導體區(qū)域；及第二導電型的第四半導體區(qū)域，設置在所述終端區(qū)域內的所述第一半導體區(qū)域與所述第一面之間，與所述第一電極電連接，且與所述第二面之間的距離大于所述第二面與所述第二半導體區(qū)域的距離。

附圖說明

圖1是第一實施方式的半導體裝置的示意剖視圖。

圖2是第一實施方式的半導體裝置的示意俯視圖。

圖3是比較形態(tài)的半導體裝置的示意剖視圖。

圖4是第二實施方式的半導體裝置的示意剖視圖。

具體實施方式

以下，一邊參照附圖一邊對本發(fā)明的實施方式進行說明。此外，在以下的說明中，對同一部件等標注同一符號，對已說明一次的部件等適當省略其說明。

另外，在以下說明中，n⁺、n、n^-及p⁺、p、p^-的記述是表示各導電型中的雜質濃度的相對性的高低。即，n⁺表示與n相比n型的雜質濃度相對性地較高，且n-表示與n相比n型的雜質濃度相對性地較低。另外，p⁺表示與p相比p型雜質濃度相對性地較高，且p^-表示與p相比p型雜質濃度相對性地較低。此外，也存在將n⁺型、n^-型僅記為n型，且將p⁺型、p^-型僅記為p型的情況。

雜質濃度例如能夠由SIMS(Secondary Ion Mass Spectrometry，次級離子質譜法)測定。而且，雜質濃度的相對性的高低例如也能夠根據由SCM(Scanning Capacitance Microscopy，掃描電容顯微鏡)求出的載子濃度的高低而判斷。另外，雜質區(qū)域的深度等距離例如能夠由SIMS求出。而且，雜質區(qū)域的深度等距離例如能夠根據SCM像與AFM(Atomic Force Microscope，原子力顯微鏡)像的合成圖像而求出。

(第一實施方式)

本實施方式的半導體裝置具備：元件區(qū)域，是具有第一面與第二面的半導體層的一部分；終端區(qū)域，是半導體層的一部分，且包圍元件區(qū)域；第一電極，設置在第一面；第二電極，設置在第二面；第一導電型的第一半導體區(qū)域，設置在半導體層內，且一部分與第一電極相接；第二導電型的第二半導體區(qū)域，設置在元件區(qū)域內的第一半導體區(qū)域與第一電極之間；第二導電型的第三半導體區(qū)域，設置在第二半導體區(qū)域與第一電極之間，與第一電極電連接，且第二導電型的雜質濃度高于第二半導體區(qū)域；及第二導電型的第四半導體區(qū)域，設置在終端區(qū)域內的第一半導體區(qū)域與第一面之間，與第一電極 電連接，且與第二面之間的距離大于第二面與第二半導體區(qū)域的距離。

本實施方式的半導體裝置具備：半導體層，具有第一面與第二面；第一電極，設置在第一面；第二電極，設置在第二面；第一導電型的第一半導體區(qū)域，設置在半導體層內，且一部分與第一電極相接；第二導電型的第二半導體區(qū)域，設置在第一半導體區(qū)域與第一電極之間的半導體層內；第二導電型的第三半導體區(qū)域，設置在第二半導體區(qū)域與第一電極之間的半導體層內，與第一電極電連接，且第二導電型的雜質濃度高于第二半導體區(qū)域；及第二導電型的第四半導體區(qū)域，在半導體層內包圍第二半導體區(qū)域而設置，與第一電極電連接，且與第二面之間的距離大于第二面與第二半導體區(qū)域的距離。

圖1是本實施方式的半導體裝置的示意剖視圖。圖2是本實施方式的半導體裝置的示意俯視圖。圖2表示半導體層的第一面?zhèn)鹊碾s質區(qū)域。圖1相當于圖2的A-A'剖面。

本實施方式的半導體裝置是JBS(Junction Barrier Schottky diode)。本實施方式的JBS100是在元件區(qū)域所形成的溝槽的底部設置p型區(qū)域的溝槽型JBS100。

JBS100的半導體層具備元件區(qū)域與終端區(qū)域。元件區(qū)域被終端區(qū)域包圍。

元件區(qū)域是作為在JBS100的順向偏壓時電流主要流過的區(qū)域而發(fā)揮功能。終端區(qū)域是作為使在JBS100的逆向偏壓時施加至元件區(qū)域的端部的電場的強度緩和，從而使JBS100的元件耐壓提高的區(qū)域而發(fā)揮功能。

JBS100具備SiC層(半導體層)10、陽極電極(第一電極)12、陰極電極(第二電極)14、場氧化膜16、及硅化物層30。SiC層10具備第一面與第二面。陽極電極12設置在SiC層10的第一面。陰極電極14設置在SiC層10的第二面。場氧化膜16設置在SiC層10的第一面。

SiC層10具備n⁺型的陰極區(qū)域(第六半導體區(qū)域)18、n^-型的漂移區(qū)域(第一半導體區(qū)域)20、p型的第一陽極區(qū)域(第二半導體區(qū)域)22、p⁺型的第二陽極區(qū)域(第三半導體區(qū)域)24、p^-型的降低表面場區(qū)域(第四半導體區(qū)域)26、p型區(qū)域(第五半導體區(qū)域)28、p型的邊緣區(qū)域23、及p⁺型的邊緣接觸區(qū)域25。

p型的第一陽極區(qū)域(第二半導體區(qū)域)22、p⁺型的第二陽極區(qū)域(第三半導體區(qū)域)24、及p型區(qū)域(第五半導體區(qū)域)28設置在元件區(qū)域。P^-型的降低表面場區(qū)域(第四半導體區(qū)域)26設置在終端區(qū)域。

SiC層10是單晶的SiC(碳化硅)。SiC層10例如是4H-SiC。以SiC層10的第一面是相對于(0001)面傾斜0度以上、8度以下的面、且第二面是相對于(000-1)面傾斜0度以上、8度以下的面的情況為例進行說明。(0001)面被稱為硅面。(000-1)面被稱為碳面。

n⁺型的陰極區(qū)域18設置在SiC層10內。n⁺型的陰極區(qū)域18設置在陰極電極14與 n^-型的漂移區(qū)域20之間。

n⁺型的陰極區(qū)域18含有n型雜質。n型雜質例如是氮(N)。n型雜質的雜質濃度例如為1×10¹⁸cm^-3以上、1×10²¹cm^-3以下。n⁺型的陰極區(qū)域18的n型雜質的雜質濃度高于n^-型的漂移區(qū)域20的n型雜質的雜質濃度。n^-型的漂移區(qū)域20的一部分與陽極電極12相接。

n^-型的漂移區(qū)域20設置在SiC層10內。n^-型的漂移區(qū)域20設置在n⁺型的陰極區(qū)域18上。

n^-型的漂移區(qū)域20含有n型雜質。n型雜質例如是氮(N)。n型雜質的雜質濃度例如為1×10¹⁵cm^-3以上、2×10¹⁶cm^-3以下。n^-型的漂移區(qū)域20的厚度例如為3μm以上、30μm以下。

此外，也可在n⁺型的陰極區(qū)域18與n^-型的漂移區(qū)域20之間設置如下濃度的n型的緩沖層(未圖示)，即，該n型的緩沖層的n型雜質的雜質濃度在n⁺型的陰極區(qū)域18的雜質濃度與n^-型的漂移區(qū)域20的雜質濃度之間。

p型的第一陽極區(qū)域22設置在SiC層10內。p型的第一陽極區(qū)域22設置在n^-型的漂移區(qū)域20與陽極電極12之間。

p型的第一陽極區(qū)域22設置在第一面上所形成的溝槽的底部。p型的第一陽極區(qū)域22例如是在第一面上形成溝槽之后，通過將p型雜質離子注入至SiC層10而形成。溝槽的深度例如為0.3μm以上、1.0μm以下。

如圖2所示，p型的第一陽極區(qū)域22例如是以包圍p⁺型的第二陽極區(qū)域24的方式而設置。

p型的第一陽極區(qū)域22含有p型雜質。p型雜質例如是鋁(Al)。p型雜質的雜質濃度例如為5×10¹⁶cm^-3以上、5×10¹⁸cm^-3以下。

以第一面為基準的p型的第一陽極區(qū)域22的深度例如為0.7μm以上、2.0μm以下。p型的第一陽極區(qū)域22的寬度(圖1中的“w1”)例如為5.0μm以上、20.0μm以下。

p⁺型的第二陽極區(qū)域24設置在SiC層10內。p⁺型的第二陽極區(qū)域24是設置在p型的第一陽極區(qū)域22與陽極電極12之間。p⁺型的第二陽極區(qū)域24是設置在p型的第一陽極區(qū)域22中。p⁺型的第二陽極區(qū)域24與陽極電極12電連接。

P⁺型的第二陽極區(qū)域24設置在第一面上所形成的溝槽的底部。p⁺型的第二陽極區(qū)域24例如是在第一面上形成溝槽之后，通過將溝槽的一部分開口的掩膜材用作掩膜，將p型雜質離子注入至SiC層10而形成。溝槽的深度例如為0.3μm以上、1.0μm以下。

p⁺型的第二陽極區(qū)域24含有p型雜質。p型雜質例如是鋁(Al)。p⁺型的第二陽極區(qū) 域24的雜質濃度高于p型的第一陽極區(qū)域22的雜質濃度。p型雜質的雜質濃度例如為1×10¹⁹cm^-3以上、1×10²¹cm^-3以下。

以第一面為基準的p⁺型的第二陽極區(qū)域24的深度例如為0.5μm以上、1.2μm以下。p⁺型的第二陽極區(qū)域24的寬度例如為2.0μm以上、15.0μm以下。

p型的邊緣區(qū)域23設置在SiC層10內。p型的邊緣區(qū)域23設置在n^-型的漂移區(qū)域20與陽極電極12之間。

p型的邊緣區(qū)域23設置在第一面上所形成的溝槽的底部。p型的邊緣區(qū)域23例如是在第一面上形成溝槽之后，通過將p型雜質離子注入至SiC層10而形成。溝槽的深度例如為0.3μm以上、1.0μm以下。p型的邊緣區(qū)域23例如與p型的第一陽極區(qū)域22在同一過程步驟中同時形成。

如圖2所示，p型的邊緣區(qū)域23例如是以環(huán)狀設置在元件區(qū)域的外周部。

p型的邊緣區(qū)域23含有p型雜質。p型雜質例如是鋁(Al)。p型雜質的雜質濃度例如為5×10¹⁶cm^-3以上、5×10¹⁸cm^-3以下。

以第一面為基準的p型的邊緣區(qū)域23的深度例如為0.7μm以上、2.0μm以下。p型的邊緣區(qū)域23的深度與p型的第一陽極區(qū)域22相等。

p⁺型的邊緣接觸區(qū)域25設置在SiC層10內。p⁺型的邊緣接觸區(qū)域25設置在p型的邊緣區(qū)域23與陽極電極12之間。p⁺型的邊緣接觸區(qū)域25設置在p型的邊緣區(qū)域23中。p⁺型的邊緣接觸區(qū)域25與陽極電極12電連接。如圖2所示，p⁺型的邊緣接觸區(qū)域25例如是以環(huán)狀設置在元件區(qū)域的外周部。

p⁺型的邊緣接觸區(qū)域25設置在第一面上所形成的溝槽的底部。p⁺型的邊緣接觸區(qū)域25例如是在第一面上形成溝槽之后，通過將溝槽的一部分開口的掩膜材用作掩膜，將p型雜質離子注入至SiC層10而形成。溝槽的深度例如為0.3μm以上、1.0μm以下。p⁺型的邊緣接觸區(qū)域25例如與p⁺型的第二陽極區(qū)域24在同一個過程步驟中同時形成。

p⁺型的邊緣接觸區(qū)域25含有p型雜質。p型雜質例如是鋁(Al)。p⁺型的邊緣接觸區(qū)域25的雜質濃度高于p型的邊緣區(qū)域23的雜質濃度。p型雜質的雜質濃度例如為1×10¹⁹cm^-3以上、1×10²¹cm^-3以下。

以第一面為基準的p⁺型的邊緣接觸區(qū)域25的深度例如為0.5μm以上、1.2μm以下。

p型的降低表面場區(qū)域26設置在SiC層10內。p型的降低表面場區(qū)域26是以包圍p型的第一陽極區(qū)域22與p型區(qū)域28的方式設置。p型的降低表面場區(qū)域26與陽極電極12電連接。

第二面與p型的降低表面場區(qū)域26的距離(圖1中的“d2”)大于第二面與p型的第 一陽極區(qū)域22的距離(圖1中的“d1”)。即，d2>d1。換而言之，以第一面為基準的p型的降低表面場區(qū)域26的深度比以第一面為基準的第一陽極區(qū)域22的深度淺。

n⁺型的陰極區(qū)域18的厚度大致固定，故n⁺型的陰極區(qū)域18與p型的降低表面場區(qū)域26的距離大于n⁺型的陰極區(qū)域18與p型的第一陽極區(qū)域22的距離。換而言之，n⁺型的陰極區(qū)域18與p型的降低表面場區(qū)域26之間的n^-型的漂移區(qū)域20的厚度比n⁺型的陰極區(qū)域18與p型的第一陽極區(qū)域22之間的n^-型的漂移區(qū)域20的厚度厚。

p型的降低表面場區(qū)域26是用以使JBS100的耐壓提高的終端構造。

p型的降低表面場區(qū)域26含有p型雜質。p型雜質例如是鋁(Al)。p型雜質的雜質濃度例如為1×10¹⁶cm^-3以上、1×10¹⁸cm^-3以下。

p型的降低表面場區(qū)域26的p型雜質的雜質濃度低于p型的第一陽極區(qū)域22、p型的邊緣區(qū)域23的p型雜質的雜質濃度。

多個p型區(qū)域28設置在被p型的降低表面場區(qū)域26所包圍的SiC層10內。p型區(qū)域28的寬度(圖1中的“w2”)比p型的第一陽極區(qū)域22的寬度(圖1中的“w1”)窄。即，w2<w1。p型區(qū)域28與陽極電極12相接。

如圖2所示，p型區(qū)域28例如為條紋形狀。

第二面與p型的降低表面場區(qū)域26的距離(圖1中的“d2”)大于第二面與p型區(qū)域28的距離(圖1中的“d3”)。即，d2>d3。換而言之，以第一面為基準的p型的降低表面場區(qū)域26的深度比以第一面為基準的p型區(qū)域28的深度淺。

p型區(qū)域28含有p型雜質。p型雜質例如是鋁(Al)。p型雜質的雜質濃度例如為5×10¹⁶cm^-3以上、5×10¹⁸cm^-3以下。

以第一面為基準的p型區(qū)域28的深度例如為0.7μm以上、2.0μm以下。p型區(qū)域28的寬度(圖1中的“w2”)例如為1.0μm以上、3.0μm以下。p型區(qū)域28與p型區(qū)域28的間隔例如為1.0μm以上、5.0μm以下。

p型區(qū)域28設置在第一面上所形成的溝槽的底部。p型區(qū)域28例如是在第一面上形成溝槽之后，通過將p型雜質離子注入至SiC層10而形成。溝槽的深度例如為0.3μm以上、1.0μm以下。

例如，第二面與p型的第一陽極區(qū)域22之間的距離(圖1中的“d1”)和第二面與p型區(qū)域28的距離(圖1中的“d3”)大致相同。即，d1＝d3。另外，p型的第一陽極區(qū)域22的p型雜質的雜質濃度與p型區(qū)域28的p型雜質的雜質濃度大致相同。

例如，在同一過程步驟中，形成p型區(qū)域28與p型的第一陽極區(qū)域22。例如，同時形成p型區(qū)域28形成用的溝槽與p型的第一陽極區(qū)域22形成用的溝槽。之后，將p 型雜質離子注入至溝槽的底部，通過活化退火而活化。

利用該過程步驟而使第二面與p型的第一陽極區(qū)域22之間的距離(圖1中的“d1”)和第二面與p型區(qū)域28的距離(圖1中的“d3”)成為大致相同。而且，使p型的第一陽極區(qū)域22的p型雜質的雜質濃度與p型區(qū)域28的p型雜質的雜質濃度成為大致相同。

硅化物層30設置在p⁺型的第二陽極區(qū)域24與陽極電極12之間。硅化物層30例如是硅化鎳層或硅化鈦層。硅化物層20的膜厚例如為0.05μm以上、0.3μm以下。

場氧化膜16設置在p型的降低表面場區(qū)域26上。場氧化膜16例如是氧化硅膜。場氧化膜16具備開口部。場氧化膜16的膜厚例如為0.2μm以上、1.0μm以下。

陽極電極12在場氧化膜16的開口部，與n^-型的漂移區(qū)域20、硅化物層30、及p型區(qū)域28相接。陽極電極12填埋設置在p型的第一陽極區(qū)域22上的溝槽及設置在p型區(qū)域28上的溝槽。換而言之，p型的第一陽極區(qū)域22上的陽極電極12的一部分被夾在n^-型的漂移區(qū)域20。而且，p型區(qū)域28上的陽極電極12的一部分被夾在n^-型的漂移區(qū)域20。

陽極電極12與n^-型的漂移區(qū)域20在第一面上及溝槽的側面相接。n^-型的漂移區(qū)域20與陽極電極12之間的接觸是肖特基接觸。

陽極電極12為金屬。陽極電極12例如是鈦(Ti)與鋁(Al)的積層膜。

陰極電極14與n⁺型的陰極區(qū)域18相接而設置。陰極電極14與n⁺型的陰極區(qū)域18的接觸是歐姆接觸。

陰極電極14為金屬。陰極電極14例如是鈦(Ti)與鋁(Al)的積層膜。

接下來，對本實施方式的JBS100的作用及效果進行說明。

圖3是比較形態(tài)的半導體裝置的示意剖視圖。比較形態(tài)的半導體裝置是JBS。與本實施方式的JBS100不同，比較形態(tài)的JBS900是不具備溝槽的平面型JBS。

JBS900中，p型的第一陽極區(qū)域22及p型區(qū)域28是設置在第一面而并非溝槽底部。第二面與p型的降低表面場區(qū)域26的距離(圖3中的“d2”)小于第二面與p型的第一陽極區(qū)域22的距離(圖3中的“d1”)。即，d2<d1。

另外，第二面與p型的降低表面場區(qū)域26的距離(圖3中的“d2”)小于第二面與p型區(qū)域28的距離(圖3中的“d3”)。即，d2<d3。

JBS900中，在n^-型的漂移區(qū)域20與p型的第一陽極區(qū)域22之間具備n型區(qū)域32。n型區(qū)域32含有n型雜質。n型雜質例如是氮(N)。n型雜質的雜質濃度例如為1×10¹⁷cm^-3以上、1×10¹⁹cm^-3以下。n型區(qū)域32的n型雜質的雜質濃度高于n^-型的漂移區(qū)域20的n型雜質的雜質濃度。

JBS900中，通過設置p型區(qū)域28，從而在對JBS900施加逆向偏壓的情況下，p型區(qū)域28之間的n^-型的漂移區(qū)域20被空乏層夾斷。因此，能夠降低JBS900的逆向電流(I_R)。

進而，JBS900在元件區(qū)域內具備包含陽極電極12、硅化物層30、p⁺型的第二陽極區(qū)域24、p型的第一陽極區(qū)域22、n型區(qū)域32、n^-型的漂移區(qū)域20、及陰極電極26的PiN二極管部。因具備PiN二極管部所以能夠流過順向較大的電涌電流。

另外，JBS900中，通過在PiN二極管部設置n型區(qū)域32而使pn接面的分布陡峭，使PiN二極管部的接面破壞耐壓低于形成在p型的降低表面場區(qū)域26的終端構造的接面破壞耐壓。

因此，逆向偏壓時的接面破壞比終端構造更易產生在PiN二極管部。在PiN二極管部，接面破壞產生在比終端構造更大的面積區(qū)域。因此，可抑制由接面破壞導致的發(fā)熱等，從而抑制元件破壞。

但是，JBS900中，為使PiN二極管部的接面破壞耐壓低于形成在p型的降低表面場區(qū)域26的終端構造的接面破壞耐壓，需要用以形成n型區(qū)域32的追加性的過程步驟。另外，因設置n型區(qū)域32所以存在如下擔憂，即，由結晶缺陷引起的逆向偏壓時的PiN二極管部的接面漏電流增大，從而JBS900的逆向電流(I_R)變大。

另外，JBS900中，將p型區(qū)域28或p型的第一陽極區(qū)域22設置在元件區(qū)域。因此，陽極電極12與n^-型的漂移區(qū)域20的接觸面積、即肖特基接觸的面積變小，JBS900的順向電壓(V_F)增大。

本實施方式的JBS100中，第二面與p型的降低表面場區(qū)域26的距離(圖1中的“d2”)大于第二面與p型的第一陽極區(qū)域22的距離(圖1中的“d1”)。即，d2>d1。

因此，與JBS900相比，PiN二極管部下的n^-型的漂移區(qū)域20的厚度變薄。PiN二極管部的接面破壞耐壓因n^-型的漂移區(qū)域20的厚度變薄而降低。因此，本實施方式的JBS100中，無須設置n型區(qū)域32便能夠使PiN二極管部的接面破壞耐壓降低。

尤其通過使PiN二極管部下的n^-型的漂移區(qū)域20的厚度比降低表面場區(qū)域26下的n^-型的漂移區(qū)域20的厚度薄，而使逆向偏壓時的接面破壞比終端構造更易產生在PiN二極管部。

另外，因未設置n型區(qū)域32，故與JBS900相比，能夠降低逆向電流(I_R)。

進而，通過形成為溝槽型JBS而能夠使順向電壓(V_F)降低。順電壓(V_F)的降低例如可通過在溝槽的側面使陽極電極12與n^-型的漂移區(qū)域20接觸，使肖特基接觸的面積增大而實現。

JBS100通過形成為溝槽型JBS而能夠改善順向電壓(V_F)與逆向電流(I_R)的折中。

另外，根據本實施方式的JBS100，能夠在同一過程步驟中容易地形成溝槽型JBS與接面破壞耐壓較低的PiN二極管部。尤其在SiC層的情況下，例如與Si(硅)層相比，較難通過離子注入而形成較深的雜質區(qū)域。因此，利用溝槽型JBS的溝槽形成而能形成較深的p型的第一陽極區(qū)域22的過程步驟較為有效。

此外，就較終端構造更易在PiN二極管部產生逆向偏壓時的接面破壞的觀點而言，較理想為p型的降低表面場區(qū)域26的p型雜質的雜質濃度低于p型的第一陽極區(qū)域22的p型雜質的雜質濃度。

另外，就降低陽極電極12與p型的第一陽極區(qū)域22之間的電阻的觀點而言，較理想為設置硅化物層30。

以上，根據本實施方式，可實現能夠抑制逆向偏壓時的元件破壞的JBS100。而且，可實現逆向電流(I_R)降低的JBS100。而且，可實現順向電壓(V_F)降低的JBS100。

(第二實施方式)

本實施方式的半導體裝置不具備第五半導體區(qū)域，除此之外，與第一實施方式相同。因此，對于與第一實施方式重復的內容省略記述。

圖4是本實施方式的半導體裝置的示意剖視圖。

本實施方式的半導體裝置是SBD。與第一實施方式的JBS100不同，本實施方式的SBD200不具備p型區(qū)域28。

SBD200具備元件區(qū)域與終端區(qū)域。元件區(qū)域被終端區(qū)域包圍。

SBD200具備SiC層(半導體層)10、陽極電極(第一電極)12、陰極電極(第二電極)14、場氧化膜16、及硅化物層30。SiC層10具備第一面與第二面。陽極電極12設置在SiC層10的第一面。陰極電極14設置在SiC層10的第二面。場氧化膜16設置在半導體層10的第一面。

SiC層10具備n⁺型的陰極區(qū)域(第六半導體區(qū)域)18、n^-型的漂移區(qū)域(第一半導體區(qū)域)20、p型的第一陽極區(qū)域(第二半導體區(qū)域)22、P⁺型的第二陽極區(qū)域(第三半導體區(qū)域)24、p^-型的降低表面場區(qū)域(第四半導體區(qū)域)26、p型的邊緣區(qū)域23、及p⁺型的邊緣接觸區(qū)域25。

p型的第一陽極區(qū)域22設置在第一面上所形成的溝槽的底部。p型的第一陽極區(qū)域22例如是在第一面形成溝槽之后，通過將p型雜質離子注入至SiC層10而形成。

第二面與p型的降低表面場區(qū)域26的距離(圖4中的“d2”)大于第二面與p型的第一陽極區(qū)域22的距離(圖4中的“d1”)。即，d2>d1。換而言之，以第一面為基準的p 型的降低表面場區(qū)域26的深度比以第一面為基準的第一陽極區(qū)域22的深度淺。

根據本實施方式，利用與第一實施方式相同的作用，可實現能夠抑制逆向偏壓時的元件破壞的SBD200。

第一及第二實施方式中，作為半導體層是以SiC層為例進行了說明，但對于代替SiC層而使用例如Si(硅)層的二極管，也能夠應用本發(fā)明。

另外，在第一及第二實施方式中，作為SiC例示出4H-SiC的情況，但也能夠使用3C-SiC、6H-SiC等其它晶型。

另外，在第一及第二實施方式中，在半導體層是SiC層的情況下，以將相對于(0001)面傾斜0度以上、8度以下的面作為第一面，且將相對于(000-1)面傾斜0度以上、8度以下的面作為第二面的情況為例進行了說明，但也能夠使用其它面方位的面。

另外，在第一及第二實施方式中，作為n型雜質例示出氮(N)，但也能夠應用磷(P)、砷(As)、銻(Sb)等。另外，作為p型雜質例示出鋁(Al)，但也能夠使用硼(B)。

另外，在第一及第二實施方式中，作為第一導電型以n型為例，且作為第二導電型以p型為例進行了說明，但也能夠將第一導電型設為p型，且將第二導電型設為n型。

另外，在第一實施方式中，以在溝槽的側面設置陽極電極12的肖特基接觸的情況為例進行了說明，但也能夠設為例如由p型區(qū)域28覆蓋溝槽的側面的形態(tài)。

另外，在第一實施方式中，以溝槽型JBS為例進行了說明，但也能夠將本發(fā)明應用于將p型區(qū)域28設置在第一面的平面型JBS。

另外，第一陽極區(qū)域22的形狀并不限定于圖2的形狀，例如也能夠設為條紋形狀、點形狀等其它形狀。而且，p型區(qū)域28的形狀并不限定于圖2的形狀，也能夠設為環(huán)形狀、點形狀等其它形狀。

另外，在第一及第二實施方式中，是以在第一陽極區(qū)域22上設置溝槽的情況為例進行了說明，但也能夠設為不設置溝槽而將第一陽極區(qū)域22設置在第一面的形態(tài)。該形態(tài)的情況下，第一陽極區(qū)域22例如以P型雜質的高加速離子注入而形成。

已對本發(fā)明的若干實施方式進行了說明，但這些實施方式是作為示例而提出，并非旨在限定發(fā)明的范圍。這些新穎的實施方式能夠以其它各種形態(tài)實施，且可在不脫離發(fā)明的宗旨的范圍內進行各種省略、置換、及變更。例如，也可將一實施方式的構成要素置換或變更為其它實施方式的構成要素。這些實施方式或其變化包含于發(fā)明的范圍或宗旨，并且包含于權利要求書中所記載的發(fā)明及其均等的范圍。

[符號的說明]

10 SiC層(半導體層)

12 陽極電極(第一電極)

14 陰極電極(第二電極)

18 n⁺型的陰極區(qū)域(第六半導體區(qū)域)

20 n^-型的漂移區(qū)域(第一半導體區(qū)域)

22 p型的第一陽極區(qū)域(第二半導體區(qū)域)

24 p⁺型的第二陽極區(qū)域(第三半導體區(qū)域)

26 p^-型的降低表面場區(qū)域(第四半導體區(qū)域)

28 p型區(qū)域(第五半導體區(qū)域)

30 硅化物層

100 JBS(半導體裝置)

200 SBD(半導體裝置)