本申請要求于2015年11月23日提交的序列號為10-2015-0163847的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用并入本文。

技術(shù)領(lǐng)域

本發(fā)明的各個(gè)實(shí)施例涉及非易失性存儲單元以及使用非易失性存儲單元的存儲單元陣列，尤其是涉及具有橫向耦合結(jié)構(gòu)的非易失性存儲單元以及使用該非易失性存儲單元的存儲單元陣列。

背景技術(shù)：

即使電源供給中斷，非易失性存儲器件仍留存存儲數(shù)據(jù)。已經(jīng)提出了能夠被電編程和擦除的非易失性存儲器件的各種結(jié)構(gòu)。非易失性存儲器件的典型單位存儲單元采用疊柵結(jié)構(gòu)。該結(jié)構(gòu)包括：柵絕緣層，其也被稱為隧道絕緣層；浮柵，其用于存儲數(shù)據(jù)；中間柵極介電層；以及控制柵，其順序地堆疊在半導(dǎo)體襯底上。近來，由于電子器件的尺寸減小和半導(dǎo)體器件制造技術(shù)進(jìn)步，執(zhí)行各種功能的各種半導(dǎo)體器件成為先進(jìn)數(shù)字產(chǎn)品的關(guān)鍵部件。例如，將邏輯器件和存儲器件包括于一個(gè)單一的半導(dǎo)體芯片內(nèi)而形成片上系統(tǒng)(SOC)器件。因此，已需要一種用于嵌入SOC的嵌入式非易失性存儲器件的制造技術(shù)。

為了制造嵌入式非易失性存儲器件，在同一工藝步驟中制造邏輯器件和存儲器件。邏輯器件，例如金屬氧化物半導(dǎo)體(MOS)的邏輯器件，通常使用具有單一柵極結(jié)構(gòu)的晶體管。因此，當(dāng)采用疊柵結(jié)構(gòu)的非易失性存儲器件形成在具有邏輯器件的同一襯底上時(shí)，制造工藝變得非常復(fù)雜。為了解決這一問題，已經(jīng)將具有單一柵極結(jié)構(gòu)并且為非疊柵結(jié)構(gòu)的單層多晶硅非易失性存儲器件更廣泛地用作嵌入式非易失性存儲器件。即，可以容易地將用于制造邏輯器件的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)工藝技術(shù)用于采用單層多晶硅非易失性存儲器件的非易失性存儲器件的制造。

技術(shù)實(shí)現(xiàn)要素：

各個(gè)實(shí)施例涉及具有橫向耦合結(jié)構(gòu)的非易失性存儲器件以及使用該非易失性存儲器件的存儲單元陣列。

根據(jù)一個(gè)實(shí)施例，非易失性存儲單元包括：有源區(qū)，其沿第一方向延伸；選擇柵電極層，其與有源區(qū)相交并沿第二方向延伸；浮柵電極層，其與有源區(qū)相交，并且沿第二方向延伸，其中浮柵電極層沿與選擇柵電極層平行的方向延伸并與選擇柵電極層間隔開；以及電介質(zhì)層，其設(shè)置在選擇柵電極層和浮柵電極層之間。選擇柵電極層、電介質(zhì)層和浮柵電極層大體上位于同一水平并一起形成橫向耦合電容器，并且浮柵電極層的第一端部與有源區(qū)相重疊。

根據(jù)一個(gè)實(shí)施例，非易失性存儲單元陣列具有排列成多個(gè)行和列的單元。每個(gè)單元包括：有源區(qū)，其沿第一方向延伸；選擇柵電極層，其與有源區(qū)相交并沿第二方向延伸；浮柵電極層，其與有源區(qū)相交并沿第二方向延伸，其中浮柵電極層沿與選擇柵電極層平行的方向延伸并與選擇柵電極層間隔開；以及電介質(zhì)層，其設(shè)置在選擇柵電極層和浮柵電極層之間。選擇柵電極層、電介質(zhì)層和浮柵電極層大體上位于同一水平并一起形成橫向耦合電容器，并且浮柵電極層的第一端部與有源區(qū)相重疊。

附圖說明

通過考慮附圖和所附的詳細(xì)說明，本發(fā)明的各個(gè)實(shí)施例將是更加顯而易見的，其中：

圖1是根據(jù)一個(gè)示例性的實(shí)施例的非易失性存儲單元的等效電路圖。

圖2是示出了根據(jù)一個(gè)示例性的實(shí)施例的非易失性存儲單元的布局圖。

圖3是示出了沿圖2的I-I'線截取的非易失性存儲單元的截面圖。

圖4是示出了沿圖2的II-II'線截取的非易失性存儲單元的截面圖。

圖5是示出了在根據(jù)一個(gè)實(shí)施例的非易失性存儲器件的編程操作中浮柵電極層內(nèi)的電子分布圖。

圖6是示出了在根據(jù)一個(gè)實(shí)施例的非易失性存儲設(shè)備的擦除操作中浮柵電極層內(nèi)的電子分布圖。

圖7是示出了根據(jù)一個(gè)示例性的實(shí)施例的非易失性存儲單元陣列的布局圖。

具體實(shí)施方式

在實(shí)施例的以下描述中，將理解的是，術(shù)語“第一”和“第二”意圖于區(qū)分元件，而不是用于限定僅僅元件本身或者意指特定的順序。此外，當(dāng)一個(gè)元件被稱為位于另一個(gè)元件“上”、“之上”、“上面”、“下”、“之下”時(shí)，意圖在于指相對位置關(guān)系，而不是用于限制下面特定的情況：該元件直接接觸另一個(gè)元件，或者至少有一個(gè)中介元件位于其間。因此，在此使用的諸如“上”、“之上”、“上面”、“下”、“之下”、“下面”等等術(shù)語的目的在于描述特定的實(shí)施例，而不意圖于限制本發(fā)明的范圍。而且，當(dāng)一個(gè)元件被 稱為與另一個(gè)元件“相連接”或“相耦合”時(shí)，該元件可以與另一元件電學(xué)上地或機(jī)械上地相連接或相耦合，或者可以通過替換位于其間的其它元件而形成連接關(guān)系或耦合關(guān)系。

圖1是根據(jù)一個(gè)實(shí)施例的非易失性存儲單元100的等效電路圖。參考圖1，非易失性存儲單元100包括選擇晶體管110和具有浮柵的存儲晶體管120。

選擇晶體管110包括耦合到字線WL的選擇柵端子SG和耦合到源線SL的源極端子S1。存儲晶體管120包括浮柵端子FG和耦合到位線BL的漏極端子D2。選擇晶體管110的漏極端子D1和存儲晶體管120的源極端子S2以串聯(lián)的方式相互耦合。選擇柵端子SG和浮柵端子FG通過耦合電容器CC相互耦合。

當(dāng)將預(yù)定值的偏壓通過字線WL施加于選擇柵端子SG時(shí)，通過耦合電容器CC的耦合操作可以在浮柵端子FG內(nèi)產(chǎn)生預(yù)定值的耦合偏壓。耦合電容器CC包括選擇晶體管110的選擇柵電極層、電介質(zhì)層和存儲晶體管120的浮柵電極層，它們順序地設(shè)置在橫向方向上。即，浮柵端子FG內(nèi)耦合偏壓的產(chǎn)生是通過具有選擇柵端子SG和電介質(zhì)層的橫向耦合結(jié)構(gòu)而形成的。

圖2是具有橫向結(jié)構(gòu)的非易失性存儲單元100的一個(gè)實(shí)施例的布局圖。圖3是示出了沿圖2的I-I'線截取的非易失性存儲單元100的截面圖。

參考圖2和圖3，溝槽器件絕緣層134設(shè)置在襯底132的上部。有源區(qū)136由溝槽器件絕緣層134限定。有源區(qū)136具有沿第一方向延伸的平面條帶形狀。具有第一導(dǎo)電性(例如P型)的阱區(qū)138設(shè)置在襯底132的上部。P型阱區(qū)138設(shè)置為圍繞有源區(qū)136。當(dāng)襯底132為P型半導(dǎo)體襯底時(shí)，可以不形成P型阱區(qū)138。

第一N⁺型結(jié)區(qū)141、第二N⁺型結(jié)區(qū)142和第三N⁺型結(jié)區(qū)143在有源區(qū)136的上部內(nèi)相互間隔開。第一N⁺型結(jié)區(qū)141和第三N⁺型結(jié)區(qū)143設(shè)置在有源區(qū)136的兩個(gè)邊緣處。第二N⁺型結(jié)區(qū)142設(shè)置在第一N⁺型結(jié)區(qū)141和第三N⁺型結(jié)區(qū)143之間。第二N⁺型結(jié)區(qū)142通過第一溝道區(qū)145在第一方向上與第一N⁺型結(jié)區(qū)141間隔開。第二N⁺型結(jié)區(qū)142通過第二溝道區(qū)146在第一方向上與第三N⁺型結(jié)區(qū)143間隔開。

第一柵絕緣層151和選擇柵電極層160與有源區(qū)136相交。即，第一柵絕緣層151和選擇柵電極層160具有沿與第一方向相交的第二方向延伸的條帶形的平面形狀。

第一柵絕緣層151和選擇柵電極層160重疊于第一溝道區(qū)145。第一溝道區(qū)145設(shè)置在第一柵絕緣層151之下。因此，第一溝道區(qū)145、第一柵絕緣層151和選擇柵電極層160沿垂直方向排列。垂直方向與第一方向和第二方向均垂直。在一個(gè)實(shí)施例中，第一柵絕緣層151可以包括氧化層，而選擇柵電極層160可以包括多晶硅層。

第二柵絕緣層152和浮柵電極層170與選擇柵電極層160間隔開，并且與有源區(qū)136 相交。正如第一柵絕緣層151和選擇柵電極層160，第二柵絕緣層152和浮柵電極層170具有沿與第一方向相交的第二方向延伸的條帶形的平面形狀。第二柵絕緣層152和浮柵電極層170重疊于第二溝道區(qū)146。第二溝道區(qū)146設(shè)置在第二柵絕緣層152的下方。因此，第一溝道區(qū)145、第一柵絕緣層151和選擇柵電極層160沿垂直方向排列。垂直方向與第一方向和第二方向均垂直。

在一個(gè)實(shí)施例中，第一柵絕緣層151可以包括氧化層。浮柵電極層170可以包括多晶硅層，并且處于絕緣狀態(tài)而無直接的電耦合。浮柵電極層170可以是單層多晶硅層。選擇柵電極層160和浮柵電極層170之間的距離沿第二方向可以大體上是相同的。

電介質(zhì)層180在第二方向上設(shè)置在選擇柵電極層160和浮柵電極層170之間。電介質(zhì)層180與第二N⁺型結(jié)區(qū)142相重疊。選擇柵電極層160、電介質(zhì)層180和浮柵電極層170可以形成執(zhí)行橫向耦合操作的耦合電容器CC。

選擇柵電極層160通過第一觸點(diǎn)191耦合到字線WL。第一N⁺型結(jié)區(qū)141通過第二觸點(diǎn)192耦合到源線SL。第三N⁺型結(jié)區(qū)143通過第三觸點(diǎn)193耦合到位線BL。第二N⁺型結(jié)區(qū)142具有浮置狀態(tài)。

第一N⁺型結(jié)區(qū)141、第二N⁺型結(jié)區(qū)142、第一溝道區(qū)145、第一柵絕緣層151和選擇柵電極層160形成以上根據(jù)圖1描述的選擇晶體管110。第一N⁺型結(jié)區(qū)141和第二N⁺型結(jié)區(qū)142分別對應(yīng)于選擇晶體管110在圖1的源極端子S1和在圖1的漏極端子D1。

選擇柵電極層160對應(yīng)于選擇晶體管110在圖1的選擇柵端子SG。第二N⁺型結(jié)區(qū)142、第三N⁺型結(jié)區(qū)143、第二溝道區(qū)146、第二柵絕緣層152和浮柵電極層170形成以上根據(jù)圖1描述的存儲晶體管120。第二N⁺型結(jié)區(qū)142和第三N⁺型結(jié)區(qū)143分別對應(yīng)于存儲晶體管120在圖1的源極端子S2和在圖1中的漏極端子D2。浮柵電極層170對應(yīng)于存儲晶體管120在圖1的浮柵端子FG。

圖4是示出了沿圖2的II-II'線截取的非易失性存儲單元100的截面圖。在圖4中相同的附圖標(biāo)記代表如圖2和圖3所示的相同的組件。

參考圖4，浮柵電極層170具有分別對應(yīng)于在第二方向上的兩個(gè)邊緣的第一端部170A和第二端部170B。在一個(gè)實(shí)施例中，如圖所示，第一端部170A表示浮柵電極層170在第二方向上的右邊緣部，而第二端部170B表示浮柵電極層170在第二方向上的左邊緣部。然而，在另一個(gè)實(shí)施例中，浮柵電極層170的第一和第二端部170A和170B可以設(shè)置成相反方向。在根據(jù)實(shí)施例的非易失性存儲單元100中，形成圖1的存儲晶體管120的第二溝道區(qū)146與浮柵電極層170的第一端部170A相重疊。

可以通過熱電子注入方法執(zhí)行以上根據(jù)圖2至圖4描述的非易失性存儲單元100的編程操作。更具體地，將正的編程電壓+Vpp施加于字線WL，將接地電壓(例如0V) 施加于源線SL和P型阱區(qū)138，以及將正的編程位線電壓+Vpbl施加于位線BL。在一個(gè)實(shí)施例中，正的編程電壓+Vpp可以約為6V至10V，例如大約8V。正的編程位線電壓+Vpbl可以約為3V至5V，例如大約4V。

由于將正的編程電壓+Vpp施加于字線WL，反型層形成在第一溝道區(qū)145，并且將施加于源線SL的接地電壓傳遞到第二N⁺型結(jié)區(qū)142。此外，通過耦合電容器CC橫向耦合到正的編程電壓+Vpp的正的編程耦合電壓+Vpc產(chǎn)生在浮柵電極層170。因?yàn)檎木幊恬詈想妷?Vpc產(chǎn)生在浮柵電極層170，并且將接地電壓和正的編程位線電壓+Vpbl分別地施加于第二N⁺型結(jié)區(qū)142和第三N⁺型結(jié)區(qū)143，所以熱電子產(chǎn)生在與第三N⁺型結(jié)區(qū)143鄰接的第二溝道區(qū)146。

這些熱電子由正的編程耦合電壓+Vpc通過第二柵絕緣層152注入浮柵電極層170。由于電子注入浮柵電極層170，第二溝道區(qū)146的閾值電壓變得高于編程操作之前。

圖5是示出了在根據(jù)一個(gè)實(shí)施例的非易失性存儲單元100的編程操作中浮柵電極層170內(nèi)的電子分布圖。圖5所示的截面結(jié)構(gòu)與圖4所示的沿圖2的II-II'線截取的截面結(jié)構(gòu)相同。

如圖5所示，在編程操作中注入浮柵電極層170的電子以不同的密度分布在浮柵電極層170內(nèi)。更具體地，根據(jù)庫侖定律，排斥力使注入浮柵電極層170的電子相互推動。由于這一現(xiàn)象，大多數(shù)電子分布在浮柵電極層170的第一端部170A和第二端部170B。因此，當(dāng)?shù)诙系绤^(qū)146位于浮柵電極層170的第一端部170A和第二端部170B之間的中部時(shí)，影響第二溝道區(qū)146的閾值電壓的電子的數(shù)量相對低。然而，在這個(gè)實(shí)施例中，第二溝道區(qū)146位于浮柵電極層170的第一端部170A之下。因此，影響第二溝道區(qū)146的閾值電壓的電子的數(shù)量相對高，因而，增加了編程操作的效率并且減小了讀操作所需的電壓。

可以通過帶間隧穿(BTBT)方法執(zhí)行非易失性存儲單元100的擦除操作。更具體地，將負(fù)的擦除電壓-Vee施加于字線WL，將接地電壓(例如0V)施加于源線SL和P型阱區(qū)138，以及將正的擦除位線電壓+Vebl施加于位線BL。在一個(gè)實(shí)施例中，負(fù)的擦除電壓-Vee可以約為-6V至-10V，例如大約-8V。正的擦除位線電壓+Vebl可以約為5V至6V，例如大約5.5V。

由于將負(fù)的擦除電壓-Vee施加于字線WL，通過耦合電容器CC橫向耦合到負(fù)的擦除電壓-Vee的負(fù)的擦除耦合電壓-Vec產(chǎn)生在浮柵電極層170。因?yàn)樨?fù)的擦除耦合電壓-Vec產(chǎn)生在浮柵電極層170，并且將正的擦除位線電壓+Vebl施加于第三N⁺型結(jié)區(qū)143，所以反型層不形成在第二溝道區(qū)146，并且在第二溝道區(qū)146和第三N⁺型結(jié)區(qū)143之間產(chǎn)生損耗。因此，能帶彎曲變得比能隙更大。浮柵電極層170內(nèi)的電子通過第二柵絕緣層152 隧穿到第三N⁺型結(jié)區(qū)143。由于浮柵電極層170內(nèi)的電子隧穿，第二溝道區(qū)146的閾值電壓變得低于編程狀態(tài)的閾值電壓。

圖6是示出了由非易失性存儲單元100的擦除操作引起的浮柵電極層170內(nèi)的空穴分布圖。圖6的截面結(jié)構(gòu)與圖4所示的沿圖2的II-II'線截取的截面結(jié)構(gòu)相同。

如圖6所示，可以理解的是，在擦除操作中浮柵電極層170的電子隧穿與浮柵電極層170的空穴注入具有相同的效果。注入的空穴以不同的密度分布在浮柵電極層170內(nèi)。更具體地，根據(jù)庫侖定律，排斥力使注入浮柵電極層170的空穴相互推動。因此，大多數(shù)空穴分布在浮柵電極層170的第一端部170A和第二端部170B。因此，當(dāng)?shù)诙系绤^(qū)146位于浮柵電極層170的第一端部170A和第二端部170B之間的中部時(shí)，影響第二溝道區(qū)146的閾值電壓的空穴的數(shù)量相對低。然而，在這個(gè)實(shí)施例中，第二溝道區(qū)146位于浮柵電極層170的第一端部170A之下。因此，影響第二溝道區(qū)146的閾值電壓的空穴的數(shù)量相對高，因而，增加了擦除操作的效率并且減小了讀操作所需電壓的大小。

圖7是示出了根據(jù)一個(gè)實(shí)施例的非易失性存儲單元陣列200的布局圖。參考圖7，非易失性存儲單元陣列200具有包括兩行和兩列的矩陣形狀。然而，這僅僅是一個(gè)實(shí)施例，而非易失性存儲單元陣列200可以具有包括三或更多的行和列的矩陣形狀。第一有源區(qū)236-1和第二有源區(qū)236-2設(shè)置為沿第一方向延伸。第一有源區(qū)236-1和第二有源區(qū)236-2在與第一方向相交的第二方向上相互間隔開。

在第一有源區(qū)236-1內(nèi)，將單元排列而形成第一行。在第二有源區(qū)236-2內(nèi)，將單元排列而形成第二行。第一選擇柵電極層261和第二選擇柵電極層262沿第二方向延伸。第一選擇柵電極層261和第二選擇柵電極層262在第一方向上相互間隔開并且相互面對面。第一選擇柵電極層261和第二選擇柵電極層262與第一有源區(qū)236-1和第二有源區(qū)236-2相交。第一選擇柵電極層261共同地耦合到第一列內(nèi)的單元。第二選擇柵電極層262共同地耦合到第二列內(nèi)的單元。

第一浮柵電極層271沿第二方向延伸，并且耦合到第一行和第一列內(nèi)的單元。第一浮柵電極層271在第一方向上以預(yù)定的距離與第一選擇柵電極層261間隔開。第一浮柵電極層271的第一端部271A與第一有源區(qū)236-1相重疊。

第二浮柵電極層272沿第二方向延伸，并且耦合到第一行和第二列內(nèi)的單元。第二浮柵電極層272在第一方向上以預(yù)定的距離與第二選擇柵電極層262間隔開。

第三浮柵電極層273沿第二方向延伸，并且耦合到第二行和第一列內(nèi)的單元。第三浮柵電極層273在第一方向上以預(yù)定的距離與第一選擇柵電極層261間隔開。第三浮柵電極層273的第一端部273A與第二有源區(qū)236-2相重疊。

第四浮柵電極層274沿第二方向延伸，并且耦合到第二行和第二列內(nèi)的單元。第四 浮柵電極層274在第一方向上以預(yù)定的距離與第二選擇柵電極層262間隔開。第四浮柵電極層274的第一端部274A與第二有源區(qū)236-2相重疊。

第一有源區(qū)236-1包括第一N⁺型結(jié)區(qū)241-1、第二N⁺型結(jié)區(qū)242-1和244-1以及第三N⁺型結(jié)區(qū)243-1和245-1。第二有源區(qū)236-2包括第一N⁺型結(jié)區(qū)241-2、第二N⁺型結(jié)區(qū)242-2和244-2以及第三N⁺型結(jié)區(qū)243-2和245-2。第一N⁺型結(jié)區(qū)241-1設(shè)置在第一有源區(qū)236-1內(nèi)且在第一選擇柵電極層261和第二選擇柵電極層262之間。第一N⁺型結(jié)區(qū)241-2設(shè)置在第二有源區(qū)236-2內(nèi)且在第一選擇柵電極層261和第二選擇柵電極層262之間。

第二N⁺型結(jié)區(qū)242-1設(shè)置在第一有源區(qū)236-1內(nèi)且在第一選擇柵電極層261和第一浮柵電極層271之間。第二N⁺型結(jié)區(qū)244-1設(shè)置在第一有源區(qū)236-1內(nèi)且在第二選擇柵電極層262和第二浮柵電極層272之間。第二N⁺型結(jié)區(qū)242-2設(shè)置在第二有源區(qū)236-2內(nèi)且在第一選擇柵電極層261和第三浮柵電極層273之間。第二N⁺型結(jié)區(qū)244-2設(shè)置在第二有源區(qū)236-2內(nèi)且在第二選擇柵電極層262和第四浮柵電極層274之間。

第三N⁺型結(jié)區(qū)243-1設(shè)置在第一有源區(qū)236-1內(nèi)且與第一浮柵電極層271鄰接。第三N⁺型結(jié)區(qū)245-1設(shè)置在第一有源區(qū)236-1內(nèi)且與第二浮柵電極層272鄰接。第三N⁺型結(jié)區(qū)243-2設(shè)置在第二有源區(qū)236-2內(nèi)且與第三浮柵電極層273鄰接。第三N⁺型結(jié)區(qū)245-2設(shè)置在第二有源區(qū)236-2內(nèi)且與第四浮柵電極層274鄰接。

第一選擇柵電極層261通過第一觸點(diǎn)291-1耦合到第一字線WL1。第二選擇柵電極層262通過第二觸點(diǎn)291-2耦合到第二字線WL2。第一字線WL1共同地耦合到第一列內(nèi)的單元。第二字線WL2共同地耦合到第二列內(nèi)的單元。第一有源區(qū)236-1內(nèi)的第一N+型結(jié)區(qū)241-1和第二有源區(qū)236-2內(nèi)的第一N+型結(jié)區(qū)241-2分別地通過第三觸點(diǎn)292-1和第四觸點(diǎn)292-2共同地耦合到源線SL。源線SL可以共同地耦合到第一列和第二列內(nèi)的單元。

在第一有源區(qū)236-1內(nèi)的第三N⁺型結(jié)區(qū)243-1和245-1分別地通過第五觸點(diǎn)293-1和第六觸點(diǎn)294-1耦合到第一位線BL1。第一位線BL1共同地耦合到第一行內(nèi)的單元。第三N⁺型結(jié)區(qū)243-2和245-2分別地通過第七觸點(diǎn)293-2和第八觸點(diǎn)294-2耦合到第二位線BL2。第二位線BL2共同地耦合到第二行內(nèi)的單元。

盡管圖中未示出，如上參考附圖2所述，第一電介質(zhì)層(圖7中未示出)可設(shè)置在第一選擇柵電極層261和第一浮柵電極層271之間。第一選擇柵電極層261、第一電介質(zhì)層和第一浮柵電極層271一起形成第一行和第一列的單元的橫向結(jié)構(gòu)的第一耦合電容器。

第二電介質(zhì)層(圖7中未示出)可設(shè)置在第二選擇柵電極層262和第二浮柵電極層 272之間。第二選擇柵電極層262、第二電介質(zhì)層和第二浮柵電極層272一起形成第一行和第二列的單元的橫向結(jié)構(gòu)的第二耦合電容器。

第三電介質(zhì)層(圖7中未示出)可設(shè)置在第一選擇柵電極層261和第三浮柵電極層273之間。第一選擇柵電極層261、第三電介質(zhì)層和第三浮柵電極層273一起形成第二行和第一列的單元的橫向結(jié)構(gòu)的第三耦合電容器。

第四電介質(zhì)層(圖7中未示出)可設(shè)置在第二選擇柵電極層262和第四浮柵電極層274之間。第二選擇柵電極層262、第四電介質(zhì)層和第四浮柵電極層274一起形成第二行和第二列的單元的橫向結(jié)構(gòu)的第四耦合電容器。

出于說明的目的，以上已經(jīng)公開了本發(fā)明的實(shí)施例。本領(lǐng)域技術(shù)人員將領(lǐng)會的是，在不背離所附的權(quán)利要求所公開的本發(fā)明的范圍和精神的情況下，可以進(jìn)行各種修改、補(bǔ)充和替換。