本發(fā)明涉及一種晶圓，特別是涉及一種晶圓及其形成方法。

背景技術(shù)：

為了確保晶圓的品質(zhì)與穩(wěn)定，晶圓的晶圓接受測試(waferacceptancetest，wat)是必要的。wat測試用于完成制造程序后的晶圓，其對晶圓上的測試結(jié)構(gòu)進(jìn)行一種電性測試。通過對wat數(shù)據(jù)的分析，可有效地偵測半導(dǎo)體工藝技術(shù)的問題，以促進(jìn)半導(dǎo)體工藝技術(shù)的調(diào)整及最佳化。

在wat測試后，會在晶圓上進(jìn)行切晶(dicing)步驟，現(xiàn)今切晶的技術(shù)已有高程度的開發(fā)，切晶步驟的其中一個限制在于，其所產(chǎn)生的裂縫(crack)會自切割道側(cè)向延伸至半導(dǎo)體及絕緣材料中。水氣與污染物可沿著這些裂縫滲入主動電路區(qū)，并使電子裝置的效能開始劣化。直至今日，裂縫的產(chǎn)生對于晶片的微型化，依舊是最重大的限制。此外，裂縫也代表了顯著的可靠性風(fēng)險，由于裂縫在熱與機(jī)械應(yīng)力下易成長及擴(kuò)散，因而最終將危害積體電路的功能性。

據(jù)此，如何改善晶圓在切晶步驟后所產(chǎn)生裂縫問題，是目前極需解決的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種晶圓及其形成方法，可解決在切晶步驟期間所產(chǎn)生的裂縫問題，并維持電子裝置效能。

本發(fā)明提供一種具有晶粒區(qū)域及切割道區(qū)域的晶圓，其中切割道區(qū)域鄰 近晶粒區(qū)域。此晶圓包含導(dǎo)電接合墊于晶圓的晶粒區(qū)域中，以及晶圓接受測試(waferacceptancetest，wat)墊于晶圓的切割道中，且wat墊的頂面低于導(dǎo)電接合墊的頂面。

在本發(fā)明一些實(shí)施方式中，wat墊具有底部及圍繞底部的側(cè)部，且wat墊的頂面為wat墊的底部的上表面。

在本發(fā)明一些實(shí)施方式中，側(cè)部具有頂面，且與導(dǎo)電接合墊的頂面位于同一橫向水平面。

在本發(fā)明一些實(shí)施方式中，wat墊的側(cè)部包含上部及下部，且上部的寬度大于下部的寬度。

在本發(fā)明一些實(shí)施方式中，側(cè)部的上部具有一個高度，且與導(dǎo)電接合墊的高度相同。

在本發(fā)明一些實(shí)施方式中，導(dǎo)電接合墊的高度介于3微米至10微米的范圍。

在本發(fā)明一些實(shí)施方式中，晶圓的切割道具有一個測試區(qū)(testkey)位于切割道中，且wat墊位于晶圓的切割道中的測試區(qū)。

在本發(fā)明一些實(shí)施方式中，晶圓還包含互連層，其位于晶粒區(qū)域中的導(dǎo)電接合墊的下方。

在本發(fā)明一些實(shí)施方式中，互連層包含金屬層、金屬間介電(intermetaldielectric，imd)層以及導(dǎo)孔(via)。

在本發(fā)明一些實(shí)施方式中，晶粒區(qū)域中的互連層具有的高度介于5微米至10微米的范圍。

在本發(fā)明一些實(shí)施方式中，晶圓還包含第一阻障層，其介于互連層與導(dǎo)電接合墊之間。

在本發(fā)明一些實(shí)施方式中，晶圓還包含第二阻障層圍繞wat墊。

本發(fā)明也提供一種形成晶圓的方法，且所述方法包含下列步驟：在半導(dǎo)體基板的上方形成互連層，且半導(dǎo)體基板具有晶粒區(qū)域及鄰近晶粒區(qū)域的切割道區(qū)域；蝕刻切割道區(qū)域中的互連層，以在切割道區(qū)域的互連層中形成凹槽；在晶粒區(qū)域中的互連層的上方形成導(dǎo)電接合墊；以及在切割道區(qū)域的凹槽中形成晶圓接受測試(waferacceptancetest，wat)墊，且wat墊的頂面低于導(dǎo)電接合墊的頂面。

在本發(fā)明一些實(shí)施方式中，在晶粒區(qū)域中的互連層的上方形成導(dǎo)電接合墊的步驟，包含下列步驟：在晶粒區(qū)域中的互連層的上方形成金屬層；以及移除晶粒區(qū)域中的金屬層的一部分，以形成導(dǎo)電接合墊。

在本發(fā)明一些實(shí)施方式中，在切割道區(qū)域的凹槽中形成wat墊的步驟，包含下列步驟：在切割道區(qū)域的凹槽中形成金屬層；以及移除切割道區(qū)域的凹槽中的金屬層的一部分，以在凹槽中形成wat墊。

在本發(fā)明一些實(shí)施方式中，所述方法在形成導(dǎo)電接合墊于晶粒區(qū)域中之前，還包含：在互連層的上方形成第一阻障層。

在本發(fā)明一些實(shí)施方式中，所述方法在形成wat墊于切割道區(qū)域的凹槽中之前，還包含：在凹槽中形成第二阻障層。

在本發(fā)明一些實(shí)施方式中，互連層包含金屬層、金屬間介電(intermetaldielectric，imd)層以及導(dǎo)孔(via)。

本發(fā)明另提供一種形成晶圓的方法，且所述方法包含下列步驟：在半導(dǎo)體基板的上方形成互連層，且半導(dǎo)體基板具有晶粒區(qū)域及鄰近晶粒區(qū)域的切割道區(qū)域；蝕刻切割道區(qū)域中的互連層，以在切割道區(qū)域的互連層中形成凹槽；保形地形成金屬層，在晶粒區(qū)域的互連層的上方及切割道區(qū)域的凹槽中，且凹槽中的金屬層作為晶圓接受測試(waferacceptancetest，wat)墊；以及移除晶粒區(qū)域中的金屬層的一部分，以形成導(dǎo)電接合墊。

在本發(fā)明一些實(shí)施方式中，所述方法在保形地形成金屬層于晶粒區(qū)域的互連層的上方及切割道區(qū)域的凹槽中之后，還包含移除切割道的凹槽中的 wat墊的一部分。

與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果：本發(fā)明的晶圓及其形成方法，可解決在切晶步驟期間所產(chǎn)生的裂縫問題，并維持電子裝置效能。

參照以下的說明以及權(quán)利要求，可更加理解本發(fā)明的特征、實(shí)施例以及優(yōu)點(diǎn)。

應(yīng)當(dāng)理解的是，以上的一般敘述以及以下的詳細(xì)敘述是實(shí)例，并旨在對所要求保護(hù)發(fā)明提供進(jìn)一步的解釋。

附圖說明

本發(fā)明內(nèi)容的實(shí)施方式可從下面的詳細(xì)描述并結(jié)合參閱附圖得到最佳的理解。要強(qiáng)調(diào)的是，按照在業(yè)界的標(biāo)準(zhǔn)實(shí)務(wù)做法，各種特征不一定是按比例繪制。事實(shí)上，為了清楚的討論各種特征的尺寸可任意放大或縮小。

圖1是根據(jù)本發(fā)明多個實(shí)施方式繪示出具有晶粒區(qū)域及鄰近晶粒區(qū)域的切割道區(qū)域的晶圓俯視圖；

圖2a是根據(jù)本發(fā)明多個實(shí)施方式繪示出晶圓的剖面圖；

圖2b是根據(jù)本發(fā)明多個實(shí)施方式繪示出晶圓的剖面圖；

圖3a是根據(jù)本發(fā)明多個實(shí)施方式繪示出晶圓的剖面圖；

圖3b是根據(jù)本發(fā)明多個實(shí)施方式繪示出晶圓的剖面圖；以及

圖4至圖7是根據(jù)本發(fā)明多個實(shí)施方式繪示出形成晶圓的中間階段剖面圖。

具體實(shí)施方式

之后將以示例圖式以詳細(xì)描述本發(fā)明的各種實(shí)施方式，且在圖式和說明書中使用相同的元件符號以指代相同或相似的部分。

以下將以圖式公開本發(fā)明的多個實(shí)施方式，為明確說明起見，許多實(shí)務(wù)上的細(xì)節(jié)將在以下敘述中一并說明。然而，應(yīng)了解到，這些實(shí)務(wù)上的細(xì)節(jié)不應(yīng)用以限制本發(fā)明。也就是說，在本發(fā)明部分實(shí)施方式中，這些實(shí)務(wù)上的細(xì)節(jié)是非必要的。此外，為簡化圖式起見，一些現(xiàn)有慣用的結(jié)構(gòu)與元件在圖式中將以簡單示意的方式繪示。

經(jīng)由前述的問題，可得知在切晶步驟期間所產(chǎn)生的裂縫，已成為一個影響積體電路(integratedcircuit，ic)良率的關(guān)鍵性問題，據(jù)此，極需一種改善的晶圓結(jié)構(gòu)及其形成方法。

本發(fā)明提供一種晶圓及其形成方法。請參照圖1，圖1是根據(jù)本發(fā)明多個實(shí)施方式繪示出晶圓的俯視圖，本發(fā)明的晶圓1000具有晶粒區(qū)域1100及鄰近晶粒區(qū)域1100的切割道區(qū)域1200。詳細(xì)而言，晶圓1000具有多個重復(fù)的晶粒區(qū)域1100位于其上，且借由切割道區(qū)域1200分隔每兩個晶粒區(qū)域。切割步驟是在切割道1200上進(jìn)行，以將晶圓(wafer)平均分離為多個具有積體電路的單晶粒(singledie)。

請參照圖2a。圖2a是根據(jù)本發(fā)明多個實(shí)施方式繪示出晶圓的剖面圖。具體而言，圖2a繪示出部分晶圓的剖面圖，其具有晶粒區(qū)域1100在虛線的左邊、切割道區(qū)域1200在虛線的右邊。所述晶圓包含導(dǎo)電接合墊310于晶粒區(qū)域1100中，以及晶圓接受測試(waferacceptancetest，wat)墊320于切割道區(qū)域1200中，且wat墊的頂面低于導(dǎo)電接合墊的頂面。

同時參照圖1及圖2a，晶圓1000具有測試區(qū)(testkey)1210于切割道區(qū)域1200中，且wat墊320位于晶圓1000的切割道區(qū)域1200中的測試區(qū)1210內(nèi)。其中，晶圓1000的切割道區(qū)域1200中的測試區(qū)1210的配置僅為示例，并非用于限制本發(fā)明。

繼續(xù)參照圖2a。在一些實(shí)施方式中，晶圓包含半導(dǎo)體基板100、互連層200、至少一個導(dǎo)電接合墊310以及至少一個wat墊320。具體而言，互連層200位于半導(dǎo)體基板100的上方，且在切割道區(qū)域1200中的互連層200具有 凹槽210。導(dǎo)電接合墊310位于晶粒區(qū)域1100的互連層200的上方，而wat墊320則位于切割道區(qū)域1200的互連層200的凹槽210內(nèi)。值得注意的是，一些結(jié)構(gòu)因?yàn)楹喴着c清楚的目的而被省略。此外，在晶粒區(qū)域1100中的導(dǎo)電接合墊310的高度可為自3微米至10微米的范圍間，尤其可為自4.5微米至5.5微米的范圍間。在晶粒區(qū)域1100中的互連層200的高度可為自5微米至10微米的范圍間，特別可為6微米。

在一些實(shí)施方式中，互連層包含至少一個金屬層、至少一個金屬間介電(intermetaldielectric，imd)層以及至少一個導(dǎo)孔(via)。此外，金屬層、imd層以及導(dǎo)孔的配置可根據(jù)其實(shí)際需求。

根據(jù)一些實(shí)施方式，半導(dǎo)體基板100可包含被動元件與主動元件，其中被動元件例如：電阻器(resistors)、電容器(capacitors)及電感器(inductors)，而主動元件例如：p通道場效電晶體(p-channelfieldeffecttransistors，pfets)、n通道場效電晶體(n-channelfieldeffecttransistors，nfets)、金氧半場效電晶體(metal-oxide-semiconductorfieldeffecttransistors，mosfets)、互補(bǔ)式金氧半電晶體(complementarymetal-oxide-semiconductortransistors，cmoss)、高電壓電晶體(highvoltagetransistors)及/或高頻電晶體(highfrequencytransistors)、其他合適的元件，及/或其組合(未顯示)。進(jìn)一步了解的是，在其他的實(shí)施方式中可添加額外的特征于半導(dǎo)體基板100中。

請參照圖2b。圖2b是根據(jù)本發(fā)明多個實(shí)施方式繪示出部分晶圓的剖面圖。圖2b中的晶圓還包含第一阻障層410及第二阻障層420。具體而言，在晶粒區(qū)域1100中，第一阻障層410位于互連層200與導(dǎo)電接合墊310之間；而在切割道區(qū)域1200中，第二阻障層420圍繞wat墊320。舉例而言，在切割道區(qū)域1200中，第二阻障層420可位于互連層200與wat墊320之間。

詳細(xì)而言，第一阻障層410及第二阻障層420可由任何適合的材料制成。舉例而言，所述材料包含，但不限于tin、tan、aln、tic、tac、alc或其組合。其他圖2b的細(xì)節(jié)可參照圖2a對應(yīng)部分的敘述，因此在此便不再贅述。

請參照圖3a。圖3a是根據(jù)本發(fā)明多個實(shí)施方式繪示出晶圓的剖面圖。具體而言，圖3a繪示出部分晶圓的剖面圖，其具有晶粒區(qū)域1100在虛線的左邊、切割道區(qū)域1200在虛線的右邊。

在一些實(shí)施方式中，晶圓包含半導(dǎo)體基板100、互連層200、至少一個導(dǎo)電接合墊310以及至少一個wat墊320。具體而言，互連層200位于半導(dǎo)體基板100的上方，且在切割道區(qū)域1200中具有凹槽210。導(dǎo)電接合墊310位于晶粒區(qū)域1100的互連層200的上方，而wat墊320則位于切割道區(qū)域1200的互連層200的凹槽210內(nèi)。值得注意的是，一些結(jié)構(gòu)因?yàn)楹喴着c清楚的目的而被省略。

詳細(xì)而言，wat墊320具有底部323及圍繞底部323的側(cè)部325，且wat墊320的頂面321為wat墊320的底部323的上表面。更特別的是，wat墊320的底部323的上表面低于導(dǎo)電接合墊310的頂面311。

在一些實(shí)施方式中，wat墊320的側(cè)部325具有一個頂面與導(dǎo)電接合墊310的頂面311位于同一橫向水平面。再者，wat墊320的側(cè)部325包含上部325a及下部325b，且上部325a的寬度w1大于下部325b的寬度w2。

此外，根據(jù)一些實(shí)施方式，側(cè)部325的上部325a具有高度h2與導(dǎo)電接合墊310的高度h1相同。側(cè)部325的上部325a的高度h2與導(dǎo)電接合墊310的高度h1皆是介于自3微米至10微米的范圍間，特別是介于自4.5微米至5.5微米的范圍間。其他圖3a的細(xì)節(jié)可參照圖2a對應(yīng)部分的敘述，因此在此便不再贅述。

繼續(xù)參照圖3b。圖3b是根據(jù)本發(fā)明多個實(shí)施方式繪示出部分晶圓的剖面圖。圖3b中的晶圓還包含第一阻障層410及第二阻障層420。具體而言，在晶粒區(qū)域1100中，第一阻障層410位于互連層200與導(dǎo)電接合墊310之間；而在切割道區(qū)域1200中，第二阻障層420圍繞wat墊320。舉例而言，在切割道區(qū)域1200中，第二阻障層420可位于互連層200與wat墊320之間。其他圖3b的細(xì)節(jié)可參照圖2a至圖3a對應(yīng)部分的敘述，因此在此便不再贅 述。

如圖2a至圖3b所示，由于切割道區(qū)域1200中的wat墊320的頂面321低于晶粒區(qū)域1100中的導(dǎo)電接合墊310的頂面311，可降低在切割道區(qū)域的wat墊上因切晶步驟所導(dǎo)致的裂縫產(chǎn)生的可能性，且因此可降低裂縫自切割道區(qū)域的切割道側(cè)向延伸至晶粒區(qū)域，進(jìn)而避免水氣與污染物滲入晶粒區(qū)域中的積體電路。因此，本發(fā)明中晶圓的改善結(jié)構(gòu)可解決在切晶步驟期間所產(chǎn)生的裂縫問題，并維持電子裝置效能。此外，本發(fā)明的導(dǎo)電接合墊可直接接線(directlywired)，因此可減少晶粒的尺寸。

本發(fā)明提供一種形成晶圓的方法，且根據(jù)一些實(shí)施方式，所述方法包含下列步驟，如圖4至圖7所示。

圖4至圖7是根據(jù)本發(fā)明多個實(shí)施方式繪示出形成晶圓的中間階段剖面圖。

首先，參照圖4。如圖4所示，在半導(dǎo)體基板100的上方形成互連層200，且半導(dǎo)體基板100具有晶粒區(qū)域1100及鄰近晶粒區(qū)域1100的切割道區(qū)域1200。詳細(xì)而言，如圖4所示，晶粒區(qū)域1100位于虛線的左邊，而切割道區(qū)域1200位于虛線的右邊。

而后，參照圖5。如圖5所示，蝕刻切割道區(qū)域1200中的互連層200，以在切割道區(qū)域1200的互連層200中形成凹槽210。

繼續(xù)參照圖6a、圖6b。圖6a、圖6b繪示出在互連層200上方形成金屬層300的兩個方式。如圖6a所示，金屬層300形成于晶粒區(qū)域1100與切割道區(qū)域1200的互連層200的上方，且填滿切割道區(qū)域1200的互連層200的凹槽210。具體而言，晶粒區(qū)域1100的金屬層300與切割道區(qū)域1200的金屬層300具有相同水平的上表面。

如圖6b所示，金屬層300保形地形成于晶粒區(qū)域1100與切割道區(qū)域1200的互連層200的上方。在一些實(shí)施方式中，金屬層300保形地覆蓋切割道區(qū)域1200的互連層200的凹槽210(標(biāo)示于圖5)。

參照圖6a、圖7，移除晶粒區(qū)域1100中的金屬層300的一部分，以暴露出在金屬層300下方的互連層200的一部分表面，且金屬層300的剩余部分是作為導(dǎo)電接合墊310，如圖7所示。此外，移除切割道區(qū)域1200的凹槽210(標(biāo)示于圖5)中的金屬層300的一部分，以形成wat墊320保形地覆蓋切割道區(qū)域1200的凹槽210(標(biāo)示于圖5)。

具體而言，wat墊320可具有底部323與圍繞于底部323的側(cè)部325，如圖7所示。此外，wat墊320的側(cè)部325可包含上部325a及下部325b。根據(jù)一些實(shí)施方式，底部323與側(cè)部325的下部325b的厚度小于側(cè)部325的上部325a的厚度，如圖7所示。值得注意的是，wat墊320的底部323的頂面321低于導(dǎo)電接合墊310的頂面311，如圖7所示。

請參照圖6b、圖7。如圖6b所示，保形地形成于切割道區(qū)域1200的凹槽210(標(biāo)示于圖5)上方的金屬層300是作為wat墊。此外，在圖6b中，可移除晶粒區(qū)域1100中的金屬層300的一部分，以暴露出在金屬層300下方的互連層200的一部分表面，且金屬層300的剩余部分是作為導(dǎo)電接合墊310，如圖7所示。值得注意的是，wat墊320的底部323的頂面321低于導(dǎo)電接合墊310的頂面311，如圖7所示。

在一些實(shí)施方式中，形成wat墊320的方法還包含移除切割道區(qū)域的凹槽中的wat墊的一部分，使其底部323與其側(cè)部325的下部325b的厚度小于其側(cè)部325的上部325a，如圖7所示。

在一些實(shí)施方式中，在形成金屬層300(如圖6a、圖6b所示)之前，形成晶圓的方法還包含在晶粒區(qū)域與切割道區(qū)域中的互連層的上方形成阻障層(未顯示)。

前述的移除的方法可包含蝕刻或其他合適的工藝，其中蝕刻工藝包含干蝕刻及濕蝕刻。此外，形成互連層、金屬層及組障層的方法可包含化學(xué)氣相沉積(chemicalvapordeposition，cvd)、物理氣象沉積(physicalvapordeposition，pvd)、電鍍(plating)、原子層沉積(atomiclayerdeposition，ald) 或其他合適的方法。所屬領(lǐng)域中具有通常知識者可根據(jù)其實(shí)際需求選擇合適的方法。

本發(fā)明前述的實(shí)施方式優(yōu)于現(xiàn)存的晶圓及其形成方法，并總結(jié)此些優(yōu)點(diǎn)如下。如圖2a至圖3b所示，由于切割道區(qū)域1200中的wat墊320的頂面321低于晶粒區(qū)域1100中的導(dǎo)電接合墊310的頂面311，可降低在切割道區(qū)域的wat墊上因切晶步驟所導(dǎo)致的裂縫產(chǎn)生的可能性，且因此可降低裂縫自切割道區(qū)域的切割道側(cè)向延伸至晶粒區(qū)域，進(jìn)而避免水氣與污染物滲入晶粒區(qū)域中的積體電路。因此，本發(fā)明中晶圓的改善結(jié)構(gòu)可解決在切晶步驟期間所產(chǎn)生的裂縫問題，并維持電子裝置效能。此外，本發(fā)明的導(dǎo)電接合墊可直接接線(directlywired)，因此可減少晶粒的尺寸?？偨Y(jié)以上各點(diǎn)，本發(fā)明的晶圓可避免損害在晶粒區(qū)域中的積體電路的功能，且最小化晶粒的尺寸。

本發(fā)明已經(jīng)相當(dāng)詳細(xì)地描述某些實(shí)施方式，但其他的實(shí)施方式也為可能的。因此，權(quán)利要求的精神和范籌不應(yīng)限于本文所描述的實(shí)施方式。

雖然本發(fā)明已經(jīng)以實(shí)施方式公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種變動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利要求所界定者為準(zhǔn)。