本發(fā)明有關(guān)一種半導(dǎo)體封裝結(jié)構(gòu),尤指一種能提高產(chǎn)品良率的電子封裝件及其基板結(jié)構(gòu)。
背景技術(shù):
目前應(yīng)用于晶片封裝領(lǐng)域的技術(shù)繁多,例如芯片尺寸構(gòu)裝(chipscalepackage,簡(jiǎn)稱csp)、芯片直接貼附封裝(directchipattached,簡(jiǎn)稱dca)或多芯片模組封裝(multi-chipmodule,簡(jiǎn)稱mcm)等覆晶型封裝模組、或?qū)⑿酒Ⅲw堆迭化整合為三維積體電路(3dic)芯片堆迭模組。
圖1為悉知3dic芯片堆迭式半導(dǎo)體封裝件1的剖面示意圖。如圖1所示,將一半導(dǎo)體芯片13通過多個(gè)焊錫凸塊130設(shè)于一硅中介板(throughsiliconinterposer,簡(jiǎn)稱tsi)12上,其中,該硅中介板12具有多個(gè)導(dǎo)電硅穿孔(through-siliconvia,簡(jiǎn)稱tsv)120及形成于該導(dǎo)電硅穿孔120上并電性連接該些焊錫凸塊130的線路重布層(redistributionlayer,簡(jiǎn)稱rdl)121,同時(shí)該硅中介板12通過該些導(dǎo)電硅穿孔120與多個(gè)導(dǎo)電元件110結(jié)合至一封裝基板11上,且以底膠10’包覆該些導(dǎo)電元件110與該些焊錫凸塊130,并以封裝膠體10包覆該半導(dǎo)體芯片13與該硅中介板12。
然而,悉知半導(dǎo)體封裝件1中,于溫度循環(huán)(temperaturecycle)或應(yīng)力變化時(shí),如通過回焊爐、或經(jīng)歷落摔等制程或測(cè)試時(shí),該半導(dǎo)體芯片13及該硅中介板12會(huì)因熱膨脹系數(shù)(coefficientofthermalexpansion,簡(jiǎn)稱cte)不匹配(mismatch)而與該封裝膠體10或底膠10’分離,即產(chǎn)生脫層(delaminating)問題,造成該硅中介板12無法有效電性連接該半導(dǎo)體芯片13或無法通過可靠度測(cè)試,致使產(chǎn)品良率不佳。此外,由于前述位于半導(dǎo)體封裝件1邊緣的封裝膠體10的硬度較低,受力易容易發(fā)生脫層或斷裂問題。
因此,如何克服上述悉知技術(shù)的種種問題,實(shí)已成目前亟欲解決的課題。
技術(shù)實(shí)現(xiàn)要素:
鑒于上述悉知技術(shù)的種種缺失,本發(fā)明提供一種電子封裝件及基板結(jié)構(gòu),可避免發(fā)生脫層
本發(fā)明的基板結(jié)構(gòu),包括:一基板,其具有相對(duì)的第一表面及第二表面與多個(gè)結(jié)合于該基板的導(dǎo)電體;以及至少一穿孔,其貫穿該基板的第一表面及第二表面。
本發(fā)明復(fù)提供一種電子封裝件,包括:第一基板,其具有多個(gè)結(jié)合于該第一基板的第一導(dǎo)電體;第二基板,其接置于該第一基板上,且該第二基板具有多個(gè)結(jié)合于該第二基板的第二導(dǎo)電體;至少一穿孔,其形成于該第一基板及/或該第二基板且貫穿該第一基板及/或該第二基板;以及封裝體,其形成于該第一基板上且包覆該第二基板并填充于該穿孔中。
前述的電子封裝件及基板結(jié)構(gòu)中,該基板、第一基板、第二基板為半導(dǎo)體板材或陶瓷板材。
前述的電子封裝件及基板結(jié)構(gòu)中,該基板、第一基板、第二基板具有至少一角落,以令該穿孔設(shè)于該角落位置。前述的電子封裝件及基板結(jié)構(gòu)中,該基板、第一基板、第二基板具有側(cè)面,以令該穿孔設(shè)于該側(cè)面。
前述的電子封裝件及基板結(jié)構(gòu)中,該導(dǎo)電體、第一導(dǎo)電體、第二導(dǎo)電體為線路層、導(dǎo)電柱或?qū)щ娡箟K所組群組的其中一者。
由上可知,本發(fā)明的電子封裝件及基板結(jié)構(gòu),主要通過于該基板(第一基板、第二基板)上形成穿孔,以于形成該封裝體時(shí),其膠材能填充于該穿孔內(nèi),而增加該基板與封裝體之間的結(jié)合力,故能避免脫層的問題。
附圖說明
圖1為悉知半導(dǎo)體封裝件的剖面示意圖;
圖2為本發(fā)明的電子封裝件的剖面示意圖;以及
圖3a及圖3b為本發(fā)明的基板結(jié)構(gòu)的穿孔的不同實(shí)施例的上視示意圖。
符號(hào)說明
1半導(dǎo)體封裝件
10,201封裝膠體
10’,200底膠
11封裝基板
110導(dǎo)電元件
12硅中介板
120導(dǎo)電硅穿孔
121線路重布層
13半導(dǎo)體芯片
130焊錫凸塊
2電子封裝件
20封裝體
21第一基板
21a第一表面
21b第二表面
21c,22c側(cè)面
210第一導(dǎo)電體
22第二基板
22a第三表面
22b第四表面
220第二導(dǎo)電體
23第三基板
230第三導(dǎo)電體
24,24’穿孔
a布線區(qū)
c角落。
具體實(shí)施方式
以下通過特定的具體實(shí)施例說明本發(fā)明的實(shí)施方式,本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)及功效。
須知,本說明書所附附圖所繪示的結(jié)構(gòu)、比例、大小等,均僅用以配合說明書所揭示的內(nèi)容,以供本領(lǐng)域技術(shù)人員的了解與閱讀,并非用以限定本發(fā)明可實(shí)施的限定條件,故不具技術(shù)上的實(shí)質(zhì)意義,任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整,在不影響本發(fā)明所能產(chǎn)生的功效及所能達(dá)成的目的下,均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時(shí),本說明書中所引用的如“上”、“第一”、“第二”、“第三”、“第四”及“一”等用語,也僅為便于敘述的明了,而非用以限定本發(fā)明可實(shí)施的范圍,其相對(duì)關(guān)系的改變或調(diào)整,在無實(shí)質(zhì)變更技術(shù)內(nèi)容下,當(dāng)也視為本發(fā)明可實(shí)施的范疇。
圖2為本發(fā)明的電子封裝件2的剖面示意圖。如圖2所示,該電子封裝件2包括有第一基板21、接置于該第一基板21上的第二基板22、接置于該第二基板22上的第三基板23、以及形成于該第一基板21上以包覆該第二基板22與第三基板23的封裝體20。
所述的第一基板21具有至少一貫穿該第一基板21的穿孔24與多個(gè)第一導(dǎo)電體210。具體地,該第一基板21具有相對(duì)的第一表面21a與第二表面21b、及鄰接該第一與第二表面21a,21b的側(cè)面21c(如第3a圖所示),且該穿孔24連通該第一表面21a與第二表面21b。
于本實(shí)施例中,該第一基板21為陶瓷板材,以作為封裝基板,且該第一導(dǎo)電體210為線路層、導(dǎo)電柱或?qū)щ娡箟K所組群組的其中一者。
所述的第二基板22及第三基板23分別具有多個(gè)第二導(dǎo)電體220及第三導(dǎo)電體230。
于本實(shí)施例中,該第二基板22及第三基板23為半導(dǎo)體板材,以令該第二基板22作為中介板而接置于該第一基板21上,該第三基板23作為電子元件而接置于該第二基板22上,且該第二導(dǎo)電體220及第三導(dǎo)電體230為線路層、導(dǎo)電柱或?qū)щ娡箟K所組群組的其中一者。具體地,該第三基板23(即電子元件)為主動(dòng)元件、被動(dòng)元件或其二者組合等,其中,該主動(dòng)元件為例如半導(dǎo)體芯片,且該被動(dòng)元件為例如電阻、電容及電感。
此外,該第二基板22具有相對(duì)的第三表面22a與第四表面22b、及鄰接該第三與第四表面22a,22b的側(cè)面22c。
又,該第二導(dǎo)電體220及第三導(dǎo)電體230電性連接該第一導(dǎo)電體210。
另外,該穿孔24’亦可選擇性地形成于該第二基板22上且貫穿該第二基板22。
具體地,該穿孔24,24’的位置不會(huì)與該導(dǎo)電體的位置相重迭。較佳地,如第3a圖所示,該穿孔24位于該第一基板21的布線區(qū)a(用以布設(shè)該第一導(dǎo)電體210的區(qū)域)外圍,例如,該第一基板21可具有至少一角落c,以供該穿孔24設(shè)于該角落c的位置;或者,如第3b圖所示,該穿孔24’可位于該第二基板22的側(cè)面22c上,而于該第二基板22的側(cè)面22c上形成凹槽。
應(yīng)可理解地,該第一基板21的穿孔24的位置與該第二基板22的穿孔24’的位置可互換。
所述的封裝體20包覆該第二基板22及第三基板23并填充于該些穿孔24中。
于本實(shí)施例中,該封裝體20包含底膠200與封裝膠體201,該底膠200形成于該第一基板21與第二基板22之間及該第二基板22與第三基板23之間,且該封裝膠體201形成于該第一基板21的第一表面21a上以包覆該第二基板22及第三基板23。
綜上所述,本發(fā)明的電子封裝件2及基板結(jié)構(gòu)(如第一基板21或第二基板22),主要通過該穿孔24,24’的設(shè)計(jì),以供灌注該封裝體20時(shí),該封裝體20(底膠200、封裝膠體201)的膠材能填充于該穿孔24,24’內(nèi),而增加該第一及第二基板21,22與該封裝體20之間的接觸面積,以強(qiáng)化該第一及第二基板21,22與該封裝體20之間的結(jié)合力,故能避免脫層的問題而達(dá)到信賴性補(bǔ)強(qiáng),且能在不增加該電子封裝件2的尺寸及該基板結(jié)構(gòu)的尺寸下提升第一及第二基板21,22與該封裝體20之間的結(jié)合力。
應(yīng)可理解地,本發(fā)明的電子封裝件不限于上述實(shí)施例,其可為其它封裝結(jié)構(gòu),例如覆晶封裝、打線封裝等,也就是只需應(yīng)用到基板結(jié)構(gòu)即可。
上述實(shí)施例僅用以例示性說明本發(fā)明的原理及其功效,而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下,對(duì)上述實(shí)施例進(jìn)行修改。因此本發(fā)明的權(quán)利保護(hù)范圍,應(yīng)如權(quán)利要求書所列。