技術(shù)領(lǐng)域

本發(fā)明構(gòu)思涉及一種集成電路裝置和制造該集成電路裝置的方法。

背景技術(shù)：

半導(dǎo)體裸片豎直堆疊形成三維(3D)封裝件以增加存儲(chǔ)容量。在3D封裝件中，每個(gè)半導(dǎo)體裸片使用各種電連接結(jié)構(gòu)彼此電連接。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，如下提供了一種集成電路裝置。連接端子設(shè)置在半導(dǎo)體結(jié)構(gòu)的第一表面上。導(dǎo)電焊盤(pán)設(shè)置在半導(dǎo)體結(jié)構(gòu)的與第一表面相對(duì)的第二表面上。基底穿透通孔(TSV)結(jié)構(gòu)貫穿半導(dǎo)體結(jié)構(gòu)。TSV結(jié)構(gòu)的端部延伸到半導(dǎo)體結(jié)構(gòu)的第二表面之外。導(dǎo)電焊盤(pán)圍繞TSV結(jié)構(gòu)的端部。連接端子通過(guò)電連接結(jié)構(gòu)電連接到導(dǎo)電焊盤(pán)。

根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，如下提供了一種集成電路裝置?；状┩竿?TSV)結(jié)構(gòu)貫穿半導(dǎo)體結(jié)構(gòu)。絕緣層設(shè)置在半導(dǎo)體結(jié)構(gòu)上。絕緣層具有暴露TSV結(jié)構(gòu)的端部的凹進(jìn)空間。導(dǎo)電焊盤(pán)填充凹進(jìn)空間并連接到TSV結(jié)構(gòu)的端部。

根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，如下提供了一種制造集成電路裝置的方法。在具有第一表面和第二表面的半導(dǎo)體結(jié)構(gòu)中形成通孔。通孔貫穿半導(dǎo)體結(jié)構(gòu)并從第一表面延伸到第二表面。在通孔中形成預(yù)備基底穿透通孔(TSV)結(jié)構(gòu)，使得預(yù)備TSV結(jié)構(gòu)的第一端部突出到半導(dǎo)體結(jié)構(gòu)的第二表面之外。在第二表面和預(yù)備TSV結(jié)構(gòu)的第一端部上形成絕緣層。通過(guò)部分去除絕緣層形成凹進(jìn)空間，使得預(yù)備TSV結(jié)構(gòu)的第一端部被暴露。通過(guò)穿過(guò)凹進(jìn)空間部分去除預(yù)備TSV結(jié)構(gòu)的第一端部形成TSV結(jié)構(gòu)。形成導(dǎo)電焊盤(pán)，使得導(dǎo)電焊盤(pán)填充凹進(jìn)空間并覆蓋TSV結(jié)構(gòu)的端部，其中，TSV結(jié)構(gòu)的端部被凹進(jìn)空間暴露。在半導(dǎo)體結(jié)構(gòu)的第一表面上形成連接端子。連接端子通過(guò)TSV結(jié)構(gòu)電連接到導(dǎo)電焊盤(pán)。

根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例，提供了一種半導(dǎo)體裝置。

第一集成電路裝置具有第一電連接結(jié)構(gòu)和電連接到第一電連接結(jié)構(gòu)的連接端子。

第二集成電路裝置在第一集成電路裝置上豎直堆疊。

連接端子將第一電連接結(jié)構(gòu)電連接到第二集成電路裝置。

第一集成電路裝置還包括第一半導(dǎo)體結(jié)構(gòu)和導(dǎo)電焊盤(pán)。第一半導(dǎo)體結(jié)構(gòu)具有第一表面和與第一表面相對(duì)的第二表面。連接端子設(shè)置在第一表面上。導(dǎo)電焊盤(pán)設(shè)置在第二表面上。第一電連接結(jié)構(gòu)貫穿第一半導(dǎo)體結(jié)構(gòu)。第一電連接結(jié)構(gòu)的端部延伸到第一半導(dǎo)體結(jié)構(gòu)的第二表面之外。導(dǎo)電焊盤(pán)圍繞第一電連接結(jié)構(gòu)的端部。連接端子通過(guò)第一電連接結(jié)構(gòu)電連接到導(dǎo)電焊盤(pán)。

附圖說(shuō)明

通過(guò)參照附圖詳細(xì)地描述發(fā)明構(gòu)思的示例性實(shí)施例，發(fā)明構(gòu)思的這些和其他特征將變得更清楚，附圖中：

圖1是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的集成電路裝置的剖視圖；

圖2是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的集成電路裝置的剖視圖；

圖3是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的集成電路裝置的剖視圖；

圖4是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的集成電路裝置的剖視圖；

圖5是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的集成電路裝置的剖視圖；

圖6是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的集成電路裝置的剖視圖；

圖7是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的集成電路裝置的剖視圖；

圖8是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的集成電路裝置的剖視圖；

圖9是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體封裝件的剖視圖；

圖10A至圖10R是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的制造集成電路裝置的方法的剖視圖；

圖11是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體封裝件的剖視圖；

圖12是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體封裝件的剖視圖；

圖13是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體封裝件的剖視圖；

圖14是根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的半導(dǎo)體封裝件的剖視圖；

圖15是示出根據(jù)本發(fā)明構(gòu)思的示例性實(shí)施例的集成電路裝置的平面圖；以及

圖16是示出根據(jù)示例性實(shí)施例的集成電路裝置的示圖。

雖然不需要示出一些剖視圖的對(duì)應(yīng)的平面圖和/或透視圖，但是在這里示出的裝置結(jié)構(gòu)的剖視圖，如將在平面圖中示出的，提供對(duì)于沿兩個(gè)不同方向延伸的多個(gè)裝置結(jié)構(gòu)的支持，以及/或者如將在透視圖中示出的，提供對(duì)于沿三個(gè)不同方向延伸的多個(gè)裝置結(jié)構(gòu)的支持。所述兩個(gè)不同的方向可以或不需要彼此正交。所述三個(gè)不同的方向可以包括可以與所述兩個(gè)不同方向正交的第三方向。多個(gè)裝置結(jié)構(gòu)可以集成在同一電子設(shè)備中。例如，當(dāng)在剖視圖中示出裝置結(jié)構(gòu)(例如，存儲(chǔ)單元結(jié)構(gòu)或晶體管結(jié)構(gòu))時(shí)，電子設(shè)備可以包括多個(gè)裝置結(jié)構(gòu)(例如，存儲(chǔ)單元結(jié)構(gòu)或晶體管結(jié)構(gòu))，正如將被電子設(shè)備的平面圖所示出的。多個(gè)裝置結(jié)構(gòu)可以以陣列和/或以二維圖案布置。

具體實(shí)施方式

將在下面參照附圖詳細(xì)地描述本發(fā)明構(gòu)思的示例性實(shí)施例。然而，本發(fā)明構(gòu)思可以以不同形式實(shí)施，而不應(yīng)被解釋為限于在這里所闡述的實(shí)施例。在附圖中，為了清晰起見(jiàn)，可以夸大層和區(qū)域的厚度。還將理解的是，當(dāng)元件被稱(chēng)為“在”另一元件或基底“上”時(shí)，該元件可以直接在另一元件或基底上，或者也可存在中間層。還將理解的是，當(dāng)元件被稱(chēng)為“結(jié)合到”或“連接到”另一元件時(shí)，該元件可以直接結(jié)合到或連接到另一元件，或者也可存在中間元件。在本說(shuō)明書(shū)和附圖中，同樣的附圖標(biāo)記始終可以表示同樣的元件。

在下文中，將在下面參照附圖描述示例性實(shí)施例。

圖1是根據(jù)示例性實(shí)施例的集成電路裝置10的剖視圖。

參照?qǐng)D1，集成電路裝置10包括半導(dǎo)體結(jié)構(gòu)20、基底穿透通孔(TSV)結(jié)構(gòu)30，TSV結(jié)構(gòu)30通過(guò)形成在半導(dǎo)體結(jié)構(gòu)20中的通孔22貫穿半導(dǎo)體結(jié)構(gòu)20。

TSV結(jié)構(gòu)30包括貫穿半導(dǎo)體結(jié)構(gòu)20的導(dǎo)電塞32和圍繞導(dǎo)電塞32的導(dǎo)電阻擋層34。導(dǎo)電阻擋層34可以具有圍繞導(dǎo)電塞32的圓柱形形狀。

在示例性實(shí)施例中，TSV結(jié)構(gòu)30的導(dǎo)電塞32可以包括銅(Cu)或鎢(W)。例如，導(dǎo)電塞32可以由Cu、CuSn、CuMg、CuNi、CuZn、CuPd、CuAu、CuRe、CuW、W或W合金形成，但不限于此。

在示例性實(shí)施例中，導(dǎo)電阻擋層34可以包括Ti、TiN、Ta、TaN、Ru、Co、Mn、WN、Ni或NiB。

在示例性實(shí)施例中，導(dǎo)電阻擋層34和導(dǎo)電塞32可以通過(guò)執(zhí)行物理氣相沉積(PVD)工藝或化學(xué)氣相沉積(CVD)工藝來(lái)形成，但不限于此。

在示例性實(shí)施例中，半導(dǎo)體結(jié)構(gòu)20可以由半導(dǎo)體基底(例如，硅基底)形成，TSV結(jié)構(gòu)30可以具有被半導(dǎo)體基底圍繞的側(cè)壁。

在示例性實(shí)施例中，半導(dǎo)體結(jié)構(gòu)20可以包括半導(dǎo)體基底和覆蓋在半導(dǎo)體基底上的絕緣中間層。另外，TSV結(jié)構(gòu)30可以貫穿半導(dǎo)體基底和絕緣中間層。

在示例性實(shí)施例中，如果半導(dǎo)體結(jié)構(gòu)20包括半導(dǎo)體基底和覆蓋在半導(dǎo)體基底上的絕緣中間層，則TSV結(jié)構(gòu)30不需要在貫穿半導(dǎo)體基底的同時(shí)貫穿絕緣中間層。

在示例性實(shí)施例中，半導(dǎo)體結(jié)構(gòu)20可以包括半導(dǎo)體基底、覆蓋在半導(dǎo)體基底上的絕緣中間層和覆蓋在絕緣中間層上的金屬間絕緣層。另外，TSV結(jié)構(gòu)30可以貫穿半導(dǎo)體基底、絕緣中間層和金屬間絕緣層。

在示例性實(shí)施例中，通孔絕緣層40設(shè)置在半導(dǎo)體結(jié)構(gòu)20與TSV結(jié)構(gòu)30之間。通孔絕緣層40可以具有圍繞TSV結(jié)構(gòu)30的圓柱形形狀，并可以包括氧化物層、氮化物層、碳化物層、聚合物或其組合。

連接到TSV結(jié)構(gòu)30的一端的第一導(dǎo)電層50形成在半導(dǎo)體結(jié)構(gòu)20的第一表面20A上，可以形成覆蓋半導(dǎo)體結(jié)構(gòu)20的第一表面20A上沒(méi)有形成第一導(dǎo)電層50的部分和第一導(dǎo)電層50上的至少一部分的鈍化層52。連接到TSV結(jié)構(gòu)30的另一端的第二導(dǎo)電層60和經(jīng)由第二導(dǎo)電層60連接到TSV結(jié)構(gòu)30的另一端的導(dǎo)電焊盤(pán)70形成在半導(dǎo)體結(jié)構(gòu)20的第二表面20B上。圍繞導(dǎo)電焊盤(pán)70的上絕緣層80形成在半導(dǎo)體結(jié)構(gòu)20的第二表面20B上。

在示例性實(shí)施例中，第一導(dǎo)電層50可以由Al形成，鈍化層52可以由諸如聚酰亞胺、氮化硅或氮氧化硅的絕緣材料形成。

在示例性實(shí)施例中，第二導(dǎo)電層60形成下凸起金屬化(UBM)層，并可以包括根據(jù)形成導(dǎo)電焊盤(pán)70的材料的各種組成的層。在示例性實(shí)施例中，第二導(dǎo)電層60可以由Ti、Cu、Ni、Au、NiV、NiP、TiNi、TiW、TaN、Al、Pd、CuCr或其組合形成。例如，第二導(dǎo)電層60可以具有包括Cr/Cu/Au的堆疊結(jié)構(gòu)、包括Cr/CrCu/Cu的堆疊結(jié)構(gòu)、TiWCu化合物、包括TiWCu/Cu的堆疊結(jié)構(gòu)、包括Ni/Cu的堆疊結(jié)構(gòu)、包括NiV/Cu的堆疊結(jié)構(gòu)、包括Ti/Ni的堆疊結(jié)構(gòu)、包括Ti/NiP的堆疊結(jié)構(gòu)、TiWNiV化合物、包括Al/Ni/Au的堆疊結(jié)構(gòu)、包括Al/NiP/Au的堆疊結(jié)構(gòu)、包括Ti/TiNi/CuNi化合物的堆疊結(jié)構(gòu)、包括Ti/Ni/Pd的堆疊結(jié)構(gòu)、包括Ni/Pd/Au的堆疊結(jié)構(gòu)或包括NiP/Pd/Au的堆疊結(jié)構(gòu)。

導(dǎo)電焊盤(pán)70具有經(jīng)由第二導(dǎo)電層60連接到TSV結(jié)構(gòu)30的另一端的底表面70L、與底表面70L相對(duì)的上表面70U和連接底表面70L與上表面70U的側(cè)壁70S。導(dǎo)電焊盤(pán)70可以由Ni、Cu、Al、Au或其組合形成，但不限于此。

導(dǎo)電焊盤(pán)70包括與TSV結(jié)構(gòu)30豎直疊置的第一部分72和不與TSV結(jié)構(gòu)30豎直疊置的第二部分74。第一凹進(jìn)空間RC1形成在導(dǎo)電焊盤(pán)70的第一部分72中，在第一凹進(jìn)空間RC1中容置TSV結(jié)構(gòu)30。第二導(dǎo)電層60設(shè)置在第一部分72與TSV結(jié)構(gòu)30之間。TSV結(jié)構(gòu)30的另一端具有倒圓的形狀，第二導(dǎo)電層60共形地覆蓋TSV結(jié)構(gòu)30的另一端。導(dǎo)電焊盤(pán)70的一部分(例如，第一部分72)通過(guò)設(shè)置在導(dǎo)電焊盤(pán)70與TSV結(jié)構(gòu)30之間的第二導(dǎo)電層60連接到TSV結(jié)構(gòu)30。TSV結(jié)構(gòu)30的倒圓端通過(guò)第二導(dǎo)電層60連接到導(dǎo)電焊盤(pán)70。因此，TSV結(jié)構(gòu)30的倒圓端可以增大TSV結(jié)構(gòu)30與導(dǎo)電焊盤(pán)70之間的接觸面積，導(dǎo)電焊盤(pán)70與TSV結(jié)構(gòu)30之間的粘合強(qiáng)度增大，從而可以避免導(dǎo)電焊盤(pán)70從TSV結(jié)構(gòu)30的脫離或剝離。

在圖1中，導(dǎo)電阻擋層34不需要形成在TSV結(jié)構(gòu)30的端部上。TSV結(jié)構(gòu)30的端部面對(duì)導(dǎo)電焊盤(pán)70。例如，TSV結(jié)構(gòu)30的端部設(shè)置在第一凹進(jìn)空間RC1中，所述端部是導(dǎo)電塞32的端部。因此，導(dǎo)電焊盤(pán)70的第一部分72和TSV結(jié)構(gòu)30的導(dǎo)電塞32可以經(jīng)由在第一凹進(jìn)空間RC1中的設(shè)置在TSV結(jié)構(gòu)30與導(dǎo)電焊盤(pán)70之間的第二導(dǎo)電層60彼此電連接。然而，本發(fā)明構(gòu)思不限于此。例如，與在圖1中不同，導(dǎo)電阻擋層34在第一凹進(jìn)空間RC1中覆蓋導(dǎo)電塞32。

上絕緣層80在半導(dǎo)體結(jié)構(gòu)20的第二表面20B上圍繞導(dǎo)電焊盤(pán)70的底表面70L和側(cè)壁70S。在示例性實(shí)施例中，上絕緣層80包括不與導(dǎo)電焊盤(pán)70豎直疊置的第一部分82以及與導(dǎo)電焊盤(pán)70豎直疊置并與第一部分82一體形成的第二部分84。第二部分84設(shè)置在導(dǎo)電焊盤(pán)70與半導(dǎo)體結(jié)構(gòu)20之間。

在示例性實(shí)施例中，上絕緣層80的第二部分84圍繞通孔絕緣層40的在導(dǎo)電焊盤(pán)70的底表面70L與半導(dǎo)體結(jié)構(gòu)20的第二表面20B之間的側(cè)壁。然而，本發(fā)明構(gòu)思不限于此。例如，通孔絕緣層40不形成在TSV結(jié)構(gòu)30的側(cè)壁上。在這種情況下，上絕緣層80的第二部分84圍繞TSV結(jié)構(gòu)30的側(cè)壁。

上絕緣層80的第一厚度T1和第二厚度T2可以根據(jù)TSV結(jié)構(gòu)30的寬度、半導(dǎo)體結(jié)構(gòu)20的高度以及鈍化層52的厚度適當(dāng)?shù)卦O(shè)定。在示例性實(shí)施例中，上絕緣層80的第一部分82具有第一厚度T1，上絕緣層80的第二部分84具有比第一厚度T1小的第二厚度T2。上絕緣層80中的第二部分84的第二厚度T2可以是第一厚度T1的大約20％至大約80％。例如，上絕緣層80的第二部分84可以具有是第一厚度T1的大約50％的第二厚度T2。在示例性實(shí)施例中，第一厚度T1可以是大約1μm至大約10μm，但不限于此。另外，第二厚度T2可以是大約0.2μm至大約8μm，但不限于此。

在示例性實(shí)施例中，上絕緣層80的第一厚度T1和鈍化層52的厚度可以設(shè)定為使得可以防止半導(dǎo)體結(jié)構(gòu)20的翹曲。例如，上絕緣層80的第一厚度T1可以是鈍化層52的厚度的大約50％至大約150％，但本發(fā)明構(gòu)思不限于此。例如，上絕緣層80的第一厚度T1可以基本等于鈍化層52的厚度。在這種情況下，鈍化層52施加到半導(dǎo)體結(jié)構(gòu)20的本征應(yīng)力(壓應(yīng)力或張應(yīng)力)可以被上絕緣層80的本征應(yīng)力抵消。因此，可以防止半導(dǎo)體結(jié)構(gòu)20由于鈍化層52、半導(dǎo)體結(jié)構(gòu)20和上絕緣層80之間的本征應(yīng)力和熱擴(kuò)散系數(shù)錯(cuò)配的翹曲。

在圖1中，由于上絕緣層80中的第一部分82的第一厚度T1與第二部分84的第二厚度T2之間的不同，第二凹進(jìn)空間RC2形成在上絕緣層80的第一部分82中。第二凹進(jìn)空間RC2暴露TSV結(jié)構(gòu)30的另一端。另外，第二導(dǎo)電層60設(shè)置在第二凹進(jìn)空間RC2的內(nèi)壁上，導(dǎo)電焊盤(pán)70位于第二導(dǎo)電層60上以填充第二凹進(jìn)空間RC2。因?yàn)閷?dǎo)電焊盤(pán)70設(shè)置為填充第二凹進(jìn)空間RC2，所以導(dǎo)電焊盤(pán)70的底表面70L和側(cè)壁70S分別連接到上絕緣層80的第二部分84和第一部分82。導(dǎo)電焊盤(pán)70的底表面70L和側(cè)壁70S可以分別面對(duì)上絕緣層80的第二部分84和第一部分82，第二導(dǎo)電層60設(shè)置在底表面70L和側(cè)壁70S與第一部分82和第二部分84之間。因此，導(dǎo)電焊盤(pán)70與上絕緣層80之間的接觸面積可以增大，使得導(dǎo)電焊盤(pán)70和上絕緣層80可以形成牢固的結(jié)合結(jié)構(gòu)。因此，可以防止導(dǎo)電焊盤(pán)70從上絕緣層80的脫離或剝離。

在圖1中，上絕緣層80的第一部分82的上表面80U可以位于與導(dǎo)電焊盤(pán)70的上表面70U同一水平處。這里，上絕緣層80的第一部分82的上表面80U不直接接觸半導(dǎo)體結(jié)構(gòu)20的第二表面20B，而是作為與上絕緣層80的底表面80L相對(duì)的表面，底表面80L直接接觸半導(dǎo)體結(jié)構(gòu)20的第二表面20B。因?yàn)樯辖^緣層80的第一部分82的上表面80U位于與導(dǎo)電焊盤(pán)70的上表面70U同一水平處，所以當(dāng)集成電路裝置10附著到另一半導(dǎo)體芯片(未示出)或封裝基底(未示出)時(shí)，可以形成底填構(gòu)件(未示出)而不產(chǎn)生空隙。

在示例性實(shí)施例中，上絕緣層80可以包括感光有機(jī)絕緣材料。例如，上絕緣層80可以包括感光聚酰亞胺(PSPI)、苯并環(huán)丁烯(BCB)、聚苯并惡唑(PBO)、富勒烯衍生物等，但不限于此。

在這種情況下，上絕緣層80可以使用部分劑量光刻工藝圖案化，以形成其中形成導(dǎo)電焊盤(pán)70的凹進(jìn)。例如，可以控制光刻的曝光量使得上絕緣層80的一部分被去除，以在上絕緣層80中形成第二凹進(jìn)空間RC2。曝光量可以小于使具有第一厚度T1的上絕緣層80充分顯影所需要的曝光量。例如，光刻的曝光量可以是使上絕緣層80充分顯影所需要的曝光量的一半。第二部分84可以與第一部分82一體地形成。部分劑量光刻可以產(chǎn)生具有第二厚度T2的第二部分84。

在集成電路裝置10中，因?yàn)閷?dǎo)電焊盤(pán)70與TSV結(jié)構(gòu)30和/或上絕緣層80之間的接觸面積增大，因此可以防止導(dǎo)電焊盤(pán)70從TSV結(jié)構(gòu)30和/或上絕緣層80脫離或剝離。此外，因?yàn)閷?dǎo)電焊盤(pán)70的上表面70U位于與上絕緣層80的上表面80U同一水平處，所以當(dāng)將導(dǎo)電焊盤(pán)附著到另一半導(dǎo)體芯片或封裝基底上時(shí)，可以形成底填構(gòu)件而不產(chǎn)生空隙。另外，鈍化層52的本征應(yīng)力(壓應(yīng)力或張應(yīng)力)可以被上絕緣層80的本征應(yīng)力抵消，從而可以防止半導(dǎo)體結(jié)構(gòu)20由于鈍化層52的壓應(yīng)力或張應(yīng)力的翹曲。因此，集成電路裝置10會(huì)是可靠的。

圖2是根據(jù)示例性實(shí)施例的集成電路裝置10A的剖視圖。圖2的集成電路裝置10A與圖1的集成電路裝置10相似，除了導(dǎo)電焊盤(pán)70A的形狀。將在下面描述導(dǎo)電焊盤(pán)70A的區(qū)別。在圖2中，同樣的附圖標(biāo)記表示同樣的元件，這里省略了同樣元件的詳細(xì)描述。

參照?qǐng)D2，導(dǎo)電焊盤(pán)70A的側(cè)壁70SA相對(duì)于導(dǎo)電焊盤(pán)70A的上表面70U傾斜第一傾斜角θ1。例如，第一傾斜角θ1可以是大約30°至大約90°，但不限于此。如圖2所示，上絕緣層80A的第二凹進(jìn)空間RC2A的側(cè)壁傾斜預(yù)定的角度(例如，與第一傾斜角θ1相似的角度)，第二導(dǎo)電層60共形地形成在第二凹進(jìn)空間RC2A的內(nèi)壁上，導(dǎo)電焊盤(pán)70A在第二導(dǎo)電層60上填充第二凹進(jìn)空間RC2A。然而，本發(fā)明構(gòu)思不限于此。隨著第二導(dǎo)電層60的形成在第二凹進(jìn)空間RC2A的側(cè)壁上的厚度沿豎直方向變化，填充第二凹進(jìn)空間RC2A的導(dǎo)電焊盤(pán)70A的側(cè)壁70SA相對(duì)于上絕緣層80A的上表面80U傾斜第一傾斜角θ1。

在示例性實(shí)施例中，導(dǎo)電焊盤(pán)70A的上表面70U具有沿著水平方向的第一寬度W1，導(dǎo)電焊盤(pán)70A的底表面70L具有沿著水平方向的小于第一寬度W1的第二寬度W2。因?yàn)閷?dǎo)電焊盤(pán)70A的上表面70U的第一寬度W1大于底表面70L的第二寬度W2，或者由于導(dǎo)電焊盤(pán)70A的傾斜的側(cè)壁70SA，所以上絕緣層80A與導(dǎo)電焊盤(pán)70A之間的接觸面積增大，從而可以防止導(dǎo)電焊盤(pán)70A的脫離或剝離。

在示例性實(shí)施例中，傾斜的側(cè)壁可以在用于形成第二凹進(jìn)空間RC2A的部分劑量光刻工藝期間形成。用于形成第二凹進(jìn)空間RC2A的部分劑量光刻工藝可以包括順序執(zhí)行的施加感光有機(jī)絕緣材料的工藝、半劑量曝光工藝、曝光后烘(PEB)工藝、顯影工藝和硬烘工藝(或固化工藝)。第二凹進(jìn)空間RC2A的傾斜的側(cè)壁可以在顯影工藝中形成。例如，第二凹進(jìn)空間RC2A的側(cè)壁的最上部可以在PEB工藝之后的顯影工藝中長(zhǎng)時(shí)間暴露于顯影液，因此，在顯影工藝中，第二凹進(jìn)空間RC2A的上側(cè)壁的蝕刻量可以大于第二凹進(jìn)空間RC2A的下側(cè)壁的蝕刻量。因此，第二凹進(jìn)空間RC2A的側(cè)壁可以?xún)A斜預(yù)定的角度。

在示例性實(shí)施例中，第二凹進(jìn)空間RC2A的傾斜的側(cè)壁可以在硬烘工藝中形成。硬烘工藝可以是在稍高于感光有機(jī)絕緣材料層的玻璃化轉(zhuǎn)變溫度(Tg)的硬烘溫度下熱處理已經(jīng)經(jīng)歷了顯影工藝的感光有機(jī)絕緣材料層的工藝。感光有機(jī)絕緣層的側(cè)壁的輪廓在硬烘工藝之后可以根據(jù)感光有機(jī)絕緣材料層的物理性質(zhì)(諸如感光有機(jī)絕緣材料層的熱流動(dòng)性質(zhì)或玻璃化轉(zhuǎn)變溫度)、硬烘溫度、硬烘持續(xù)時(shí)間和冷卻速度來(lái)變化。例如，即使第二凹進(jìn)空間RC2A的側(cè)壁在顯影工藝之后基本豎直地形成，第二凹進(jìn)空間RC2A的側(cè)壁在硬烘工藝之后也可以?xún)A斜預(yù)定的角度。

圖3是根據(jù)示例性實(shí)施例的集成電路裝置10B的剖視圖。圖3的集成電路裝置10B與圖1的集成電路裝置10相似，除了導(dǎo)電焊盤(pán)70B的形狀。將在下面描述導(dǎo)電焊盤(pán)70B的區(qū)別。在圖3中，與圖1和圖2的附圖標(biāo)記同樣的附圖標(biāo)記表示同樣的元件，這里省略同樣元件的詳細(xì)描述。

參照?qǐng)D3，上絕緣層80B的第二凹進(jìn)空間RC2B的側(cè)壁具有與上絕緣層80B的上表面80U相鄰的圓部80P。第二導(dǎo)電層60共形地形成在上絕緣層80B的第二凹進(jìn)空間RC2B的內(nèi)壁上，導(dǎo)電焊盤(pán)70B在第二導(dǎo)電層60上填充第二凹進(jìn)空間RC2B。突起70P形成在導(dǎo)電焊盤(pán)70B上，所述導(dǎo)電焊盤(pán)70B面對(duì)形成在第二凹進(jìn)空間RC2B的側(cè)壁上的圓部80P，而第二導(dǎo)電層60設(shè)置在第二凹進(jìn)空間RC2B與導(dǎo)電焊盤(pán)70B之間。

由于形成在第二凹進(jìn)空間RC2B的側(cè)壁上的圓部80P，所以第二凹進(jìn)空間RC2B的最上部的寬度(即，第二凹進(jìn)空間RC2B的位于與上絕緣層80B的上表面80U相同水平處的寬度)大于第二凹進(jìn)空間RC2B的底部的寬度。因此，導(dǎo)電焊盤(pán)70B的沿著水平方向的上表面70U的第一寬度W1B大于沿著水平方向的底表面70L的第二寬度W2B。

因?yàn)閷?dǎo)電焊盤(pán)70B的上表面70U的第一寬度W1B大于底表面70L的第二寬度W2B(或由于導(dǎo)電焊盤(pán)70B的突起70P)，所以上絕緣層80B與導(dǎo)電焊盤(pán)70B之間的接觸面積增大，從而可以防止導(dǎo)電焊盤(pán)70B的脫離和剝離。

在示例性實(shí)施例中，圓部80P可以在用于形成第二凹進(jìn)空間RC2B的部分劑量光刻工藝中形成。在示例性實(shí)施例中，圓部80P可以在顯影工藝中形成在第二凹進(jìn)空間RC2B的側(cè)壁上。例如，第二凹進(jìn)空間RC2B的側(cè)壁的最上部可以在顯影工藝期間長(zhǎng)時(shí)間暴露于顯影液，因此，第二凹進(jìn)空間RC2B的上側(cè)壁的蝕刻量可以大于第二凹進(jìn)空間RC2B的下側(cè)壁的蝕刻量。因此，可以在第二凹進(jìn)空間RC2B的側(cè)壁上形成圓部80P。

在示例性實(shí)施例中，圓部80P在硬烘工藝期間形成在第二凹進(jìn)空間RC2B的側(cè)壁上。硬烘工藝可以是在稍高于感光有機(jī)絕緣材料層的玻璃化轉(zhuǎn)變溫度(Tg)的硬烘溫度下熱處理已經(jīng)經(jīng)歷了顯影工藝的感光有機(jī)絕緣材料層的工藝。感光有機(jī)絕緣層的側(cè)壁的輪廓在硬烘工藝之后可以根據(jù)感光有機(jī)絕緣材料層的物理性質(zhì)(諸如感光有機(jī)絕緣材料層的熱流動(dòng)性質(zhì)或玻璃化轉(zhuǎn)變溫度)、硬烘溫度、硬烘持續(xù)時(shí)間和冷卻速度來(lái)變化。例如，即使第二凹進(jìn)空間RC2B的側(cè)壁在顯影工藝之后基本豎直地形成，圓部80P也可以在硬烘工藝之后形成在第二凹進(jìn)空間RC2B的側(cè)壁上。

圖4是根據(jù)示例性實(shí)施例的集成電路裝置10C的剖視圖。圖4的集成電路裝置10C與圖1的集成電路裝置10相似，除了導(dǎo)電焊盤(pán)70C的形狀。將在下面描述區(qū)別。在圖4中，與圖1至圖3的附圖標(biāo)記同樣的附圖標(biāo)記表示相同的元件，因此，將省略其詳細(xì)描述。

參照?qǐng)D4，上絕緣層80C的第二凹進(jìn)空間RC2C的側(cè)壁具有臺(tái)階部80Q。第二導(dǎo)電層60共形地形成在第二凹進(jìn)空間RC2C的內(nèi)壁上，導(dǎo)電焊盤(pán)70C在第二導(dǎo)電層60上填充第二凹進(jìn)空間RC2C。臺(tái)階部70Q形成在導(dǎo)電焊盤(pán)70C的一部分上，所述臺(tái)階部70Q面對(duì)形成在第二凹進(jìn)空間RC2C的側(cè)壁上的臺(tái)階部80Q，而第二導(dǎo)電層60設(shè)置在第二凹進(jìn)空間RC2C與導(dǎo)電焊盤(pán)70C之間。

由于形成在第二凹進(jìn)空間RC2C的側(cè)壁上的臺(tái)階部80Q，作為第二凹進(jìn)空間RC2C的最上部的寬度的第三寬度W3C，即，第二凹進(jìn)空間RC2C的位于與上絕緣層80C的上表面80U相同水平處的寬度，大于作為第二凹進(jìn)空間RC2C的底部的寬度的第四寬度W4C。因此，導(dǎo)電焊盤(pán)70C的沿著水平方向的上表面70U的第一寬度W1C大于導(dǎo)電焊盤(pán)70C的沿著水平方向的底表面70L的第二寬度W2C。因此，上絕緣層80C與導(dǎo)電焊盤(pán)70C之間的接觸面積增大，從而可以防止導(dǎo)電焊盤(pán)70C的脫離或剝離。

在示例性實(shí)施例中，臺(tái)階部80Q可以在用于形成第二凹進(jìn)空間RC2C的部分劑量光刻工藝期間形成。在示例性實(shí)施例中，部分劑量光刻工藝可以包括順序執(zhí)行的第一部分劑量光刻工藝和第二部分劑量光刻工藝。例如，第二凹進(jìn)空間RC2C的具有第三寬度W3C的上部可以在第一部分劑量光刻工藝中形成，在那之后，第二凹進(jìn)空間RC2C的具有第四寬度W4C的下部可以在第二部分劑量光刻工藝中形成。在圖4中，臺(tái)階部80Q通過(guò)順序執(zhí)行第一部分劑量光刻工藝和第二部分劑量光刻工藝形成，但是本發(fā)明構(gòu)思不限于此。例如，可以順序執(zhí)行三個(gè)或更多個(gè)部分劑量光刻工藝以形成第二凹進(jìn)空間RC2C的具有不同寬度的部分。

圖5是根據(jù)示例性實(shí)施例的集成電路裝置10D的剖視圖。集成電路裝置10D與圖1的集成電路裝置10相似，除了粘合層90。將在下面描述區(qū)別。在圖5中，與圖1至圖4的附圖標(biāo)記同樣的附圖標(biāo)記表示相同的元件，這里將省略同樣元件的描述。

參照?qǐng)D5，粘合層90設(shè)置在半導(dǎo)體結(jié)構(gòu)20與上絕緣層80之間以及上絕緣層80與通孔絕緣層40之間。粘合層90設(shè)置為圍繞TSV結(jié)構(gòu)30的在導(dǎo)電焊盤(pán)70的底表面70L與半導(dǎo)體結(jié)構(gòu)20的第二表面20B之間的側(cè)壁。粘合層90可以增大半導(dǎo)體結(jié)構(gòu)20與上絕緣層80之間的粘合強(qiáng)度，或者可以用作形成在半導(dǎo)體結(jié)構(gòu)20的粗糙表面上用來(lái)提供平坦表面的中間層。

在示例性實(shí)施例中，粘合層90可以包括氮化硅、氮氧化硅、氧化硅或其組合，但本發(fā)明構(gòu)思不限于此。另外，粘合層90可以通過(guò)物理氣相沉積(PVD)工藝或化學(xué)氣相沉積(CVD)工藝來(lái)形成，但本發(fā)明構(gòu)思不限于此。

圖6是根據(jù)示例性實(shí)施例的集成電路裝置100A的剖視圖。在圖6中，與圖1至圖5的附圖標(biāo)記同樣的附圖標(biāo)記表示相同的元件，這里省略其詳細(xì)描述。

集成電路裝置100A包括基底120、前段制程(FEOL)結(jié)構(gòu)130和后段制程(BEOL)結(jié)構(gòu)140。TSV結(jié)構(gòu)30形成在貫穿基底120和FEOL結(jié)構(gòu)130的通孔22中。通孔絕緣層40設(shè)置在基底120與TSV結(jié)構(gòu)30之間，并設(shè)置在FEOL結(jié)構(gòu)130與TSV結(jié)構(gòu)30之間。

TSV結(jié)構(gòu)30包括貫穿基底120和FEOL結(jié)構(gòu)130的導(dǎo)電塞32以及圍繞導(dǎo)電塞32的導(dǎo)電阻擋層34。

基底120可以是半導(dǎo)體晶片。在示例性實(shí)施例中，基底120包括硅(Si)。在示例性實(shí)施例中，基底120可以包括諸如鍺(Ge)的元素半導(dǎo)體或者諸如碳化硅(SiC)、砷化鎵(GaAs)、砷化銦(InAs)和磷化銦(InP)的化合物半導(dǎo)體。在示例性實(shí)施例中，基底120可以具有絕緣體上硅(SOI)結(jié)構(gòu)。例如，基底120可以包括埋入氧化物(BOX)層。在示例性實(shí)施例中，基底120可以包括導(dǎo)電區(qū)域，例如，摻雜雜質(zhì)的阱或摻雜雜質(zhì)的結(jié)構(gòu)。另外，基底120可以具有諸如淺溝槽隔離(STI)結(jié)構(gòu)的各種器件隔離結(jié)構(gòu)。

FEOL結(jié)構(gòu)130包括絕緣中間層134和各種類(lèi)型的多個(gè)單獨(dú)器件132。多個(gè)單獨(dú)器件132可以包括各種微電子器件，例如，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)、系統(tǒng)大規(guī)模集成(LSI)、諸如CMOS成像傳感器(CIS)的圖像傳感器、微機(jī)電系統(tǒng)(MEMS)、有源器件和無(wú)源器件。多個(gè)單獨(dú)器件132可以電連接到基底120的導(dǎo)電區(qū)域。此外，多個(gè)單獨(dú)器件132可以通過(guò)絕緣中間層134與其他相鄰的單獨(dú)器件電隔離。

BEOL結(jié)構(gòu)140包括包含多個(gè)金屬布線層142和多個(gè)接觸塞144的多層布線結(jié)構(gòu)146。多層布線結(jié)構(gòu)146可以連接到TSV結(jié)構(gòu)30。在示例性實(shí)施例中，F(xiàn)EOL結(jié)構(gòu)130的微電子器件可以通過(guò)BEOL結(jié)構(gòu)140電連接到TSV結(jié)構(gòu)30。

在示例性實(shí)施例中，BEOL結(jié)構(gòu)140還可以在基底120的其他區(qū)域上包括其他多層布線結(jié)構(gòu)(均包含多個(gè)金屬布線層和多個(gè)接觸塞)。BEOL結(jié)構(gòu)140可以包括用于將FEOL結(jié)構(gòu)130中包括的單獨(dú)器件連接到其他布線的多個(gè)布線結(jié)構(gòu)。多層布線結(jié)構(gòu)146和在BEOL結(jié)構(gòu)140中包括的其他布線結(jié)構(gòu)可以通過(guò)金屬間絕緣層148彼此絕緣。在示例性實(shí)施例中，BEOL結(jié)構(gòu)140還可以包括用于保護(hù)多個(gè)布線結(jié)構(gòu)和在布線結(jié)構(gòu)下的其他結(jié)構(gòu)免受外部沖擊或潮氣的密封環(huán)(未示出)。

延伸穿過(guò)基底120和FEOL結(jié)構(gòu)130的TSV結(jié)構(gòu)30的上表面30T可以電連接到在BEOL結(jié)構(gòu)140中包括的多層布線結(jié)構(gòu)146的金屬布線層142。

鈍化層150形成在金屬間絕緣層148上。鈍化層150可以包括氧化硅層、氮化硅層、聚合物或其組合。暴露連接到多層布線結(jié)構(gòu)146的鍵合焊盤(pán)152的孔150H形成在鈍化層150中。鍵合焊盤(pán)152可以經(jīng)由孔150H電連接到上連接端子154。上連接端子154不必受限于圖6中示出的示例，而是可以形成為導(dǎo)電焊盤(pán)、焊球、焊料凸起或重布導(dǎo)電層。在示例性實(shí)施例中，可以省略上連接端子154。

上絕緣層80形成在基底120的底表面上，并包括暴露TSV結(jié)構(gòu)30的底表面30B的第二凹進(jìn)空間RC2。連接到TSV結(jié)構(gòu)30的底表面30B的第二導(dǎo)電層60形成在第二凹進(jìn)空間RC2的內(nèi)壁上，填充第二凹進(jìn)空間RC2的導(dǎo)電焊盤(pán)70形成在第二導(dǎo)電層60上。

在形成TSV結(jié)構(gòu)30之后，執(zhí)行形成BEOL結(jié)構(gòu)140、上連接端子154、上絕緣層80、第二導(dǎo)電層60和導(dǎo)電焊盤(pán)70的工藝。

圖7是根據(jù)示例性實(shí)施例的集成電路裝置100B的剖視圖。在圖7中，與圖1至圖6的附圖標(biāo)記同樣的附圖標(biāo)記表示相同的元件，省略其詳細(xì)描述。

在集成電路裝置100B中，TSV結(jié)構(gòu)30可以在形成FEOL結(jié)構(gòu)130和BEOL結(jié)構(gòu)140之后形成。因此，TSV結(jié)構(gòu)30貫穿基底120、FEOL結(jié)構(gòu)130的絕緣中間層134和BEOL結(jié)構(gòu)140的金屬間絕緣層148。TSV結(jié)構(gòu)30的導(dǎo)電阻擋層34包括被基底120圍繞的第一外壁部分、被絕緣中間層134圍繞的第二外壁部分和被金屬間絕緣層148圍繞的第三外壁部分。

上布線158在BEOL結(jié)構(gòu)140上在TSV結(jié)構(gòu)30與上連接端子154之間延伸，以將TSV結(jié)構(gòu)30和上連接端子154彼此電連接。TSV結(jié)構(gòu)30可以在貫穿鈍化層150之后電連接到上布線158，并可以經(jīng)由上布線158電連接到上連接端子154。上連接端子154不限于圖7中示出的示例，而是可以形成為導(dǎo)電焊盤(pán)、焊球、焊料凸起或重布導(dǎo)電層。在示例性實(shí)施例中，可以省略上連接端子154。

上絕緣層80形成在基底120的底表面上，并包括暴露TSV結(jié)構(gòu)30的底表面30B的第二凹進(jìn)空間RC2。連接到TSV結(jié)構(gòu)30的底表面30B的第二導(dǎo)電層60形成在第二凹進(jìn)空間RC2的內(nèi)壁上，填充第二凹進(jìn)空間RC2的導(dǎo)電焊盤(pán)70形成在第二導(dǎo)電層60上。

圖8是根據(jù)示例性實(shí)施例的集成電路裝置100C的剖視圖。在圖8中，與圖1至圖7的附圖標(biāo)記同樣的附圖標(biāo)記表示相同的元件，這里省略其詳細(xì)描述。

在集成電路裝置100C中，TSV結(jié)構(gòu)30延伸為貫穿基底120。在形成TSV結(jié)構(gòu)30之后，F(xiàn)EOL結(jié)構(gòu)130和BEOL結(jié)構(gòu)140形成在TSV結(jié)構(gòu)30和基底120上。TSV結(jié)構(gòu)30可以經(jīng)由在FEOL結(jié)構(gòu)130中包括的連接布線136和138電連接到在BEOL結(jié)構(gòu)140中包括的多層布線結(jié)構(gòu)146。

上絕緣層80形成在基底120的底表面上，并包括暴露TSV結(jié)構(gòu)30的底表面30B的第二凹進(jìn)空間RC2。連接到TSV結(jié)構(gòu)30的底表面30B的第二導(dǎo)電層60形成在第二凹進(jìn)空間RC2的內(nèi)壁上，填充第二凹進(jìn)空間RC2的導(dǎo)電焊盤(pán)70形成在第二導(dǎo)電層60上。

圖9是根據(jù)示例性實(shí)施例的半導(dǎo)體封裝件200的剖視圖。在圖9中，與圖1至圖8的附圖標(biāo)記同樣的附圖標(biāo)記表示相同的元件，這里省略其詳細(xì)描述。

參照?qǐng)D9，半導(dǎo)體封裝件200包括封裝基底210和安裝在封裝基底210上的至少一個(gè)集成電路裝置100。

在示例性實(shí)施例中，封裝基底210可以是包括形成在其中的布線結(jié)構(gòu)212的印刷電路板(PCB)。

在圖9中，具有兩個(gè)集成電路裝置100的半導(dǎo)體封裝件200作為示例示出，但本發(fā)明構(gòu)思不限于此。例如，可以在封裝基底210上沿豎直方向或水平方向安裝各種數(shù)量的集成電路裝置100。在圖9中，為了便于描述而省略了集成電路裝置100的一些元件。集成電路裝置100可以具有根據(jù)示例性實(shí)施例的結(jié)構(gòu)。在每個(gè)集成電路裝置100中，TSV結(jié)構(gòu)30和圍繞TSV結(jié)構(gòu)30的通孔絕緣層40可以形成TSV單元230。在圖9中，形成了BEOL結(jié)構(gòu)140，但本發(fā)明構(gòu)思不限于此。例如，與圖9中示出的示例不同，可以在集成電路裝置中省略BEOL結(jié)構(gòu)140。

封裝基底210包括連接到內(nèi)布線結(jié)構(gòu)212的用于電連接到外部的多個(gè)連接端子214。在示例性實(shí)施例中，多個(gè)連接端子214可以是焊球，但不限于此。

封裝基底210和集成電路裝置100或者兩個(gè)相鄰的集成電路裝置100可以經(jīng)由形成在集成電路裝置100中的TSV結(jié)構(gòu)30、上連接端子154和導(dǎo)電焊盤(pán)70彼此電連接。為了便于描述省略了圖1至圖8的第二導(dǎo)電層60。

在圖9中，兩個(gè)集成電路裝置100沿豎直方向安裝在封裝基底210上，以在半導(dǎo)體封裝件200中彼此電連接。這里，形成在在下面的集成電路裝置100中的導(dǎo)電焊盤(pán)70與形成在在上面的集成電路裝置100中的上連接端子154接觸，還在在上面的集成電路裝置100與在下面的集成電路裝置100之間的空間中形成底填構(gòu)件240。在示例性實(shí)施例中，底填構(gòu)件240可以包括非導(dǎo)電膜(NCF)、非導(dǎo)電聚合物(NCP)、裸片貼膜(DAF)、毛細(xì)管底填物(CUF)或成型底填物(MUF)，但本發(fā)明構(gòu)思不限于此。底填構(gòu)件240形成為在下集成電路裝置100的上絕緣層80和導(dǎo)電焊盤(pán)70與上集成電路裝置100的BEOL結(jié)構(gòu)140之間圍繞上連接端子154。因?yàn)樯辖^緣層80的上表面位于與導(dǎo)電焊盤(pán)70的上表面相同的水平處，所以在形成底填構(gòu)件240的工藝期間底填構(gòu)件240形成，而不產(chǎn)生空隙。

半導(dǎo)體封裝件200可以包括用于使至少一個(gè)集成電路裝置100成型的成型層220。在示例性實(shí)施例中，成型層220可以由聚合物形成。例如，成型層220可以由環(huán)氧樹(shù)脂成型化合物(EMC)形成。

圖10A至圖10R是示出根據(jù)示例性實(shí)施例的制造圖6的集成電路裝置100A的方法的剖視圖。在圖10A至圖10R中，與圖1至圖6的附圖標(biāo)記同樣的附圖標(biāo)記表示相同的元件，這里省略其詳細(xì)描述。

參照?qǐng)D10A，在基底120上形成FEOL結(jié)構(gòu)130，在FEOL結(jié)構(gòu)130上形成第一拋光停止層135，在第一拋光停止層135上形成掩模圖案137。掩模圖案137包括部分暴露第一拋光停止層135的上表面的孔137H。

在示例性實(shí)施例中，第一拋光停止層135可以由氮化硅層或氮氧化硅層形成。第一拋光停止層135可以形成為大約至大約的厚度。可以通過(guò)CVD工藝形成第一拋光停止層135。

掩模圖案137可以包括光致抗蝕劑層。

參照?qǐng)D10B，通過(guò)使用掩模圖案137(見(jiàn)圖10A)作為蝕刻掩模蝕刻第一拋光停止層135和絕緣中間層134，并且蝕刻基底120以形成通孔22。通孔22包括在基底120中形成至預(yù)定深度的第一孔22A和貫穿絕緣中間層134的第二孔22B，使得第一孔22A和第二孔22B彼此連接。

可以使用各向異性蝕刻工藝來(lái)形成通孔22。在示例性實(shí)施例中，通孔22可以在基底120中形成為大約10μm或更小的寬度22W。在示例性實(shí)施例中，通孔22可以從絕緣中間層134的上表面形成為大約50μm至大約100μm的深度22D。然而，通孔22的寬度22W和深度22D不限于以上示例，而是可以根據(jù)示例性實(shí)施例變化?；?20通過(guò)通孔22的第一孔22A被暴露，絕緣中間層134通過(guò)通孔22的第二孔22B被暴露。在示例性實(shí)施例中，可以通過(guò)使用激光鉆孔技術(shù)形成通孔22。

在形成通孔22之后，去除掩模圖案137以暴露第一拋光停止層135的上表面。

參照?qǐng)D10C，形成覆蓋通孔22的內(nèi)側(cè)壁和底表面的通孔絕緣層40。

通孔絕緣層40形成為覆蓋基底120的在通孔22中暴露的表面和絕緣中間層134的在通孔22中暴露的表面以及第一拋光停止層135的表面。

參照?qǐng)D10D，在通孔22的內(nèi)和外的通孔絕緣層40上形成導(dǎo)電阻擋層34。

在示例性實(shí)施例中，可以使用PVD工藝或CVD工藝來(lái)形成導(dǎo)電阻擋層34。導(dǎo)電阻擋層34可以形成為包括一種材料的單層或包括至少兩種材料的多層。在示例性實(shí)施例中，導(dǎo)電阻擋層34可以包括W、WN、WC、Ti、TiN、Ta、TaN、Ru、Co、Mn、WN、Ni或NiB。例如，導(dǎo)電阻擋層34可以具有包括厚度為大約至大約的TaN層和厚度為大約至大約的Ta層的堆疊結(jié)構(gòu)。

參照?qǐng)D10E，在導(dǎo)電阻擋層34上形成填充通孔22中剩余空間的導(dǎo)電層32P。

可以在以上參照?qǐng)D10D描述的形成導(dǎo)電阻擋層34的工藝之后執(zhí)行用于形成導(dǎo)電層32P的工藝，而不破壞其中已經(jīng)形成了導(dǎo)電阻擋層34的真空環(huán)境。在示例性實(shí)施例中，形成導(dǎo)電阻擋層34時(shí)的壓力與形成導(dǎo)電層32P時(shí)的壓力可以彼此不同。

導(dǎo)電層32P在通孔22的內(nèi)側(cè)和外側(cè)覆蓋導(dǎo)電阻擋層34。

在示例性實(shí)施例中，可以使用電鍍工藝來(lái)形成導(dǎo)電層32P。例如，在導(dǎo)電阻擋層34的表面上形成金屬種子層(未示出)，通過(guò)電鍍工藝使金屬種子層生長(zhǎng)為金屬層，以在導(dǎo)電阻擋層34上形成填充通孔22的導(dǎo)電層32P。金屬種子層可以由Cu、Cu合金、Co、Ni、Ru、Co/Cu或Ru/Cu形成?？梢酝ㄟ^(guò)PVD工藝形成金屬種子層。導(dǎo)電層32P可以包括Cu或W。例如，導(dǎo)電層32P可以由Cu、CuSn、CuMg、CuNi、CuZn、CuPd、CuAu、CuRe、CuW、W或W合金形成，但本發(fā)明構(gòu)思不限于此。可以在大約10℃至大約65℃的溫度下執(zhí)行電鍍工藝。例如，可以在室溫下執(zhí)行電鍍工藝。在示例性實(shí)施例中，可以在大約150℃至大約450℃的溫度下使導(dǎo)電層32P退火。

參照?qǐng)D10F，可以通過(guò)化學(xué)機(jī)械拋光(CMP)工藝通過(guò)使用第一拋光停止層135作為停止件對(duì)圖10E的導(dǎo)電層32P進(jìn)行拋光，直到暴露第一拋光停止層135。在示例性實(shí)施例中，在暴露的第一拋光停止層暴露之后還可以拋光暴露的第一拋光停止層。

結(jié)果，可以去除位于通孔22外側(cè)的通孔絕緣層40、導(dǎo)電阻擋層34和導(dǎo)電層32P，導(dǎo)電塞32從通孔22中的導(dǎo)電阻擋層34上的導(dǎo)電層32P形成。導(dǎo)電塞32和導(dǎo)電阻擋層34的組合結(jié)構(gòu)可以被稱(chēng)為預(yù)備TSV結(jié)構(gòu)。在示例性實(shí)施例中，圖10F的導(dǎo)電塞32和導(dǎo)電阻擋層34的組合結(jié)構(gòu)可以被稱(chēng)為預(yù)備TSV結(jié)構(gòu)30P。

在示例性實(shí)施例中，圖10F的所得結(jié)構(gòu)可以經(jīng)歷退火工藝。在這種情況下，導(dǎo)電塞32中包括的金屬粒子由于退火工藝而生長(zhǎng)，因此，導(dǎo)電塞32的表面粗糙度會(huì)增加。在示例性實(shí)施例中，可以在大約400℃至大約500℃的溫度下執(zhí)行退火工藝。

參照?qǐng)D10G，可以通過(guò)CMP工藝去除第一拋光停止層135，使得FEOL結(jié)構(gòu)130中的絕緣中間層134的上表面可以暴露于外部。在CMP工藝中，可以通過(guò)CMP工藝使導(dǎo)電塞32的由于金屬粒子和退火工藝的不平整的表面平坦化。在示例性實(shí)施例中，可以在大約400℃至大約500℃的溫度下執(zhí)行退火工藝。

在通孔22中，可以保留包括導(dǎo)電塞32和圍繞導(dǎo)電塞32的導(dǎo)電阻擋層34的預(yù)備TSV結(jié)構(gòu)30P。

參照?qǐng)D10H，清洗圖10G的預(yù)備TSV結(jié)構(gòu)30P，在那之后，在絕緣中間層134上順序地形成并圖案化第二拋光停止層、絕緣層和第三拋光停止層，以形成第二拋光停止層圖案148A、絕緣層圖案148B、第三拋光停止層圖案148C和暴露位于通孔22的進(jìn)口側(cè)處的預(yù)備TSV結(jié)構(gòu)30P的上表面和預(yù)備TSV結(jié)構(gòu)30P的外圍部分的金屬布線孔148H。

在形成金屬布線孔148H時(shí)可以將第二拋光停止層圖案148A用作蝕刻停止件。

預(yù)備TSV結(jié)構(gòu)30P、通孔絕緣層40和絕緣中間層134通過(guò)金屬布線孔148H被部分暴露。在示例性實(shí)施例中，可以將金屬布線孔148H形成為僅暴露預(yù)備TSV結(jié)構(gòu)30P的上表面。

在示例性實(shí)施例中，絕緣層圖案148B可以由正硅酸乙酯(TEOS)形成。第二拋光停止層圖案148A和第三拋光停止層圖案148C可以分別由氮化硅層或氮氧化硅層形成。在示例性實(shí)施例中，第二拋光停止層圖案148A、絕緣層圖案148B和第三拋光停止層圖案148C中的每個(gè)可以具有各種厚度。

參照?qǐng)D10I，可以在金屬布線孔148H中形成金屬布線層142。

金屬布線層142包括順序堆疊的布線阻擋層142A和布線金屬層142B。

在示例性實(shí)施例中，為了形成金屬布線層142，可以在金屬布線孔148H(見(jiàn)圖10H)中和在第三拋光停止層圖案148C(見(jiàn)圖10H)上順序地形成用于形成布線阻擋層142A的第一層和用于形成布線金屬層142B的第二層，然后，可以通過(guò)CMP工藝使用第三拋光停止層圖案148C作為停止件來(lái)拋光包括第一層和第二層的所得結(jié)構(gòu)。在CMP工藝中，可以去除第三拋光停止層圖案148C，使得可以暴露絕緣層圖案148B的上表面。結(jié)果，包括布線阻擋層142A和布線金屬層142B的金屬布線層142在CMP工藝之后保留在金屬布線孔148H中。

在示例性實(shí)施例中，布線阻擋層142A可以包括Ti，TiN、Ta或TaN。在示例性實(shí)施例中，可以執(zhí)行PVD工藝以形成布線阻擋層142A。布線阻擋層142A可以具有大約至大約的厚度。

在示例性實(shí)施例中，布線金屬層142B可以包括Cu。為了形成布線金屬層142B，在布線阻擋層142A的表面上形成Cu種子層，在那之后，通過(guò)電鍍工藝在Cu種子層上生長(zhǎng)Cu層，并使包括Cu層的所得結(jié)構(gòu)退火。

參照?qǐng)D10J，通過(guò)使用與以上參照?qǐng)D10H和圖10I描述的形成金屬布線層142的工藝相似的工藝在金屬布線層142上形成接觸塞144。在那之后，多次交替執(zhí)行參照?qǐng)D10H和圖10I描述的形成金屬布線層142的工藝和形成接觸塞144的工藝，以形成多層布線結(jié)構(gòu)146和鍵合焊盤(pán)152。在多層布線結(jié)構(gòu)146中，多個(gè)金屬布線層142中的每個(gè)和多個(gè)接觸塞144中的每個(gè)彼此交替連接。鍵合焊盤(pán)152連接到多層布線結(jié)構(gòu)146。

在圖10J中，多層布線結(jié)構(gòu)146包括兩個(gè)金屬布線層142和兩個(gè)接觸塞144，但本發(fā)明構(gòu)思不限于此。另外，在圖10J的多層布線結(jié)構(gòu)146中，金屬布線層142與接觸塞144之間的連接結(jié)構(gòu)是示例。本發(fā)明構(gòu)思不限于圖10J中示出的結(jié)構(gòu)。

在示例性實(shí)施例中，多個(gè)金屬布線層142和多個(gè)接觸塞144均可以包括W、Al或Cu。在示例性實(shí)施例中，多個(gè)金屬布線層142和多個(gè)接觸塞144可以由彼此相同的材料形成。在示例性實(shí)施例中，多個(gè)金屬布線層142和多個(gè)接觸塞144中的至少一些可以包括彼此不同的材料。

在示例性實(shí)施例中，在形成多層布線結(jié)構(gòu)146時(shí)，可以在基底120的其他區(qū)域上形成包括金屬布線層和接觸塞的與多個(gè)金屬布線層142和多個(gè)接觸塞144中的至少一些同時(shí)形成的其他多層布線結(jié)構(gòu)(未示出)。然后，在FEOL結(jié)構(gòu)130上獲得包括多個(gè)第二拋光停止層圖案148A和多個(gè)絕緣層圖案148B(見(jiàn)圖10I)的金屬間絕緣層148和包括具有被金屬間絕緣層148絕緣的部分的多個(gè)多層布線結(jié)構(gòu)的BEOL結(jié)構(gòu)140。BEOL結(jié)構(gòu)140可以包括用于將FEOL結(jié)構(gòu)130中包括的單獨(dú)器件連接到形成在基底120上的其他布線的多個(gè)布線結(jié)構(gòu)。在示例性實(shí)施例中，BEOL結(jié)構(gòu)140還可以包括用于保護(hù)布線結(jié)構(gòu)和在布線結(jié)構(gòu)下面的其他結(jié)構(gòu)免受外部沖擊或潮氣影響的密封環(huán)。

參照?qǐng)D10K，在BEOL結(jié)構(gòu)140上形成包括暴露鍵合焊盤(pán)152的孔150H的鈍化層150，然后，在鈍化層150上形成經(jīng)由孔150H連接到鍵合焊盤(pán)152的上連接端子154。

在示例性實(shí)施例中，鈍化層150可以包括氧化硅層、氮化硅層、聚合物或其組合。

參照?qǐng)D10L，從基底120的底表面將基底120部分去除，使得通孔絕緣層40圍繞的預(yù)備TSV結(jié)構(gòu)30P從基底120的底表面120B突出。

參照?qǐng)D10M，形成覆蓋基底120的底表面120B的上絕緣層80。上絕緣層80覆蓋從基底120的底表面120B突出的通孔絕緣層40。

在示例性實(shí)施例中，上絕緣層80可以由感光有機(jī)絕緣材料通過(guò)旋涂工藝形成。例如，上絕緣層80可以包括感光聚酰亞胺(PSPI)、苯并環(huán)丁烯(BCB)、聚苯并惡唑(PBO)、富勒烯衍生物等，但不限于此。

在示例性實(shí)施例中，可以將包括上絕緣層80的所得結(jié)構(gòu)退火。作為退火工藝的結(jié)果，可以去除上絕緣層80中剩余的有機(jī)溶劑。在示例性實(shí)施例中，可以在大約90℃至大約110℃的溫度下執(zhí)行退火工藝。

在示例性實(shí)施例中，在圖10M中，直接在基底120的底表面120B和通孔絕緣層40上形成上絕緣層80。然而，與圖10M中示出的示例不同，可以在形成上絕緣層80之前形成粘合層90(見(jiàn)圖5)至預(yù)定的厚度，并在粘合層90上形成上絕緣層80。粘合層90可以由例如氮化硅、氧化硅、氮氧化硅或聚合物通過(guò)CVD工藝形成。

參照?qǐng)D10N，在上絕緣層80中形成第二凹進(jìn)空間RC2以暴露通孔絕緣層40。

在示例性實(shí)施例中，用于形成第二凹進(jìn)空間RC2的工藝可以是部分劑量光刻工藝。部分劑量光刻工藝可以是使用僅去除上絕緣層80至預(yù)定厚度而保留上絕緣層80的部分厚度的曝光量的光刻工藝。

部分劑量光刻工藝可以包括順序執(zhí)行的部分劑量曝光工藝、曝光后烘(PEB)工藝、顯影工藝和硬烘工藝(或固化工藝)。

在部分劑量曝光工藝中，可以通過(guò)使用部分劑量曝光量曝光上絕緣層80，使得上絕緣層80被部分地去除至預(yù)定厚度。在示例性實(shí)施例中，部分劑量曝光量(D_1/2)可以是參考曝光量D₀(可以通過(guò)其去除上絕緣層80的整個(gè)厚度)的大約30％至大約70％，但本發(fā)明不限于此。例如，可以通過(guò)使用部分劑量曝光量D_1/2(參考曝光量D₀的大約50％)對(duì)上絕緣層80執(zhí)行部分劑量曝光工藝。

在部分劑量曝光工藝之后，可以執(zhí)行PEB工藝。在PEB工藝中，可以在大約100℃至大約120℃的溫度下執(zhí)行退火工藝，以加速在感光有機(jī)絕緣材料中包括的感光劑的分散。

在PEB工藝之后，可以執(zhí)行顯影工藝。例如，在顯影工藝中，可以使用KOH或四甲基氫氧化銨(TMAH)水溶液，但本發(fā)明構(gòu)思不限于此。在顯影工藝中，可以部分去除上絕緣層80，使得可以暴露通孔絕緣層40。

在顯影工藝之后，可以執(zhí)行硬烘工藝。在硬烘工藝中，可以在高于上絕緣層80中包括的材料的玻璃化轉(zhuǎn)變溫度Tg下執(zhí)行退火工藝。作為硬烘工藝的結(jié)果，暴露通孔絕緣層40的第二凹進(jìn)空間RC2可以形成在上絕緣層80中。

在圖10N中，第二凹進(jìn)空間RC2被示出為具有與上絕緣層80的上表面80U基本垂直的側(cè)壁RC2_S。然而，本發(fā)明構(gòu)思不限于此。在示例性實(shí)施例中，感光有機(jī)絕緣層的側(cè)壁的輪廓在硬烘工藝之后可以根據(jù)感光有機(jī)絕緣材料的物理性質(zhì)(諸如感光有機(jī)絕緣材料的熱流動(dòng)性質(zhì)或玻璃化轉(zhuǎn)變溫度)、硬烘溫度、硬烘持續(xù)時(shí)間和冷卻速度來(lái)變化。例如，即使在顯影工藝之后當(dāng)?shù)诙歼M(jìn)空間RC2的側(cè)壁RC2_S與上表面80U基本垂直時(shí)，第二凹進(jìn)空間RC2A的側(cè)壁(見(jiàn)圖2)也可以在硬烘工藝之后傾斜預(yù)定的角度。在這種情況下，圖2的集成電路裝置10A可以形成為具有傾斜的側(cè)壁。

另一方面，即使在顯影工藝之后第二凹進(jìn)空間RC2B的側(cè)壁與上表面80U基本垂直，也可以在硬烘工藝之后在第二凹進(jìn)空間RC2B(見(jiàn)圖3)的側(cè)壁上形成圓部80P(見(jiàn)圖3)。在這種情況下，以上參照?qǐng)D3描述的集成電路裝置10B可以形成為具有有圓部的側(cè)壁。

另外，可以順序地執(zhí)行第一部分劑量光刻工藝和第二部分劑量光刻工藝，使得第二凹進(jìn)空間RC2C(見(jiàn)圖4)的具有第三寬度W3C(見(jiàn)圖4)的上部可以在第一部分劑量光刻工藝中形成，第二凹進(jìn)空間RC2C的具有第四寬度W4C(見(jiàn)圖4)的下部可以在第二部分劑量光刻工藝中形成。在這種情況下，臺(tái)階部80Q(見(jiàn)圖4)形成在第二凹進(jìn)空間RC2C的側(cè)壁上，形成了以上參照?qǐng)D4描述的集成電路裝置10C。

參照?qǐng)D10O，對(duì)圖10N的包括第二凹進(jìn)空間RC2的所得結(jié)構(gòu)執(zhí)行回蝕工藝至TSV結(jié)構(gòu)30。在回蝕工藝中，從預(yù)備TSV結(jié)構(gòu)30P去除在第二凹進(jìn)空間RC2中暴露的通孔絕緣層40和導(dǎo)電阻擋層34，并且通過(guò)第二凹進(jìn)空間RC2暴露導(dǎo)電塞32。

TSV結(jié)構(gòu)30的底表面30B從第二凹進(jìn)空間RC2的底表面RC2_B突出。在示例性實(shí)施例中，TSV結(jié)構(gòu)30的底表面30B定位為比第二凹進(jìn)空間RC2的底表面RC2_B離基底120的底表面120B遠(yuǎn)。

參照?qǐng)D10P，在上絕緣層80和TSV結(jié)構(gòu)30的暴露的部分上形成第二導(dǎo)電層60。

在第二凹進(jìn)空間RC2的側(cè)壁RC2_S和底表面RC2_B以及導(dǎo)電塞32的在第二凹進(jìn)空間RC2中突出的端部上共形地形成第二導(dǎo)電層60。

在示例性實(shí)施例中，第二導(dǎo)電層60可以由Ti、Cu、Ni、Au、NiV、NiP、TiNi、TiW、TaN、Al、Pd、CuCr或其組合形成?？梢酝ㄟ^(guò)PVD工藝或CVD工藝形成第二導(dǎo)電層60。

參照?qǐng)D10Q，通過(guò)電鍍工藝在第二導(dǎo)電層60上形成填充第二凹進(jìn)空間RC2的金屬層70R。

在示例性實(shí)施例中，金屬層70R可以由Ni、Cu、Al、或Au形成，但本發(fā)明構(gòu)思不限于此。在示例性實(shí)施例中，用于形成金屬層70R的電鍍工藝可以是直流(DC)鍍覆工藝或脈沖鍍覆工藝。

在圖10Q中，金屬層70R在第二凹進(jìn)空間RC2的外側(cè)上完全填充在第二導(dǎo)電層60上具有預(yù)定厚度的第二凹進(jìn)空間RC2。

參照?qǐng)D10R，通過(guò)CMP工藝對(duì)圖10Q的金屬層70R進(jìn)行拋光，直到暴露上絕緣層80。在示例性實(shí)施例中，在暴露上絕緣層80后對(duì)其進(jìn)行進(jìn)一步拋光。通過(guò)CMP工藝，可以去除在第二凹進(jìn)空間RC2的外部上的金屬層70R，僅保留在第二凹進(jìn)空間RC2中的金屬層70R，以形成導(dǎo)電焊盤(pán)70。另外，可以去除在第二凹進(jìn)空間RC2的外部的第二導(dǎo)電層60。

通過(guò)以上工藝，形成集成電路裝置100A。

在制造集成電路裝置100A的示例性實(shí)施例中，通過(guò)部分劑量光刻工藝在上絕緣層80中形成暴露TSV結(jié)構(gòu)30的第二凹進(jìn)空間RC2，在那之后，形成填充第二凹進(jìn)空間RC2的導(dǎo)電焊盤(pán)70。因此，導(dǎo)電焊盤(pán)70通過(guò)第二導(dǎo)電層60與TSV結(jié)構(gòu)30和/或上絕緣層80接觸，從而可以防止導(dǎo)電焊盤(pán)70的脫離或剝離。此外，因?yàn)閷?dǎo)電焊盤(pán)70的上表面與上絕緣層80的上表面位于同一水平處，所以在將集成電路裝置100A附著到另一半導(dǎo)體芯片上或封裝基底上時(shí)，可以附著底填構(gòu)件而不產(chǎn)生空隙。另外，上絕緣層80可以抵消鈍化層150可能施加到基底120的壓應(yīng)力或張應(yīng)力，因此，可以防止基底120由于壓應(yīng)力或張應(yīng)力的翹曲。因此，集成電路裝置100A會(huì)是可靠的。

圖11是示出根據(jù)示例性實(shí)施例的半導(dǎo)體封裝件600的剖視圖。

參照?qǐng)D11，半導(dǎo)體封裝件600包括在封裝基底610上順序堆疊的多個(gè)半導(dǎo)體芯片620?？刂菩酒?30通過(guò)TSV結(jié)構(gòu)連接到多個(gè)半導(dǎo)體芯片620上。多個(gè)半導(dǎo)體芯片620和控制芯片630的堆疊結(jié)構(gòu)被位于封裝基底610上的諸如熱固性樹(shù)脂的包封件640包封。在圖11中，六個(gè)半導(dǎo)體芯片620沿豎直方向堆疊，但半導(dǎo)體芯片620的個(gè)數(shù)和堆疊方向不限于以上示例。在示例性實(shí)施例中，半導(dǎo)體芯片620的個(gè)數(shù)可以多于或少于六個(gè)。多個(gè)半導(dǎo)體芯片620可以在封裝基底610上沿水平方向布置，或者可以以將豎直方向安裝和水平方向安裝組合的連接結(jié)構(gòu)布置。在示例性實(shí)施例中，可以省略控制芯片630。

封裝基底610可以是柔性印刷電路板、剛性印刷電路板或其組合。封裝基底610包括內(nèi)部基底布線612和連接端子614。連接端子614形成在封裝基底610的表面上。焊球616形成在封裝基底610的另一表面上。連接端子614經(jīng)由內(nèi)部基底布線612電連接到焊球616。在示例性實(shí)施例中，可以用導(dǎo)電凸起或鉛柵陣列(LGA)替代焊球616。

每個(gè)半導(dǎo)體芯片620包括TSV結(jié)構(gòu)622，控制芯片630包括TSV單元632。TSV單元622和632通過(guò)諸如凸起的連接構(gòu)件650彼此電連接。彼此連接的TSV結(jié)構(gòu)622和632連接到連接端子614。在示例性實(shí)施例中，可以省略控制芯片630的TSV單元632。

多個(gè)半導(dǎo)體芯片620和控制芯片630中的至少一個(gè)可以包括根據(jù)示例性實(shí)施例的集成電路裝置。在示例性實(shí)施例中，TSV單元可以包括根據(jù)示例性實(shí)施例的TSV結(jié)構(gòu)。每個(gè)連接構(gòu)件可以包括根據(jù)示例性實(shí)施例的以上參照?qǐng)D1至圖8描述的導(dǎo)電焊盤(pán)。連接構(gòu)件650連接到TSV單元622和632。

多個(gè)半導(dǎo)體芯片620均可以包括系統(tǒng)大規(guī)模集成(LSI)、閃存、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)RAM(SRAM)、電可擦除可編程只讀存儲(chǔ)器(EEPROM)、參數(shù)RAM(PRAM)、磁阻RAM(MRAM)或電阻RAM(RRAM)?？刂菩酒?30可以包括諸如串行器/解串器(SER/DES)的邏輯電路。

圖12是根據(jù)示例性實(shí)施例的半導(dǎo)體封裝件700的剖視圖。

參照?qǐng)D12，半導(dǎo)體封裝件700包括第一芯片710、第二芯片730、底填件740和包封件750。

第一芯片710可以具有根據(jù)示例性實(shí)施例的以上參照?qǐng)D1至圖8描述的集成電路裝置。

第一芯片710包括貫穿半導(dǎo)體結(jié)構(gòu)702的多個(gè)TSV單元712。多個(gè)TSV單元712均可以包括根據(jù)示例性實(shí)施例的以上參照?qǐng)D1至圖8描述的TSV結(jié)構(gòu)。

半導(dǎo)體結(jié)構(gòu)702可以包括在圖1至圖5中示出的半導(dǎo)體結(jié)構(gòu)20或在圖6至圖8中示出的基底120。

在示例性實(shí)施例中，第一芯片710包括圖6的集成電路裝置100A，第一芯片710的器件層714包括在圖6中示出的BEOL結(jié)構(gòu)140。在示例性實(shí)施例中，第一芯片710可以包括圖8的集成電路裝置100C，器件層714可以包括在圖8中示出的FEOL結(jié)構(gòu)130和BEOL結(jié)構(gòu)140的堆疊結(jié)構(gòu)。在示例性實(shí)施例中，第一芯片710可以包括圖7的集成電路裝置100B，可以省略器件層714。

上絕緣層720、連接到多個(gè)TSV單元712的端部的上焊盤(pán)722和連接端子724設(shè)置在第一芯片710的一側(cè)處。此外，電極焊盤(pán)726和連接端子728連接到第一芯片710的另一側(cè)。連接端子724和728可以包括焊球或焊凸起。

上絕緣層720可以包括如參照?qǐng)D1至圖8描述的上絕緣層，上焊盤(pán)722可以包括如參照?qǐng)D1至圖8描述的第二導(dǎo)電層和經(jīng)由第二導(dǎo)電層連接到TSV單元712的導(dǎo)電焊盤(pán)。

第二芯片730包括基底732和形成在基底732上的布線結(jié)構(gòu)734。集成電路層也可以形成在基底732上。第二芯片730不需要包括TSV結(jié)構(gòu)。電極焊盤(pán)736連接到布線結(jié)構(gòu)734。布線結(jié)構(gòu)734可以經(jīng)由電極焊盤(pán)736、連接端子724和上焊盤(pán)722電連接到TSV單元712。

底填件740填充第一芯片710與第二芯片730之間的連接部分。例如，第一芯片710的連接端子724和第二芯片730的電極焊盤(pán)736在連接部分彼此連接。底填件740可以由環(huán)氧樹(shù)脂形成，并可以包括二氧化硅填充物、熔劑等。底填件740可以由與形成包封件750(在底填件740的外側(cè)形成的)的材料相同或不同的材料形成。

底填件740填充第一芯片710與第二芯片730之間的連接部分和第一芯片710的側(cè)表面，使得底填件740可以包封第一芯片710的側(cè)表面。

在圖12中，底填件740具有向下變大的形狀。然而，底填件740的形狀不限于此，并可以形成為各種形狀。例如，底填件740不需要圍繞第一芯片710的側(cè)表面，而是僅形成在第一芯片710與第二芯片730之間的空間中。

包封件750包封第一芯片710和第二芯片730。包封件750可以由例如環(huán)氧樹(shù)脂成型化合物(EMC)的聚合物形成。包封件750包封第二芯片730和底填件740的側(cè)表面。在示例性實(shí)施例中，當(dāng)?shù)滋罴?40僅形成在第一芯片710與第二芯片730之間的空間中時(shí)，包封件750包封第一芯片710的側(cè)表面。

第二芯片730的上表面不需要被包封件750包封，而是可以暴露至外部。

圖13是根據(jù)示例性實(shí)施例的半導(dǎo)體封裝件800的剖視圖。在圖13中，與圖12的附圖標(biāo)記同樣的附圖標(biāo)記表示相同的元件，這里省略其詳細(xì)描述。

參照?qǐng)D13，半導(dǎo)體封裝件800包括半導(dǎo)體芯片810和安裝在半導(dǎo)體芯片810上的圖12的半導(dǎo)體封裝件700。

在上面參照?qǐng)D12詳細(xì)地描述了半導(dǎo)體封裝件700。

半導(dǎo)體芯片810可以具有水平剖面，并且所述水平剖面的面積大于在半導(dǎo)體封裝件700中包括的第一芯片710和第二芯片730的水平剖面的面積。在示例性實(shí)施例中，主芯片810的水平剖面的面積可以基本等于包括包封件750的半導(dǎo)體封裝件700的水平剖面的面積。半導(dǎo)體封裝件700可以經(jīng)由粘合構(gòu)件820安裝在半導(dǎo)體芯片810上。另外，半導(dǎo)體封裝件700的包封件750和底填件740的底表面經(jīng)由粘合構(gòu)件820分別附著到主芯片810的上外部。

半導(dǎo)體芯片810包括體層830、下絕緣層840、鈍化層850、貫穿體層830的多個(gè)TSV單元860、多個(gè)連接端子870、上焊盤(pán)880和上絕緣層885。

多個(gè)TSV單元860均可以包括如參照?qǐng)D1至圖8示出的TSV結(jié)構(gòu)。

集成電路層和多層布線圖案可以被分別包括在體層830和下絕緣層840中。集成電路層和多層布線圖案可以根據(jù)半導(dǎo)體芯片810的種類(lèi)改變。半導(dǎo)體芯片810可以形成例如中央處理單元(CPU)、控制器或?qū)Ｓ眉呻娐?ASIC)的邏輯芯片。

在圖13中，半導(dǎo)體封裝件700堆疊在半導(dǎo)體芯片810上，但半導(dǎo)體封裝件700可以直接安裝在諸如印刷電路板(PCB)或封裝基底的支持基底上。

形成在半導(dǎo)體芯片810下面的多個(gè)連接端子870中的每個(gè)包括焊盤(pán)872和焊球874。形成在半導(dǎo)體芯片810下面的連接端子870可以大于形成在半導(dǎo)體封裝件700中的連接端子728。

圖14是根據(jù)示例性實(shí)施例的半導(dǎo)體封裝件900的剖視圖。在圖14中，半導(dǎo)體封裝件900是層疊封裝件(POP)，在半導(dǎo)體封裝件900中，下半導(dǎo)體封裝件910和上半導(dǎo)體封裝件930是結(jié)合至具有TSV結(jié)構(gòu)的插入件920的倒裝芯片。

參照?qǐng)D14，半導(dǎo)體封裝件900包括下半導(dǎo)體封裝件910、在其中包括多個(gè)TSV單元923的插入件920和上半導(dǎo)體封裝件930。

多個(gè)TSV單元923均可以包括根據(jù)示例性實(shí)施例的以上參照?qǐng)D1至圖8描述的TSV結(jié)構(gòu)。

多個(gè)第一連接端子914附著到下半導(dǎo)體封裝件910中的基底912的下部。多個(gè)第一連接端子914可以被用來(lái)將半導(dǎo)體封裝件900連接到電子設(shè)備的PCB。在示例性實(shí)施例中，多個(gè)第一連接端子914均可以包括焊球或焊區(qū)。

插入件920被用來(lái)形成用于將下半導(dǎo)體封裝件910與上半導(dǎo)體封裝件930以精細(xì)間距彼此連接的豎直連接端子。通過(guò)使用插入件920，可以減少POP集成電路裝置的平面面積。插入件920包括被多個(gè)TSV單元923貫穿的硅層922以及形成在硅層922的底表面和上表面上以重分布多個(gè)TSV單元923的重布層924和926。

在示例性實(shí)施例中，重布層924和926中的至少一個(gè)可以包括如參照?qǐng)D1至圖8描述的第二導(dǎo)電層以及經(jīng)由第二導(dǎo)電層60連接到TSV單元923的導(dǎo)電焊盤(pán)70、70A、70B或70C。

在示例性實(shí)施例中，可以省略重布層924和926中的至少一個(gè)。

用于將多個(gè)TSV單元923連接到下半導(dǎo)體封裝件910的基底912的多個(gè)第二連接端子928形成在插入件920的底表面上。用于將多個(gè)TSV單元923連接到上半導(dǎo)體封裝件930的多個(gè)第三連接端子929形成在插入件920的上表面上。在示例性實(shí)施例中，第二連接端子928和第三連接端子929均可以包括焊球或焊區(qū)。

如果半導(dǎo)體封裝件900是在移動(dòng)電話中使用的半導(dǎo)體裝置，那么下半導(dǎo)體封裝件910可以是諸如處理器的邏輯裝置，上半導(dǎo)體封裝件930可以是存儲(chǔ)裝置。

在示例性實(shí)施例中，上半導(dǎo)體封裝件930可以是在其中堆疊多個(gè)半導(dǎo)體芯片(未示出)的多芯片封裝件，上半導(dǎo)體封裝件930的上部可以被用于保護(hù)半導(dǎo)體芯片的包封件(未示出)包封。

圖15是示出根據(jù)示例性實(shí)施例的集成電路裝置1000的平面圖。

集成電路裝置1000包括模塊基底1010、安裝在模塊基底1010上的緩沖芯片1020和多個(gè)半導(dǎo)體封裝件1030。多個(gè)輸入/輸出端子1050形成在模塊基底1010上。

多個(gè)半導(dǎo)體封裝件1030可以包括根據(jù)示例性實(shí)施例的如參照?qǐng)D1至圖8描述的集成電路裝置。

圖16是示出根據(jù)示例性實(shí)施例的集成電路裝置1100的示圖。

集成電路裝置1100包括控制器1110、輸入/輸出裝置1120、存儲(chǔ)器1130和接口1140。集成電路裝置1100可以是移動(dòng)系統(tǒng)或用于發(fā)送或接收信息的系統(tǒng)。在示例性實(shí)施例中，移動(dòng)系統(tǒng)可以是個(gè)人數(shù)字助理(PDA)、便攜式計(jì)算機(jī)、網(wǎng)絡(luò)平板電腦、無(wú)線電話、移動(dòng)電話、數(shù)字音樂(lè)播放器或存儲(chǔ)卡。

在示例性實(shí)施例中，控制器1110可以是微處理器、數(shù)字信號(hào)處理器或微控制器。

輸入/輸出裝置1120被用來(lái)輸入和輸出集成電路裝置1100的數(shù)據(jù)。集成電路裝置1100可以經(jīng)由輸入/輸出裝置1120連接到例如個(gè)人電腦或網(wǎng)絡(luò)的外部裝置，并可以與外部裝置交換數(shù)據(jù)。在示例性實(shí)施例中，輸入/輸出裝置1120可以是小鍵盤(pán)、鍵盤(pán)或顯示器。

在示例性實(shí)施例中，存儲(chǔ)器1130存儲(chǔ)用于操作控制器1110的代碼和/或數(shù)據(jù)。在示例性實(shí)施例中，存儲(chǔ)器1130存儲(chǔ)被控制器1110處理的數(shù)據(jù)?？刂破?110和存儲(chǔ)器1130中的至少一個(gè)包括如以上參照?qǐng)D1至圖8描述的集成電路裝置。

接口1140可以用作集成電路裝置1100與另一外部裝置之間的數(shù)據(jù)傳輸路徑。控制器1110、輸入/輸出裝置1120、存儲(chǔ)器1130和接口1140可以經(jīng)由總線1150彼此通信。

集成電路裝置1100可以被包括在移動(dòng)電話、MP3播放器、導(dǎo)航系統(tǒng)、便攜式多媒體播放器(PMP)、固態(tài)盤(pán)(SSD)或家用電器中。

雖然已經(jīng)參照本發(fā)明構(gòu)思的示例性實(shí)施例示出并描述了本發(fā)明構(gòu)思，但是對(duì)本領(lǐng)域的普通技術(shù)人員將明顯的是，在不脫離本發(fā)明構(gòu)思的如權(quán)利要求所限定的精神和范圍的情況下，可以在其中做出形式上和細(xì)節(jié)上的各種改變。