本申請(qǐng)主張于2015年5月26日在美國(guó)提交的第62/166,567號(hào)臨時(shí)專(zhuān)利申請(qǐng)和于2015年11月17日在美國(guó)提交的第14/944,054號(hào)專(zhuān)利申請(qǐng)的優(yōu)先權(quán)和權(quán)益，并在此包含了前述專(zhuān)利申請(qǐng)的全部?jī)?nèi)容。

技術(shù)領(lǐng)域

本發(fā)明的實(shí)施例涉及集成電路，特別地，涉及用于集成電路芯片中的銅結(jié)構(gòu)。

背景技術(shù)：

集成電路芯片通常包含輸入/輸出(I/O)焊盤(pán)，與該芯片中的電路單元連接。這些I/O焊盤(pán)可以通過(guò)焊線連接至芯片的封裝引腳。I/O焊盤(pán)也可以連接至芯片中的再布線層。再布線層一般是一金屬層，可以使I/O焊盤(pán)在芯片中的分布位置靈活變化。再布線層一般還連接至焊球/焊料凸起，以允許其所在芯片電氣連接至外部電路，例如集成于另一芯片中的電路。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的一個(gè)實(shí)施例提出了一種包括銅結(jié)構(gòu)的集成電路芯片。該銅結(jié)構(gòu)的表面覆蓋中間金屬覆層。該集成電路芯片包含制作有集成電路的襯底、電氣耦接中至集成電路的金屬焊盤(pán)、電氣耦接至金屬焊盤(pán)的銅結(jié)構(gòu)和形成于銅結(jié)構(gòu)上的焊料凸起。該銅結(jié)構(gòu)可以包括再布線層和位于再布線層上的銅柱。

本發(fā)明的另一實(shí)施例提出了一種制造集成電路芯片的方法，包括：在集成電路芯片的襯底上制作銅種子層，并使該銅種子層與金屬焊盤(pán)耦接，該金屬焊盤(pán)耦接至襯底中的集成電路；在銅種子層上電鍍制作銅以形成第一銅層；在第一銅層上電鍍制作銅以形成第二銅層；在第二銅層上電鍍制作焊料層；在第一銅層、第二銅層和焊料層的表面上化學(xué)鍍錫以形成錫覆層；以及對(duì)錫覆層進(jìn)行熱處理以在第一銅層和第二銅層的上表面形成錫-銅中間金屬覆層。

本發(fā)明的再一實(shí)施例提出了一種集成電路芯片包括：襯底，制作有集成電路；第一銅結(jié)構(gòu)，包括形成于被電氣耦接至所述集成電路的第一金屬焊盤(pán)上的第一銅柱、形成于該第一銅柱上的第一焊料凸起和覆蓋于第一銅結(jié)構(gòu)表面的第一中間金屬覆層；以及第二銅結(jié)構(gòu)，與所述第一銅結(jié)構(gòu)相鄰，該第二銅結(jié)構(gòu)包括被電氣耦接至所述集成電路的第二金屬焊盤(pán)上的第二銅柱、形成于該第二銅柱上的第二焊料凸起和覆蓋于第二銅結(jié)構(gòu)表面的第二中間金屬覆層。

附圖說(shuō)明

下面的附圖有助于更好地理解接下來(lái)對(duì)本發(fā)明實(shí)施例的描述。為簡(jiǎn)明起見(jiàn)，不同附圖中相同或類(lèi)似的組件或結(jié)構(gòu)采用相同的附圖標(biāo)記。

圖1示意出了根據(jù)本發(fā)明一實(shí)施例的集成電路芯片100的局部剖面圖。

圖2至圖12示意出了根據(jù)本發(fā)明一實(shí)施例的制作集成電路芯片100的流程剖面圖。

圖13A和圖13B示意出了圖1所示集成電路芯片的示例性封裝。

圖14示意出了根據(jù)本公開(kāi)一個(gè)實(shí)施例的制造集成電路芯片的方法的流程示意圖。

具體實(shí)施方式

在下面對(duì)本發(fā)明的詳細(xì)描述中，為了更好地理解本發(fā)明的實(shí)施例，描述了大量的電路、元件、方法等的具體細(xì)節(jié)。本領(lǐng)域技術(shù)人員將理解，即使缺少一些細(xì)節(jié)，本發(fā)明同樣可以實(shí)施。為清晰明了地闡述本發(fā)明，一些為本領(lǐng)域技術(shù)人員所熟知的細(xì)節(jié)在此不再贅述。

圖1示意出了根據(jù)本發(fā)明一實(shí)施例的集成電路芯片100的局部剖面圖。集成電路芯片100可以包括制作有集成電路的襯底101。制作于襯底101中的集成電路可以通過(guò)多個(gè)金屬焊盤(pán)103被耦接至集成電路芯片100外部的電路。在一個(gè)實(shí)施例中，金屬焊盤(pán)103(例如鋁焊盤(pán))可以是集成電路芯片100的輸入/輸出(I/O)焊盤(pán)。金屬焊盤(pán)103還可以通過(guò)焊線連接至集成電路芯片100的封裝引腳。在圖1示意的例子中，金屬焊盤(pán)103電連接至再布線層109。

在圖1的示例性實(shí)施例中，集成電路芯片100包含位于襯底101上的再鈍化層104(例如氮化硅)。在一個(gè)實(shí)施例中鈍化層104包括針對(duì)單個(gè)金屬焊盤(pán)103的多個(gè)微型通孔。這些微型通孔用于將金屬焊盤(pán)103暴露以允許再布線層109與金屬焊盤(pán)103電氣耦接耦接。銅柱102位于再布線層109上并且與布線層109電氣耦接。焊球/焊料凸起105(例如錫)位于銅柱102上并且與銅柱102電氣連接。在這一示例中，最終形成錫-銅柱凸點(diǎn)焊接的倒裝晶片。倒裝晶片可以被封裝于封裝平臺(tái)，例如引線框以及封裝基底上，以形成集成電路封裝。通常外部電路，例如集成于另一集成電路芯片中的電路，可以通過(guò)由焊球/焊料凸起105、銅柱102、再布線層109、種子層106和金屬焊盤(pán)103構(gòu)成的結(jié)構(gòu)被電氣耦接至制作于襯底101中的集成電路。

在圖1的示例中，銅結(jié)構(gòu)112包括再布線層109和銅柱102。再布線層109和銅柱102均可以包括銅。銅柱102比再布線層109窄。銅柱102和再布線層109可以采用不同的電鍍工藝步驟形成。在一個(gè)實(shí)施例中銅結(jié)構(gòu)112由中間金屬覆層107覆蓋。中間金屬覆層107覆蓋有助于阻止相鄰銅結(jié)構(gòu)112之間的遷移。在封裝過(guò)程中，集成電路芯片100被塑封在塑封料(圖1中未示出)中，并且塑封料填滿銅結(jié)構(gòu)112之間的空隙。中間金屬覆層107可以阻止相鄰銅結(jié)構(gòu)112之間沿鈍化層104和塑封料交接面(如圖1中示意的交界面108)的銅離子遷移。對(duì)于焊球/焊料凸起105包括錫的情況，中間金屬覆層107可以包括錫-銅(Sn-Cu)金屬覆層，例如Cu3Sn覆層。本領(lǐng)域技術(shù)人員應(yīng)該理解一個(gè)或多個(gè)銅再布線帶(圖1未示出)可以在銅結(jié)構(gòu)112之間延展。在位于金屬焊盤(pán)103下方的銅再布線帶的相應(yīng)部分中可以制作微型通孔。

圖2至圖12示意出了根據(jù)本發(fā)明一實(shí)施例的制作集成電路芯片100的流程剖面圖。圖2至圖12示意出了制作集成電路芯片100的流程中該集成電路芯片100處于晶圓封裝和測(cè)試各階段的剖面示意圖。雖然為了簡(jiǎn)明起見(jiàn)圖2至圖12僅示出了一個(gè)銅結(jié)構(gòu)112，但是應(yīng)該理解集成電路芯片100可以包括多個(gè)銅結(jié)構(gòu)112。同理，雖然圖2至圖12僅示意出了一個(gè)再布線層109、銅柱102、焊球/焊料凸起105，該制作流程可以涉及制作多個(gè)布線層109、銅柱102、焊球/焊料凸起105等等。

首先參考圖2，在襯底101上形成金屬焊盤(pán)103。在一個(gè)實(shí)施例中金屬焊盤(pán)103包括鋁。金屬焊盤(pán)103可以是I/O焊盤(pán)用于電氣連接至制作在襯底101中的集成電路。襯底101中的集成電路可以在集成電路100的晶圓制作階段形成，早于晶圓封裝和測(cè)試階段

圖2的示例中，進(jìn)一步在襯底101上制作鈍化層104。鈍化層104可以包括例如氮化硅-二氧化硅堆疊層，其中二氧化硅層形成于襯底101上，而碳化硅層形成于二氧化硅層上。隨后可以在鈍化層104的對(duì)應(yīng)于每個(gè)金屬焊盤(pán)103的部分中，制作多個(gè)微型通孔201。每個(gè)微型通孔201可以具有例如3μm×3μm或3μm×6μm的尺寸。

下面參考圖3，在襯底101上方形成銅種子層106。銅種子層106可以采用濺射的方式布滿鈍化層104的表面以及由多個(gè)微型通孔201暴露的金屬焊盤(pán)103的表面上。在一個(gè)實(shí)施例中，銅種子層106可以包括鈦-銅(Ti-Cu)堆疊層，其中鈦層形成于金屬焊盤(pán)103和鈍化層104上，而銅層形成于鈦層上。在鈦-銅(Ti-Cu)堆疊層中，鈦層用作保護(hù)層，銅層用作電鍍種子層。

接下來(lái)參考圖4，在銅種子層106上制作電鍍掩膜206。電鍍掩膜206可以包括感光性材料，例如光刻膠。電鍍掩膜206用于界定那些即將用于制作再布線層109的區(qū)域。在圖4的示例中，電鍍掩膜206將銅種子層106上即將用于電鍍形成再布線層109的部分暴露，并將銅種子層106的其余部分掩蓋。

接下來(lái)如圖5示例，以電鍍掩膜206為掩蔽在銅種子層106上電鍍制作銅以形成再布線層109。電鍍掩膜206可以在隨后例如圖6示例的步驟中去除。電鍍掩膜206可以采用例如感光性材料(例如光刻膠)的剝除工藝去除。

接下來(lái)參考圖7示例，在再布線層109和銅種子層106上制作電鍍掩膜210。電鍍掩膜210可以包括感光性材料，例如光刻膠。電鍍掩膜210用于界定那些即將用于制作銅柱102和焊球/焊料凸起105的區(qū)域。在圖7的示例中，電鍍掩膜210將再布線層109上即將用于電鍍形成銅柱102的部分暴露，并將再布線層109的其余部分掩蓋。

接下來(lái)如圖8示例，以電鍍掩膜210為掩蔽在再布線層109上電鍍制作銅以形成銅柱102。之后，如圖9示意，可以采用電鍍掩膜210為掩蔽在每個(gè)銅柱102上電鍍制作錫以形成焊料層205。在其它實(shí)施例中，焊料層205除選擇錫外，還可以選用諸如錫/銀(Sn/Ag)等可焊金屬。

參考圖10示例，隨后可以將電鍍掩膜210采用例如感光性材料(例如光刻膠)的剝除工藝去除。電鍍掩膜210去除后，將整個(gè)銅結(jié)構(gòu)112的表面暴露。每個(gè)銅結(jié)構(gòu)112包括再布線層109和形成于再布線層109上的銅柱102。在之后的工藝步驟中，可以采用一系列例如濕刻蝕步驟將未被再布線層109覆蓋的銅種子層106去除。濕刻蝕步驟可以包括銅刻蝕步驟及隨后的鈦刻蝕步驟，以將用作銅種子層106的鈦-銅堆疊層去除。

參考圖11示意，接下來(lái)電鍍制作錫以在圖10所示結(jié)構(gòu)的所有被暴露出的金屬上表面上形成錫覆層220。該錫覆層220將銅結(jié)構(gòu)112及位于銅結(jié)構(gòu)112上的焊料層205的上表面覆蓋。也就是說(shuō)，在圖11的示例中，錫被電鍍制作于焊料層205、銅柱102、再布線層109和銅種子層106這一整體結(jié)構(gòu)的上表面。在另外的實(shí)施例中，錫覆層220也可以采用化學(xué)鍍的方式形成。與電鍍相比，化學(xué)鍍采用化學(xué)步驟而不再需要導(dǎo)電(例如金屬)種子層也無(wú)需在鍍池中通電。化學(xué)鍍可以使錫覆層220只形成于金屬表面上，而在鈍化層104和其它絕緣層上并不會(huì)被鍍上錫。在一個(gè)示例中，錫覆層220可以采用化學(xué)鍍制作成具有到的厚度。

接下來(lái)參考圖12的示意，將經(jīng)過(guò)圖11步驟之后制作好的結(jié)構(gòu)進(jìn)行熱處理(如加熱)以制作形成中間金屬覆層107和焊球/焊料凸起105。在一個(gè)實(shí)施例中，中間金屬覆層107和焊球/焊料凸起105可以采用回流的工藝步驟制作形成?；亓鞯墓に嚥襟E可以包括將圖11所示的結(jié)構(gòu)置于回流爐或其它熱爐中并使其歷經(jīng)熱能梯度，以使錫覆層220和焊料層205(在這一實(shí)施例中也包含錫)被回流。在回流的工藝步驟中提供的熱能使錫覆層220和焊料層205粘合從而形成焊球/焊料凸起105。

在圖12示意的步驟中，在回流的工藝步驟中提供的熱能還可以使銅結(jié)構(gòu)112的銅(包括銅種子層106、再布線層109和銅柱102的銅)與錫覆層220的錫相互作用，從而形成錫-銅中間金屬覆層107。中間金屬覆層107可以包括例如Cu3Sn覆層。形成中間金屬覆層107的過(guò)程中需要消耗錫覆層220。

回流的工藝步驟還可能包括稀釋?zhuān)鐚?duì)干回流的工藝步驟中所用氣體的稀釋或者對(duì)濕回流的工藝步驟中所用液體的稀釋。此后可以進(jìn)行稀釋清洗的步驟。

接下來(lái)參考圖13A和13B的示意，在之后的封裝步驟中，將集成電路芯片100塑封在塑封230中。塑封230可以包括塑封料或者塑封膠。圖13A示意出了集成電路芯片100采用引線框封裝的實(shí)施例。圖13B示意出了集成電路芯片100采用引腳封裝的實(shí)施例。對(duì)于示出了兩種實(shí)施例，集成電路芯片100都可以通過(guò)焊球/焊料凸起105和銅柱102被電氣耦接到引線框。外部電路可以通過(guò)引線框與集成電路芯片100電氣耦接。

圖14示意出了根據(jù)本公開(kāi)一個(gè)實(shí)施例的制造集成電路芯片的方法的流程示意圖。圖14示意的方法可以在芯片的圓片倒裝和凸點(diǎn)焊接階段實(shí)施。圖14示意的方法示例性地示出了采用錫-銅柱狀焊料凸起焊接的倒裝晶片的制造流程，并且接下來(lái)以本公開(kāi)前述圖1-12的實(shí)施例為背景對(duì)其進(jìn)行說(shuō)明。本領(lǐng)域的技術(shù)人員應(yīng)該理解，圖14示意的方法也可以用于通用的集成電路芯片的制造過(guò)程中。

根據(jù)圖14的示例性實(shí)施例，可以在集成電路芯片的襯底上制作銅種子層(步驟301)。襯底101中可以包括在步驟301之前已經(jīng)制作好的集成電路，例如DC-DC轉(zhuǎn)換器電路、微控制器電路等等。在一個(gè)實(shí)施例中，銅種子層可以制作在襯底上的鈍化層和金屬焊盤(pán)的裸露表面上。銅種子層106可以包括鈦-銅(Ti-Cu)堆疊層。針對(duì)每個(gè)金屬焊盤(pán)，可以在鈍化層中制作多個(gè)微型通孔以將金屬焊盤(pán)暴露。在一個(gè)實(shí)施例中，鈍化層可以包括氮化硅，金屬焊盤(pán)可以包括鋁。金屬焊盤(pán)可以包括輸入/輸出(I/O)焊盤(pán)或接合焊盤(pán)，與襯底中的集成電路耦接。

隨后，可以在銅種子層上電鍍制作銅以形成與金屬焊盤(pán)電氣耦接的再布線層(或者其它金屬層)(步驟302)。接下來(lái)，可以在該再布線層上電鍍制作銅以形成銅柱(步驟303)。再布線層和銅柱可以采用不同的電鍍工藝步驟并以不同的電鍍掩膜為掩蔽制作形成。再布線層和銅柱構(gòu)成銅結(jié)構(gòu)。之后，可以在銅柱上電鍍焊料以形成焊料層(步驟304)。在一個(gè)實(shí)施例中，焊料包括錫，可以采用電鍍銅柱時(shí)所使用的電鍍掩膜為掩蔽電鍍制作于銅柱上。在之后的工藝步驟中，可以采用例如刻蝕步驟將未被再布線層覆蓋的那部分銅種子層去除(步驟305)。銅種子層經(jīng)過(guò)刻蝕步驟后將露出相鄰銅結(jié)構(gòu)之間的鈍化層。

在一個(gè)實(shí)施例中，接下來(lái)在所有被暴露出的金屬上表面上鍍錫以形成錫覆層(步驟306)。錫覆層可以通過(guò)在焊料層、銅柱、再布線層和剩余的銅種子層的上表面進(jìn)行化學(xué)鍍錫而形成?；瘜W(xué)鍍錫可以使錫覆層只形成于金屬表面上，而在鈍化層和其它絕緣層上并不會(huì)被鍍上錫。

接下來(lái)，可以對(duì)錫覆層進(jìn)行熱處理(如加熱)以在銅種子層、再布線層和銅柱的上表面形成中間金屬覆層(步驟307)。錫覆層可以在回流的工藝步驟中被加熱從而使錫與銅相互作用而形成錫-銅中間金屬覆層，可以包括例如Cu3Sn覆層。在回流的工藝步驟中提供的熱能還可以使錫覆層和焊料層粘合從而形成焊料凸起。若有多余的錫，可以采用錫剝除除步驟將其從中間金屬覆層的表面或其它表面去除(步驟308)。

本公開(kāi)提供包括中間金屬覆層的銅結(jié)構(gòu)及相關(guān)的制造集成電路芯片的方法，雖然詳細(xì)介紹了本發(fā)明的一些實(shí)施例，然而應(yīng)該理解，這些實(shí)施例僅用于示例性的說(shuō)明，并不用于限定本發(fā)明的范圍。其它可行的選擇性實(shí)施例可以通過(guò)閱讀本公開(kāi)被本技術(shù)領(lǐng)域的普通技術(shù)人員所了解。