本發(fā)明涉及一種EOS保護(hù)，尤其涉及一種用于集成電路的EOS保護(hù)。

背景技術(shù)：

設(shè)計(jì)帶有保護(hù)電路的半導(dǎo)體器件或半導(dǎo)體集成電路，可以避免經(jīng)常發(fā)生在集成電路的輸入/輸出引腳或電源引腳處不必要的過(guò)電壓或過(guò)電流狀況，對(duì)集成電路造成永久的傷害。半導(dǎo)體器件經(jīng)歷的過(guò)電壓或過(guò)電流狀況包括電過(guò)載(EOS)或靜電放電(ESD)事件。

電過(guò)載是指當(dāng)半導(dǎo)體器件在其數(shù)據(jù)手冊(cè)中標(biāo)明的絕對(duì)最大額定電功率以上工作時(shí)的狀態(tài)。當(dāng)半導(dǎo)體器件的電流或電壓超過(guò)器件的規(guī)定極限時(shí)，熱致?lián)p傷可能對(duì)器件造成永久的傷害。當(dāng)半導(dǎo)體器件工作很長(zhǎng)時(shí)間，例如從幾毫秒到幾秒時(shí)，會(huì)發(fā)生EOS狀況。通常來(lái)說(shuō)，EOS狀況與在很長(zhǎng)的時(shí)間段(例如大于1ms)發(fā)生的適度高壓(例如低于100V)和大峰值電流(例如高于10A)有關(guān)。

靜電放電(ESD)是相關(guān)電壓過(guò)載狀況，可以發(fā)生在半導(dǎo)體器件空閑或工作時(shí)。在半導(dǎo)體器件的輸入/輸出引腳或電源引腳處，來(lái)自另一個(gè)本體的靜電放電，可能對(duì)器件造成永久的傷害。ESD狀況通常持續(xù)時(shí)間很短，例如小于1毫秒，其持續(xù)時(shí)間在納秒范圍。通常來(lái)說(shuō)，ESD狀況與在極其短的時(shí)間內(nèi)(例如小于1μs)極其高的電壓(例如高于500V)和適度峰值電流(例如1A至10A)有關(guān)。

因此，需要設(shè)計(jì)帶有保護(hù)電路的集成電路，以避免發(fā)生在輸入/輸出/電源引腳處的EOS和ESD狀況傷及內(nèi)部電路，造成永久的傷害。

確切地說(shuō)，當(dāng)人工/機(jī)器處理或集成電路焊接在電路板上時(shí)，會(huì)造成引腳至引腳短路，集成電路引腳必須避免這種引腳至引腳短路引起的EOS狀況。由于在制備和后續(xù)的溫度循環(huán)時(shí)，焊料漏電，可能發(fā)生集成電路上的引腳至引腳短路。例如，在直流-直流轉(zhuǎn)換集成電路中，高壓電源引腳可能短接至鄰近的低壓引腳，導(dǎo)致?lián)p害直流-直流轉(zhuǎn)換器的輸入-輸出電路的EOS狀況，因此需要EOS保護(hù)，包括在I/O引腳處可以提供ESD保護(hù)電路。由于ESD狀況持續(xù)時(shí)間短，因此常常不會(huì)設(shè)計(jì)ESD保護(hù)電路，處理EOS狀況下延長(zhǎng)的高電流漂移。EOS狀況的大電流和長(zhǎng)時(shí)間，經(jīng)常導(dǎo)致集成電路過(guò)熱，造成集成電路的成型復(fù)合物著火或冒煙。在直流-直流轉(zhuǎn)換器中電源引腳短路的情況下，EOS狀況會(huì)損壞低壓I/O引腳，而不是高壓電源引腳，其原因在于高壓電源引腳設(shè)計(jì)帶有高壓保護(hù)電路。

避免EOS狀況的傳統(tǒng)技術(shù)包括使用保險(xiǎn)絲與要保護(hù)的引腳串聯(lián)。在EOS狀況時(shí)，保險(xiǎn)絲打開，從而終止EOS狀況，避免發(fā)生起火或冒煙。然而，保險(xiǎn)絲不能與攜帶大電流的輸入-輸出引腳串聯(lián)，這是因?yàn)榧词箾](méi)有發(fā)生EOS狀況，輸入-輸出引腳處正常的大電流水平也可能造成保險(xiǎn)絲打開。另外，保險(xiǎn)絲應(yīng)能承受ESD脈沖，而不會(huì)被ESD脈沖打開，使得ESD保護(hù)電路可以對(duì)電路起保護(hù)作用。EOS保護(hù)的其他傳統(tǒng)技術(shù)包括對(duì)低壓電源引腳使用高壓保護(hù)電路。然而，高壓保護(hù)電路的尺寸較大，當(dāng)?shù)蛪弘娫匆_使用高壓保護(hù)電路時(shí)，會(huì)增大集成電路的尺寸。

圖1A表示在一些示例中，用于半導(dǎo)體集成電路輸入-輸出(I/O)引腳的EOS/ESD保護(hù)電路。集成電路(Internal Circuit)的I/O引腳連接到集成電路半導(dǎo)體襯底上的I/O墊(Pad)1。I/O墊1可以以保險(xiǎn)絲(Fuse)6與I/O墊串聯(lián)的形式，連接到EOS保護(hù)電路(ESO protection circuit)。由pn結(jié)二極管D1和D2構(gòu)成的ESD保護(hù)電路(ESD protection circuit)，制備在保險(xiǎn)絲6的另一端。確切地說(shuō)，保險(xiǎn)絲6連接到二極管D1和D2的公共節(jié)點(diǎn)5上，公共節(jié)點(diǎn)5串聯(lián)在正電源電壓Vdd(節(jié)點(diǎn)2)和接地端(節(jié)點(diǎn)4)之間。Pn結(jié)二極管D1和D2用于將公共節(jié)點(diǎn)5處檢測(cè)到的ESD尖峰分流至電源電壓Vdd或接地端。在某些情況下，電源電壓鉗位電路(supply voltage clamp circuit)也可用于保護(hù)電源電壓引腳。在本例中，穩(wěn)壓二極管D3在反向偏置結(jié)構(gòu)下，耦合在電源電壓Vdd和接地端之間，以保護(hù)電源電壓Vdd超過(guò)指定電壓值。這樣一來(lái)，保險(xiǎn)絲6就可以避免EOS狀況。然而，由于I/O引腳正常的大工作電流在沒(méi)有發(fā)生EOS狀況時(shí)也可能打開保險(xiǎn)絲6，因此使用了保險(xiǎn)絲的EOS保護(hù)電路不能用于大電流I/O引腳。

圖1B表示在一些示例中，半導(dǎo)體集成電路輸入-輸出(I/O)引腳的EOS/ESD保護(hù)電路。在圖1B所示的示例中，限流電阻器(current limiting resistor)8用作EOS保護(hù)電路，與I/O墊1串聯(lián)。因此，EOS保護(hù)電路可以與大電流I/O引腳一起使用。然而，限流電阻器尺寸很大，會(huì)消耗很大的硅空間。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供了一種保險(xiǎn)絲結(jié)構(gòu)，形成在半導(dǎo)體器件中，與半導(dǎo)體器件的輸入-輸出墊串聯(lián)，利用含有N個(gè)金屬層的制備工藝制備半導(dǎo)體器件，最下面的金屬層為第一個(gè)金屬層，最上面的金屬層為第N個(gè)金屬層，該保險(xiǎn)絲結(jié)構(gòu)包括：

一個(gè)薄膜電阻組件，形成在一半導(dǎo)體本體上，并與本體絕緣，薄膜電阻組件具有第一端和第二端，第二端電連接到半導(dǎo)體器件的電路上；

使用第一個(gè)金屬層到第(N-2)個(gè)金屬層中的一個(gè)或多個(gè)金屬層制備的一個(gè)或多個(gè)金屬墊，形成在第一金屬層中的第一個(gè)金屬墊通過(guò)接頭連接到薄膜電阻組件的第一端，每個(gè)金屬墊都利用通孔連接到一個(gè)鄰近的金屬墊，通孔和所述一個(gè)或多個(gè)金屬墊在垂直方向上堆棧在接頭以及薄膜電阻組件第一端的上方，用于制備所述一個(gè)或多個(gè)金屬墊的材料的熔點(diǎn)遠(yuǎn)低于薄膜電阻組件的熔點(diǎn)；

一個(gè)金屬保險(xiǎn)絲組件，其第一端通過(guò)通孔，連接到輸入-輸出墊，第二端通過(guò)通孔，連接到形成在第(N-2)個(gè)金屬層中的金屬墊，利用最上面的金屬層制備輸入-輸出墊，利用第(N-1)個(gè)金屬層制備金屬保險(xiǎn)絲組件；

其中，通孔、所述一個(gè)或多個(gè)金屬墊以及接頭構(gòu)成保險(xiǎn)絲結(jié)構(gòu)的熔斷器，保險(xiǎn)絲結(jié)構(gòu)通過(guò)在發(fā)生電過(guò)載情況時(shí)斷開熔斷器，來(lái)保護(hù)半導(dǎo)體器件的輸入-輸出墊不受電過(guò)載影響。

優(yōu)選的，如上述的保險(xiǎn)絲結(jié)構(gòu)，發(fā)生電過(guò)載情況時(shí)，薄膜電阻組件上的電壓降使薄膜電阻組件升溫，薄膜電阻組件產(chǎn)生的熱量使通孔以及所述一個(gè)或多個(gè)金屬墊也升溫，導(dǎo)致至少一個(gè)金屬墊因熱融化，從而斷開熔斷器。

優(yōu)選的，如上述的保險(xiǎn)絲結(jié)構(gòu)，由于薄膜電阻組件產(chǎn)生的熱，金屬保險(xiǎn)絲組件也會(huì)升溫，導(dǎo)致在電過(guò)載情況時(shí)金屬保險(xiǎn)絲組件融化。

優(yōu)選的，如上述的保險(xiǎn)絲結(jié)構(gòu)，制備薄膜電阻組件的材料，其熔點(diǎn)遠(yuǎn)高于用于制備熔斷器的所述一個(gè)或多個(gè)金屬墊材料的熔點(diǎn)。

優(yōu)選的，如上述的保險(xiǎn)絲結(jié)構(gòu)，制備接頭和通孔的材料，其熔點(diǎn)遠(yuǎn)高于用于制備熔斷器的所述一個(gè)或多個(gè)金屬墊材料的熔點(diǎn)。

優(yōu)選的，如上述的保險(xiǎn)絲結(jié)構(gòu)，薄膜電阻組件由多晶硅電阻組件構(gòu)成，所述一個(gè)或多個(gè)金屬墊由鋁金屬墊構(gòu)成，通孔由鎢通孔構(gòu)成。

優(yōu)選的，如上述的保險(xiǎn)絲結(jié)構(gòu)，半導(dǎo)體器件包括三個(gè)金屬層、利用最上面的或第三個(gè)金屬層制成輸入-輸出墊、利用第二個(gè)金屬層制成金屬保險(xiǎn)絲組件、以及由形成在最下面或第一個(gè)金屬層中的金屬墊構(gòu)成所述一個(gè)或多個(gè)金屬墊。

優(yōu)選的，如上述的保險(xiǎn)絲結(jié)構(gòu)，薄膜電阻組件、所述一個(gè)或多個(gè)金屬墊以及金屬保險(xiǎn)絲組件構(gòu)成一個(gè)單獨(dú)的保險(xiǎn)絲通路，該保險(xiǎn)絲結(jié)構(gòu)還包括多個(gè)并聯(lián)的保險(xiǎn)絲通路，每個(gè)保險(xiǎn)絲通路都含有薄膜電阻組件、所述一個(gè)或多個(gè)金屬墊以及金屬保險(xiǎn)絲組件。

優(yōu)選的，如上述的保險(xiǎn)絲結(jié)構(gòu)，薄膜電阻組件的第二端電連接到半導(dǎo)體器件的靜電放電電路。

優(yōu)選的，如上述的保險(xiǎn)絲結(jié)構(gòu)，金屬保險(xiǎn)絲組件包括第(N-1)個(gè)金屬層的延長(zhǎng)段。

優(yōu)選的，如上述的保險(xiǎn)絲結(jié)構(gòu)，半導(dǎo)體本體包括一個(gè)半導(dǎo)體襯底，以及一個(gè)在半導(dǎo)體襯底上方的絕緣層。

本發(fā)明還提供了一個(gè)保護(hù)電路，形成在半導(dǎo)體器件中，并且連接到半導(dǎo)體器件的輸入-輸出墊，該保護(hù)電路包括：

一個(gè)靜電放電(ESD)保護(hù)電路，形成在半導(dǎo)體本體中，并連接在輸入-輸出墊和一接地節(jié)點(diǎn)之間，配置ESD保護(hù)電路，使與ESD狀況有關(guān)的電流旁路至接地節(jié)點(diǎn)；

一個(gè)限流電阻器，串聯(lián)在半導(dǎo)體器件的輸入-輸出墊和一內(nèi)部電路節(jié)點(diǎn)之間，限流電阻器被與ESD保護(hù)電路集成在一起，并作為ESD保護(hù)電路的一部分。

優(yōu)選的，如上述的保護(hù)電路，ESD保護(hù)電路包括一個(gè)NPN雙極晶體管，NPN雙極晶體管具有一集電極形成在一N-阱中，一基極形成在形成于N-阱中的一P-阱中，以及一發(fā)射極作為一第一重?fù)诫sN-型區(qū)形成在P-阱中，集電極電連接到輸入-輸出墊，基極和發(fā)射極一起電連接到接地節(jié)點(diǎn)；其中限流電阻器形成在N-阱中，N-阱的第一端連接到輸入-輸出墊，N-阱的第二端連接到內(nèi)部電路節(jié)點(diǎn)，位于第一端和第二端之間的N-阱構(gòu)成限流電阻器。

優(yōu)選的，如上述的保護(hù)電路，限流電阻器包括一個(gè)第二重?fù)诫sN-型區(qū)，形成在N-阱的第一端，并且連接到輸入-輸出墊，以及一個(gè)第三重?fù)诫sN-型區(qū)形成在N-阱的第二端，并連接到內(nèi)部電路節(jié)點(diǎn)，N-阱的第一端和第二端相互分隔開。

優(yōu)選的，如上述的保護(hù)電路，ESD保護(hù)電路包括一個(gè)可控硅整流器(SCR)，具有一個(gè)陽(yáng)極形成在一第一重?fù)诫sN-型區(qū)中和形成于一N-阱中的一第一重?fù)诫sP-型區(qū)中，一個(gè)柵極形成在形成于N-阱中的一P-阱中，以及一個(gè)陰極作為一第二重?fù)诫sN-型區(qū)形成在P-阱中，陽(yáng)極電連接到輸入-輸出墊，柵極和陰極一起電連接到接地節(jié)點(diǎn)；其中限流電阻器形成在N-阱中，N-阱的第一端連接到輸入-輸出墊，N-阱的第二端連接到內(nèi)部電路節(jié)點(diǎn)，位于第一端和第二端之間的N-阱構(gòu)成限流電阻器。

優(yōu)選的，如上述的保護(hù)電路，限流電阻器包括第一重?fù)诫sN-型區(qū)，形成在N-阱的第一端，并且連接到輸入-輸出墊，以及一個(gè)第三重?fù)诫sN-型區(qū)，形成在N-阱的第二端，并且連接到內(nèi)部電路節(jié)點(diǎn)，N-阱的第一端和第二端相互分隔開。

優(yōu)選的，如上述的保護(hù)電路，還包括一個(gè)保險(xiǎn)絲結(jié)構(gòu)，串聯(lián)在輸入-輸出墊和ESD保護(hù)電路之間，保險(xiǎn)絲結(jié)構(gòu)包括一個(gè)配置成金屬墊的熔斷器，金屬墊在垂直方向上堆棧在接頭和通孔之間，熔斷器連接到一個(gè)連接至輸入-輸出墊的金屬保險(xiǎn)絲組件。

優(yōu)選的，如上述的保護(hù)電路，還包括一個(gè)保險(xiǎn)絲結(jié)構(gòu)，串聯(lián)在輸入-輸出墊和ESD保護(hù)電路之間，保險(xiǎn)絲結(jié)構(gòu)包括一個(gè)配置成金屬墊的熔斷器，金屬墊在垂直方向上堆棧在接頭和通孔之間，熔斷器連接到一個(gè)連接至輸入-輸出墊的金屬保險(xiǎn)絲組件。

優(yōu)選的，如上述的保護(hù)電路，還包括一個(gè)保險(xiǎn)絲結(jié)構(gòu)，串聯(lián)在輸入-輸出墊和ESD保護(hù)電路之間，保險(xiǎn)絲結(jié)構(gòu)包括一個(gè)配置成金屬墊的熔斷器，金屬墊在垂直方向上堆棧在接頭和通孔之間，接頭連接到第一重?fù)诫sN-型區(qū)，熔斷器連接到一個(gè)連接至輸入-輸出墊的金屬保險(xiǎn)絲組件。

附圖說(shuō)明

以下的詳細(xì)說(shuō)明及附圖提出了本發(fā)明的各個(gè)實(shí)施例。

圖1A表示在某些示例中，用于半導(dǎo)體集成電路輸入-輸出(I/O)引腳的EOS/ESD保護(hù)電路；

圖1B表示在某些示例中，用于半導(dǎo)體集成電路輸入-輸出(I/O)引腳的EOS/ESD保護(hù)電路；

圖2表示在本發(fā)明的實(shí)施例中，引入保險(xiǎn)絲結(jié)構(gòu)的EOS保護(hù)電路的電路圖；

圖3表示在本發(fā)明的實(shí)施例中，引入集成的限流電阻器的集成EOS/ESD保護(hù)電路的電路圖；

圖4表示在本發(fā)明的可選實(shí)施例中，引入集成的限流電阻器的集成EOS/ESD保護(hù)電路的電路圖；

圖5表示在本發(fā)明的可選實(shí)施例中，引入集成的限流電阻器和保險(xiǎn)絲結(jié)構(gòu)的集成EOS/ESD保護(hù)電路的電路圖；

圖6表示在本發(fā)明的實(shí)施例中，半導(dǎo)體器件中保險(xiǎn)絲結(jié)構(gòu)的俯視圖；

圖7表示在本發(fā)明的實(shí)施例中，圖6所示的保險(xiǎn)絲結(jié)構(gòu)沿線A-A’的平面圖；

圖8表示在本發(fā)明的實(shí)施例中，在半導(dǎo)體器件中引入集成的限流電阻器，集成EOS/ESD保護(hù)電路的剖面圖；

圖9表示在本發(fā)明的可選實(shí)施例中，在半導(dǎo)體器件中引入集成的限流電阻器，集成EOS/ESD保護(hù)電路的剖面圖；

圖10表示在本發(fā)明的實(shí)施例中，在半導(dǎo)體器件中引入堆棧的通孔保險(xiǎn)絲結(jié)構(gòu)，集成EOS/ESD保護(hù)電路的剖面圖；

圖11表示在本發(fā)明的可選實(shí)施例中，在半導(dǎo)體器件中引入堆棧的通孔保險(xiǎn)絲結(jié)構(gòu)，集成EOS/ESD保護(hù)電路的剖面圖；

其中，1為I/O墊(Pad)，2為節(jié)點(diǎn)(Vdd)，3為金屬，4為節(jié)點(diǎn)(接地)，5為公共節(jié)點(diǎn)，6為保險(xiǎn)絲，8為限流電阻器，12為內(nèi)部電路節(jié)點(diǎn)，20為ESD保護(hù)電路，50為保險(xiǎn)絲，51為鈍化層，52為I/O墊，54為通孔(Via2)，56為金屬保險(xiǎn)絲組件，56a為金屬保險(xiǎn)絲組件56的近端，56b為金屬保險(xiǎn)絲組件56的遠(yuǎn)程，58為通孔(Via1)，60為金屬墊，62、63為接頭，64為多晶硅電阻組件，64a為多晶硅電阻組件64的近端，64b為多晶硅電阻組件64的遠(yuǎn)程，65為金屬1層(M1)，66為電介質(zhì)層，68為半導(dǎo)體本體，80為保險(xiǎn)絲結(jié)構(gòu)，100為集成EOS/ESD保護(hù)電路，102為P-型半導(dǎo)體襯底，104為P-型外延層，106為N-阱，108為P-阱，110a為N-阱106一端I/O墊的N+區(qū)，110b為重?fù)诫sN+區(qū)，110c為N-阱106另一端內(nèi)部電路的N+區(qū)，112為P+區(qū)，112a為N-阱(N-Well)106一端的P+區(qū)，112b為形成在P-阱108中的P+區(qū)，114a為I/O墊，114b為金屬墊，114c為金屬墊，150為集成EOS/ESD保護(hù)電路，180為保護(hù)電路，200為集成EOS/ESD保護(hù)電路，250為集成EOS/ESD保護(hù)電路；D1、D2為pn結(jié)二極管，D3為穩(wěn)壓二極管，D4為二極管，R1為限流電阻器，R10為限流電阻器，Q2為NPN雙極晶體管，M1為第一金屬層，M2為第二金屬層，M3為第三金屬層。

具體實(shí)施方式

本發(fā)明可以以各種方式實(shí)現(xiàn)，包括作為一個(gè)工藝；一種裝置；一個(gè)系統(tǒng)；和/或一種物質(zhì)合成物。在本說(shuō)明書中，這些實(shí)現(xiàn)方式或本發(fā)明可能采用的任意一種其他方式，都可以稱為技術(shù)。一般來(lái)說(shuō)，可以在本發(fā)明的范圍內(nèi)變換所述工藝步驟的順序。

本發(fā)明的一個(gè)或多個(gè)實(shí)施例的詳細(xì)說(shuō)明以及附圖解釋了本發(fā)明的原理。雖然，本發(fā)明與這些實(shí)施例一起提出，但是本發(fā)明的范圍并不局限于任何實(shí)施例。本發(fā)明的范圍僅由權(quán)利要求書限定，本發(fā)明包含多種可選方案、修正以及等效方案。在以下說(shuō)明中，所提出的各種具體細(xì)節(jié)用于全面理解本發(fā)明。這些細(xì)節(jié)用于解釋說(shuō)明，無(wú)需這些詳細(xì)細(xì)節(jié)中的部分細(xì)節(jié)或全部細(xì)節(jié)，依據(jù)權(quán)利要求書，就可以實(shí)現(xiàn)本發(fā)明。為了條理清晰，本發(fā)明對(duì)相關(guān)技術(shù)領(lǐng)域中眾所周知的技術(shù)材料并沒(méi)有詳細(xì)說(shuō)明，以免對(duì)本發(fā)明產(chǎn)生不必要的混淆。

在本發(fā)明的實(shí)施例中，半導(dǎo)體器件中的保險(xiǎn)絲結(jié)構(gòu)使用一個(gè)金屬保險(xiǎn)絲組件，連接到堆棧通孔熔斷器，堆棧通孔熔斷器連接到薄膜電阻組件。薄膜電阻組件用作加熱組件。堆棧通孔熔斷器位于薄膜電阻組件周圍，便于加熱組件的熱轉(zhuǎn)移到金屬保險(xiǎn)絲組件，從而有助于熔斷器中的金屬熔斷，斷開保險(xiǎn)絲電路。這樣一來(lái)，本發(fā)明所述的保險(xiǎn)絲結(jié)構(gòu)就可以用作有效的EOS保護(hù)電路，用于半導(dǎo)體集成電路的輸入-輸出墊。在高壓引腳或低壓引腳的I/O墊處，可以引入保險(xiǎn)絲結(jié)構(gòu)，并且保險(xiǎn)絲結(jié)構(gòu)可以連接到高壓ESD保護(hù)電路或低壓ESD保護(hù)電路上。在一些應(yīng)用中，引入本發(fā)明所述的保險(xiǎn)絲結(jié)構(gòu)的EOS保護(hù)電路，適用于半導(dǎo)體集成電路的低電流I/O引腳。引入保險(xiǎn)絲結(jié)構(gòu)的EOS保護(hù)電路，對(duì)防止由于高壓電源引腳和低壓引腳之間的引腳至引腳短路引起的電過(guò)載造成的直流-直流轉(zhuǎn)換器集成電路中過(guò)熱或起火十分有用。

在本發(fā)明的可選實(shí)施例中，集成EOS/ESD保護(hù)電路包括一個(gè)限流電阻器，與ESD保護(hù)電路集成在一起。在這種情況下，無(wú)需消耗很大的硅空間，就可能制成用于大電流I/O引腳的EOS保護(hù)。在某些實(shí)施例中，本發(fā)明所述的集成EOS/ESD保護(hù)電路配有高壓ESD電路，適用于為大電流-低電壓I/O或電源引腳，提供EOS和ESD保護(hù)。

在其他實(shí)施例中，集成的EOS/ESD保護(hù)電路配有堆棧通孔保險(xiǎn)絲結(jié)構(gòu)，與ESD保護(hù)電路串聯(lián)，限流電阻器與ESD保護(hù)電路集成在一起，并與內(nèi)部電路串聯(lián)。無(wú)需通過(guò)故障觸發(fā)保險(xiǎn)絲結(jié)構(gòu)，就可以實(shí)現(xiàn)有效的EOS和ESD保護(hù)。

在本說(shuō)明中，所述的半導(dǎo)體器件或集成電路具有信號(hào)引腳和電源引腳。信號(hào)引腳是指接收或提供信號(hào)或偏置電平的輸入-輸出(I/O)引腳。電源引腳是指接收集成電路電源電壓的引腳。為了簡(jiǎn)便，在本說(shuō)明中，“I/O引腳”一詞將用于指代集成電路的信號(hào)引腳以及電源引腳。本發(fā)明所述的EOS以及EOS/ESD保護(hù)電路可用于I/O引腳，I/O引腳可以是提供保護(hù)避免EOS和ESD狀況的集成電路的信號(hào)引腳或電源引腳。I/O引腳連接到形成在半導(dǎo)體器件的半導(dǎo)體襯底上的各自的金屬墊上，I/O墊連接到集成電路的內(nèi)部電路。在本說(shuō)明中，“I/O”墊一詞將用于指代連接到信號(hào)引腳或電源引腳的金屬墊。

圖2表示在本發(fā)明的實(shí)施例中，引入保險(xiǎn)絲結(jié)構(gòu)的EOS保護(hù)電路的電路圖。參見圖2，I/O墊1配有避免EOS和ESD狀況的保護(hù)電路。尤其是以保險(xiǎn)絲50形式的EOS保護(hù)電路，串聯(lián)到I/O墊1上，并且還串聯(lián)到ESD保護(hù)電路20上。在本說(shuō)明中，ESD保護(hù)電路20作為pn結(jié)二極管D2。另外，在本說(shuō)明中，ESD保護(hù)電路20只提供低端保護(hù)，也就是說(shuō)，用于ESD放電到接地端節(jié)點(diǎn)。在其他實(shí)施例中，ESD保護(hù)電路20可以配有高端和低端保護(hù)，也就是用于ESD放電到接地端和正電源。圖2僅用于解釋說(shuō)明，不用于局限。

在圖2所示的示例中，I/O墊1具有單獨(dú)的信號(hào)通路，用于連接EOS/ESD保護(hù)電路以及內(nèi)部電路。對(duì)于內(nèi)部電路的信號(hào)通路來(lái)說(shuō)，I/O墊與限流電阻器R1串聯(lián)。內(nèi)部電路節(jié)點(diǎn)12還被反向偏置在內(nèi)部電路節(jié)點(diǎn)12和接地節(jié)點(diǎn)4之間的二極管D4配置的電壓嵌制保護(hù)。

使用保險(xiǎn)絲50的EOS保護(hù)電路，有益于半導(dǎo)體集成電路的低電流器件引腳(for low current PIN)。在本發(fā)明的實(shí)施例中，利用本發(fā)明所述的保險(xiǎn)絲結(jié)構(gòu)，配置保險(xiǎn)絲50，包括金屬和多晶硅保險(xiǎn)絲組件，連接到堆棧通孔，作為熔斷器。本發(fā)明所述的保險(xiǎn)絲結(jié)構(gòu)通過(guò)在發(fā)生EOS狀況時(shí)斷開，防止集成電路過(guò)熱，實(shí)現(xiàn)了有效的EOS保護(hù)。同時(shí)，在不發(fā)生EOS狀況時(shí)，本發(fā)明所述的保險(xiǎn)絲結(jié)構(gòu)可以承受ESD狀況下的ESD電流，使ESD保護(hù)電路旁路ESD電流。在這種情況下，保險(xiǎn)絲結(jié)構(gòu)不會(huì)妨礙ESD保護(hù)電路防止ESD狀況的正常工作。

圖3表示在本發(fā)明的實(shí)施例中，引入集成限流電阻器的集成EOS/ESD保護(hù)電路的電路圖。參見圖3，I/O墊配有保護(hù)電路，防止EOS和ESD狀況。尤其是，集成EOS/ESD保護(hù)電路(Integrated EOS/ESD Protection circuit)100包括在I/O墊1和接地節(jié)點(diǎn)4之間的ESD保護(hù)電路20。在本說(shuō)明中，ESD保護(hù)電路20只能提供低端保護(hù)，也就是說(shuō)，用于ESD放電到接地端節(jié)點(diǎn)。在其他實(shí)施例中，ESD保護(hù)電路20可以配有高端和低端保護(hù)，也就是用于ESD放電到接地端和正電源。圖3僅用于解釋說(shuō)明，不用于局限。

集成EOS/ESD保護(hù)電路100還包括一個(gè)限流電阻器(integrated current limiting resistor)R10，在I/O墊1到內(nèi)部電路節(jié)點(diǎn)(internal circuit)12的信號(hào)通路中。在本發(fā)明的實(shí)施例中，限流電阻器R10用作ESD保護(hù)電路20的集成組件。在這種情況下，無(wú)需占用很大的硅空間，就能實(shí)現(xiàn)限流電阻器。

含有集成限流電阻器R10的集成EOS/ESD保護(hù)電路100，適用于半導(dǎo)體集成電路的大電流器件引腳。另外，含有集成限流電阻器R10的集成EOS/ESD保護(hù)電路100，適用于直流-直流轉(zhuǎn)換器集成電路，為低壓電源墊提供保護(hù)。當(dāng)高壓電源墊和低壓電源墊之間發(fā)生引腳至引腳短路情況時(shí)，低壓電源墊會(huì)經(jīng)歷嚴(yán)重的過(guò)熱。在某些實(shí)施例中，耦合到低壓電源墊上的集成EOS/ESD保護(hù)電路100配有高壓ESD保護(hù)電路，如圖4所示。

圖4表示在本發(fā)明的可選實(shí)施例中，引入集成限流電阻器的集成EOS/ESD保護(hù)電路的電路圖。參見圖4，用于大電流-低壓引腳(for high current-low voltage Pin)(例如低壓電源引腳)的集成EOS/ESD保護(hù)電路150，包括一個(gè)高壓ESD保護(hù)電路(HV ESD protection circuit)以及一個(gè)集成限流電阻器R10。在本實(shí)施例中，利用NPN雙極晶體管Q2，配置高壓ESD保護(hù)電路，集成限流電阻器(N-Well current limiting resistor)R10是一個(gè)N-阱電阻器，形成在NPN雙極晶體管Q2的N-阱中。在這種情況下，限流電阻器R10與高壓ESD保護(hù)電路集成在一起，節(jié)省了大量的空間。在其他實(shí)施例中，使用其他的高壓ESD保護(hù)結(jié)構(gòu)(例如可控硅整流器SCR)，也可以配置高壓ESD保護(hù)電路。

在本發(fā)明的實(shí)施例中，集成EOS/ESD保護(hù)電路100配有高壓ESD保護(hù)電路，以及用于EOS保護(hù)的保險(xiǎn)絲結(jié)構(gòu)，如圖5所示。圖5表示在本發(fā)明的可選實(shí)施例中，引入集成限流電阻器和保險(xiǎn)絲結(jié)構(gòu)的集成EOS/ESD保護(hù)電路的電路圖。參見圖5，用于大電流-低壓引腳(例如低壓電源引腳)的集成EOS/ESD保護(hù)電路200，包括一個(gè)高壓ESD保護(hù)電路、一個(gè)集成限流電阻器R10以及一個(gè)保險(xiǎn)絲結(jié)構(gòu)80。在本實(shí)施例中，利用NPN雙極晶體管Q2，配置高壓ESD保護(hù)電路，集成限流電阻器R10為N-阱電阻器，形成在NPN雙極晶體管Q2的N-阱中?？梢灾苽浔ｋU(xiǎn)絲結(jié)構(gòu)80，集成到ESD保護(hù)電路上，使用堆棧通孔作為熔斷器。在這種情況下，無(wú)需占用很大的硅空間，就能實(shí)現(xiàn)有效的EOS/ESD保護(hù)電路。在其他實(shí)施例中，可使用高壓ESD保護(hù)電路(例如可控硅整流器SCR)，配置高壓ESD保護(hù)電路。

圖6表示在本發(fā)明的實(shí)施例中，半導(dǎo)體器件中保險(xiǎn)絲結(jié)構(gòu)的俯視圖。圖7表示在本發(fā)明的實(shí)施例中，圖6所示保險(xiǎn)絲結(jié)構(gòu)沿線A-A’的剖面圖。參見圖6和圖7，保險(xiǎn)絲結(jié)構(gòu)50形成在半導(dǎo)體器件的半導(dǎo)體本體68上，通過(guò)電介質(zhì)層66，與半導(dǎo)體本體或其他有源器件絕緣。在一些實(shí)施例中，半導(dǎo)體本體68可以是半導(dǎo)體襯底，例如硅襯底，電介質(zhì)層66可以是氧化層或氮化硅層或其他電介質(zhì)層。保險(xiǎn)絲結(jié)構(gòu)50形成在半導(dǎo)體器件的I/O墊附近。保險(xiǎn)絲結(jié)構(gòu)50可以形成在帶有或不帶有有源器件或有源電路的半導(dǎo)體本體68的區(qū)域中。有源器件可以形成在半導(dǎo)體本體68中，為了簡(jiǎn)化，圖7中并沒(méi)有表示。

通過(guò)含有N個(gè)金屬層(N通常大于1)的制備工藝，制備半導(dǎo)體器件。每個(gè)金屬層都通過(guò)通孔，連接到鄰近的金屬層上，最底部的金屬層(稱為第一金屬層或金屬1或M1)，連接到半導(dǎo)體本體的摻雜區(qū)(或有源區(qū))，并且通過(guò)接頭連接到多晶硅層。每個(gè)金屬層都通過(guò)中間層電介質(zhì)，與鄰近的金屬層絕緣。金屬1層也通過(guò)中間層電介質(zhì)層(通常是BPSG層)，與半導(dǎo)體本體和多晶硅層電絕緣。在圖7所示的剖面圖中，只表示出了半導(dǎo)體器件的導(dǎo)電層以及導(dǎo)電層之間的互連。雖然中間層電介質(zhì)層并沒(méi)有特別表示出來(lái)，但是應(yīng)理解每個(gè)金屬層都通過(guò)中間層電介質(zhì)層，與鄰近的層絕緣。

使用最頂部的金屬層、第N個(gè)金屬層作為半導(dǎo)體器件的I/O墊(Pad)，制備半導(dǎo)體器件。由氧化硅或氮化硅等電介質(zhì)層制成的鈍化層(passivation)，形成在半導(dǎo)體器件的整個(gè)頂面上，用于保護(hù)有源電路。鈍化層中的開口使形成在第N個(gè)金屬層中的金屬墊裸露出來(lái)，作為I/O墊。

在本發(fā)明的實(shí)施例中，使用第(N-1)個(gè)金屬層作為金屬保險(xiǎn)絲組件，制備保險(xiǎn)絲結(jié)構(gòu)50。在本說(shuō)明中，半導(dǎo)體器件的制備工藝有三個(gè)金屬層。使用第三個(gè)金屬層(金屬3或M3)，制備I/O墊。金屬保險(xiǎn)絲(Fuse)組件形成在第二金屬層(金屬2或M2)中，并且連接到堆棧通孔熔斷器。使用第一金屬層(金屬1或M1)之間的通孔，制備堆棧通孔熔斷器，利用金屬1層，以及第一金屬層和下方的薄膜電阻組件之間的接頭，制備金屬墊。在其他實(shí)施例中，利用第一和N-1金屬層之間的通孔，以及含有N個(gè)金屬層制備工藝的第一和N-2金屬層的金屬墊，制備熔斷器。雖然，通孔和金屬墊堆棧在垂直方向上，但并不一定垂直對(duì)準(zhǔn)。

保險(xiǎn)絲結(jié)構(gòu)50的結(jié)構(gòu)如下。保險(xiǎn)絲結(jié)構(gòu)50包括一個(gè)薄膜電阻組件，作為加熱組件?？梢岳冒雽?dǎo)體制備工藝中的任意高電阻薄膜層，制備薄膜電阻組件。另外，用于制備薄膜電阻組件的薄膜，其熔點(diǎn)應(yīng)高于制備熔斷器材料的熔點(diǎn)。在本發(fā)明的實(shí)施例中，利用多晶硅制備薄膜電阻組件。形成多晶硅的圖案，并在電介質(zhì)層66上制備多晶硅電阻組件64。多晶硅電阻組件64用作保險(xiǎn)絲結(jié)構(gòu)50的電阻加熱組件。尤其是多晶硅電阻組件64的近端(64a)會(huì)在EOS狀況下，形成很大的電壓，產(chǎn)生的熱量將有助于保險(xiǎn)絲電路斷開，這將在下文中詳細(xì)介紹。多晶硅電阻組件64可以連接到其他電路，例如ESD保護(hù)電路(To ESD circuit)，通過(guò)形成在多晶硅電阻組件64遠(yuǎn)端(64b)處的接頭63，連接到金屬1層65(M1)。

堆棧通孔熔斷器形成在多晶硅電阻組件64的近端(64a)。更確切地說(shuō)，接頭(contact)62形成在多晶硅(Poly)電阻組件(resistive element)64的近端(64a)。接頭62連接到利用金屬1層制成的金屬墊60上。通孔58形成在金屬墊60上，并且連接到利用第二金屬層或M2制成的金屬保險(xiǎn)絲組件56上。通孔58稱為通孔1，是在第一金屬層和第二金屬層之間的通孔連接。這樣一來(lái)，就制成了堆棧通孔熔斷器，它包含通孔58、金屬墊60以及接頭62，堆棧在彼此上方。

確切地說(shuō)，形成在M1層中的金屬墊60的尺寸足以覆蓋并蓋過(guò)接頭62，進(jìn)一步覆蓋并蓋過(guò)通孔58。通孔58堆棧在接頭62上。也就是說(shuō)，通孔58在垂直方向上形成接頭62的上方。然而，通孔58并不必須與接頭62垂直對(duì)準(zhǔn)。要形成垂直堆棧結(jié)構(gòu)，通孔58只需要在接頭62上方就可以。

形成金屬保險(xiǎn)絲組件56的圖案，作為金屬2層的延長(zhǎng)段。金屬保險(xiǎn)絲組件56連接到近端(56a)處的堆棧通孔熔斷器，并且通過(guò)遠(yuǎn)端(56b)的通孔54(Via2)，連接到I/O墊。通孔54稱為通孔2，作為第二金屬層和第三金屬層之間的通孔連接。I/O墊形成在金屬3層中，開口形成在鈍化層51中，使金屬3層裸露出來(lái)，作為I/O墊。

在保險(xiǎn)絲結(jié)構(gòu)50中，利用至少一種材料，該材料的熔點(diǎn)低于薄膜電阻組件的熔點(diǎn)，以制備熔斷器。在這種情況下，當(dāng)薄膜電阻組件因EOS狀況溫度升高時(shí)，產(chǎn)生的熱量將融化熔斷器中的材料。在本發(fā)明的實(shí)施例中，使用鎢(W)填充的接頭、通孔1和通孔2，制備保險(xiǎn)絲結(jié)構(gòu)50，鎢的熔點(diǎn)高于1000℃。利用熔點(diǎn)在550℃左右的鋁(Al)制備金屬1和2層。在本發(fā)明的實(shí)施例中，熔斷器包括利用金屬1層制備的金屬墊，其熔點(diǎn)遠(yuǎn)低于多晶硅電阻組件的熔點(diǎn)。另外，利用熔點(diǎn)遠(yuǎn)高于金屬墊的鎢，制備熔斷器的通孔，使通孔可以在EOS狀況下將熱傳導(dǎo)至金屬墊，使金屬墊融化，斷開熔斷器。

在圖6所示的實(shí)施例中，表示的是單獨(dú)的保險(xiǎn)絲結(jié)構(gòu)50。在其他實(shí)施例中，可以復(fù)制保險(xiǎn)絲結(jié)構(gòu)50，制成多個(gè)平行的保險(xiǎn)絲通路，每個(gè)保險(xiǎn)絲通路都含有金屬保險(xiǎn)絲組件、堆棧通孔熔斷器和薄膜電阻組件。

保險(xiǎn)絲結(jié)構(gòu)50的運(yùn)行方式如下。在EOS狀況下，電流流入，穿過(guò)I/O墊52，流經(jīng)金屬保險(xiǎn)絲組件56，通過(guò)堆棧通孔熔斷器——通孔1、金屬1、接頭——到達(dá)多晶硅電阻組件64。金屬保險(xiǎn)絲組件56不會(huì)限制電流，因此在金屬保險(xiǎn)絲組件56上只有極少的壓降。然而，由于多晶硅層的電阻很高，因此多晶硅電阻組件64將限制電流，多晶硅電阻組件將累計(jì)電壓。EOS狀況產(chǎn)生的電流，使多晶硅電阻組件64的近端(64a)產(chǎn)生高壓，于是多晶硅電阻組件64的近端受熱，使堆棧通孔熔斷器的溫度升高。在這種情況下，多晶硅電阻組件64用作加熱組件。多晶硅電阻組件64的加熱效應(yīng)，使接頭62、金屬墊60以及通孔58(Via1)溫度升高。由于金屬墊60的熔點(diǎn)最低，當(dāng)金屬墊60加熱到足夠高的溫度時(shí)，金屬將融化，熔斷器將斷開。另外，金屬保險(xiǎn)絲組件56用作保險(xiǎn)絲結(jié)構(gòu)50在金屬墊60之后的第二個(gè)熔點(diǎn)。堆棧通孔熔斷器58將熱量從多晶硅電阻組件64轉(zhuǎn)移到金屬保險(xiǎn)絲組件56上，使金屬保險(xiǎn)絲組件56融化，從而進(jìn)一步斷開熔斷器。

在本發(fā)明的實(shí)施例中，當(dāng)保險(xiǎn)絲結(jié)構(gòu)50與ESD保護(hù)電路串聯(lián)時(shí)，保險(xiǎn)絲通路的電阻應(yīng)低于ESD電路，從而使發(fā)生ESD時(shí)，電流將流至ESD保護(hù)電路。因此，可以調(diào)節(jié)薄膜電阻組件的寬度，以改變保險(xiǎn)絲結(jié)構(gòu)的電阻。例如，可以加寬多晶硅電阻組件64的寬度，以降低保險(xiǎn)絲結(jié)構(gòu)的電阻。還可選擇調(diào)節(jié)金屬層的寬度，以改變保險(xiǎn)絲結(jié)構(gòu)的電阻。

上述保險(xiǎn)絲結(jié)構(gòu)適用于為低電流I/O引腳提供EOS保護(hù)，包括信號(hào)引腳和電源引腳。在某些情況下，本發(fā)明所述的保險(xiǎn)絲結(jié)構(gòu)不適用于高電流I/O引腳，這是因?yàn)樵谡５母唠娏鞴ぷ鳡顟B(tài)下，會(huì)導(dǎo)致保險(xiǎn)絲斷開。依據(jù)本發(fā)明的其他方面，可以為高電流I/O引腳提供EOS保護(hù)電路。

圖8表示在本發(fā)明的實(shí)施例中，在半導(dǎo)體器件中引入集成限流電阻器的集成EOS/ESD保護(hù)電路的剖面圖。在本發(fā)明的實(shí)施例中，集成EOS/ESD保護(hù)電路150(“保護(hù)電路150”)包括一個(gè)利用NPN雙極晶體管制成的高壓ESD保護(hù)電路、以及一個(gè)利用限流電阻器制成的EOS保護(hù)電路，限流電阻器形成在NPN雙極晶體管的N-阱(N-Well)中。尤其是圖8所示的剖面圖表示圖4所示的集成EOS/ESD保護(hù)電路150的配置方法。

雖然N-阱電阻器已用作限流電阻器，但是這種N-阱電阻器也可用作獨(dú)立結(jié)構(gòu)，從而占用了一部分硅空間。在本發(fā)明的實(shí)施例中，N-阱限流電阻器用作高壓ESD保護(hù)電路中的接觸電阻器。在這種情況下，無(wú)需占用很大的硅空間，就能提供限流EOS保護(hù)。

參見圖8，保護(hù)電路150形成在半導(dǎo)體本體中。在本實(shí)施例中，保護(hù)電路150形成在P-型外延層(P-Epi)104上，P-型外延層104形成在半導(dǎo)體襯底(例如P-型襯底(P-Sub)102)上。保護(hù)電路150的NPN雙極晶體管包括一個(gè)形成在N-阱106中的集電極、一個(gè)形成在P-阱108中的基極、以及一個(gè)形成在重?fù)诫sN+區(qū)110b中的發(fā)射極，其中P-阱108形成在N-阱106中，重?fù)诫sN+區(qū)110b形成在P-阱108中。P+區(qū)112形成在P-阱108中，為P-阱提供歐姆接觸。P-阱108和N+發(fā)射極110b電連接到接地端，例如通過(guò)金屬層114b。同時(shí)，N+區(qū)110a形成在N-阱106中，以便連接到要保護(hù)的I/O墊(I/O Pad)上，例如通過(guò)金屬層114a。

在本發(fā)明的實(shí)施例中，限流電阻器形成在N-阱106中，并串聯(lián)在要保護(hù)的I/O墊和內(nèi)部電路之間。更確切地說(shuō)，通過(guò)提供連接到N-阱106一端I/O墊的N+區(qū)110a以及連接到N-阱106另一端內(nèi)部電路的N+區(qū)110c，制備N-阱限流電阻器(R10)。因此，N-阱106的整個(gè)本體都成為限流電阻器R10。N+區(qū)110C可以通過(guò)金屬層114c，連接到內(nèi)部電路(To Internal Circuit)。

在電路正常運(yùn)行時(shí)，N-阱限流電阻器將攜帶極少的電流，使得I/O墊節(jié)點(diǎn)(114a)和內(nèi)部電路節(jié)點(diǎn)(114c)之間幾乎短路。在EOS狀況下，I/O墊產(chǎn)生很大的壓降，大電流穿過(guò)N+區(qū)110a處的I/O墊，穿過(guò)N-阱106，朝著N+區(qū)110c，流至內(nèi)部電路。N-阱106會(huì)在一定程度上限制電流，以保護(hù)內(nèi)部電路。因此，在EOS狀況下，雖然在I/O墊(114a)處存在高電壓，但是由于電流受到N-阱116的限制，內(nèi)部電路節(jié)點(diǎn)114c仍處于低電壓。

同時(shí)，在ESD狀況下，當(dāng)I/O墊114a處接收ESD放電時(shí)，N-阱106、P-阱108以及N+區(qū)110b形成的NPN雙極晶體管將擊穿，以旁路ESD電流。在本發(fā)明的實(shí)施例中，利用高壓ESD電路，配置保護(hù)電路150，以承受高電壓，例如ESD狀況下的24V高壓。要保護(hù)的I/O引腳以及內(nèi)部電路可以有很低的額定電壓，例如5V。因此，在ESD狀況下，ESD電路會(huì)在發(fā)射極端(N-阱106)升至24V。然而，由于N-阱106的限流電阻器，使得內(nèi)部電路仍保持在5V。

圖9表示在本發(fā)明的可選實(shí)施例中，在半導(dǎo)體器件中引入集成限流電阻器的集成EOS/ESD保護(hù)電路的剖面圖。在本發(fā)明的實(shí)施例中，集成EOS/ESD保護(hù)電路180(“保護(hù)電路180”)包括一個(gè)利用可控硅整流器(SCR)制成的高壓ESD保護(hù)電路，以及一個(gè)利用限流電阻器形成的EOS保護(hù)電路，限流電阻器形成在SCR的N-阱中。

參見圖9，保護(hù)電路180形成在半導(dǎo)體本體中。在本實(shí)施例中，保護(hù)電路180形成在P-型外延層(P-Epi)104中，P-型外延層104形成在半導(dǎo)體襯底上，例如P-型半導(dǎo)體襯底(P-Sub)102。保護(hù)電路180的SCR包括一個(gè)形成在P+區(qū)112a和N+區(qū)110a中的陽(yáng)極、一個(gè)形成在P-阱(P-Well)108中的柵極以及一個(gè)形成在N+區(qū)110b中的陰極，其中P+區(qū)112a和N+區(qū)110a形成在P-阱中，N+區(qū)110b形成在P-阱中。P+區(qū)112b形成在P-阱108中，用于提供到P-阱的歐姆接觸。P-阱柵極108和N+陰極110b電連接到接地(Ground)節(jié)點(diǎn)，例如通過(guò)金屬層114b。同時(shí)，要保護(hù)的I/O墊1連接到N+區(qū)110a以及N-阱(N-Well)106一端的P+區(qū)112a，例如通過(guò)金屬層114a。

在本發(fā)明的實(shí)施例中，限流電阻器形成在N-阱106中，并且串聯(lián)在要保護(hù)的I/O墊(I/O Pad)和內(nèi)部電路之間。更確切地說(shuō)，通過(guò)提供連接到N-阱106一端I/O墊的N+區(qū)110a以及連接到N-阱106另一端內(nèi)部電路的N+區(qū)110c，制備N-阱限流電阻器(R10)。因此，N-阱106的整個(gè)本體都成為限流電阻器R10。N+區(qū)110C可以通過(guò)金屬層114c，連接到內(nèi)部電路(To Internal Circuit)。

保護(hù)電路180的運(yùn)行情況與保護(hù)電路150的運(yùn)行類似，在此不再贅述。在EOS狀況下，N-阱限流電阻器將限制電流，使內(nèi)部電路不會(huì)經(jīng)歷高電壓。在ESD狀況下，在正向傳導(dǎo)模式下，SCR接通，以旁路ESD電流。實(shí)現(xiàn)有效的過(guò)電流和高電壓保護(hù)。

在本發(fā)明的實(shí)施例中，圖8和9所示的集成EOS/ESD保護(hù)電路，可以配有堆棧通孔保險(xiǎn)絲結(jié)構(gòu)，以提供額外的EOS保護(hù)。圖10表示在本發(fā)明的實(shí)施例中，在半導(dǎo)體器件中引入堆棧通孔保險(xiǎn)絲結(jié)構(gòu)的集成EOS/ESD保護(hù)電路的剖面圖。確切地說(shuō)，圖10所示的剖面圖表示圖5所示的集成EOS/ESD保護(hù)電路200的配置方法。

參見圖10，集成EOS/ESD保護(hù)電路200的制備方式與圖8所示的EOS/ESD保護(hù)電路150相同，將不再詳細(xì)介紹。堆棧通孔保險(xiǎn)絲結(jié)構(gòu)與集成EOS/ESD保護(hù)電路串聯(lián)。形成在金屬1層中的金屬墊60通過(guò)接頭62，電連接到N+區(qū)110a。通孔58形成在金屬墊60上，堆棧在接頭62上。形成在金屬2層中的金屬保險(xiǎn)絲(Fuse)組件56的一端連接到通孔58，另一端連接到通孔54。通孔54連接到形成在金屬3層中的金屬墊52。例如，金屬墊52可以是半導(dǎo)體器件的I/O墊。

在圖10所示的保險(xiǎn)絲結(jié)構(gòu)中，N-阱(N-Well)106用作薄膜電阻組件，提供融化金屬墊60所需的熱量，以斷開熔斷器。在EOS狀況下，高電壓和電流從I/O墊(金屬墊52)流入，將在N+區(qū)110a處產(chǎn)生很高的電壓。N+區(qū)110a、接頭62和通孔58處的熱量會(huì)使金屬墊60融化，斷開熔斷器。

圖11表示在本發(fā)明的可選實(shí)施例中，在半導(dǎo)體器件中引入堆棧通孔保險(xiǎn)絲結(jié)構(gòu)的集成EOS/ESD保護(hù)電路的剖面圖。參見圖11，集成EOS/ESD保護(hù)電路250的制備方式與圖9所示的EOS/ESD保護(hù)電路180相同，在此不再詳細(xì)介紹。所形成的堆棧通孔保險(xiǎn)絲結(jié)構(gòu)與集成EOS/ESD保護(hù)電路串聯(lián)。形成在金屬1層中的金屬墊60電連接到N+區(qū)110a和P+區(qū)112a，通過(guò)接頭62。通孔58形成在金屬墊60上，堆棧在接頭62上。形成在金屬2層中的金屬保險(xiǎn)絲組件56的一端連接到通孔58，另一端連接到通孔54。通孔54連接到形成在金屬3層中的金屬墊52。例如，金屬墊52可以是半導(dǎo)體器件的I/O墊。

在圖11所示的保險(xiǎn)絲結(jié)構(gòu)中，N-阱106作為薄膜電阻組件，提供融化金屬墊60所需的熱量，以斷開熔斷器。在EOS狀況下，高電壓和電流從I/O墊(金屬墊52)流入，將在N+區(qū)110a和P+區(qū)112a處產(chǎn)生很高的電壓。N+區(qū)110a、接頭62和通孔58處的熱量會(huì)使金屬墊60融化，斷開熔斷器。

雖然為了表述清楚，以上內(nèi)容對(duì)實(shí)施例進(jìn)行了詳細(xì)介紹，但是本發(fā)明并不局限于上述細(xì)節(jié)。實(shí)施本發(fā)明還有許多可選方案。文中的實(shí)施例僅用于解釋說(shuō)明，不用于局限。