本申請引用、主張2015年10月22日在韓國知識產權局遞交的且標題為“用于制造半導體封裝的方法以及使用所述方法的半導體封裝(METHOD FOR FABRICATING SEMICONDUCTOR PACKAGE AND SEMICONDUCTOR PACKAGE USING THE SAME)”的第10-2015-0147395號韓國專利申請的優(yōu)先權并主張所述韓國專利申請的權益，所述韓國專利申請的內容在此以全文引入的方式并入本文中。

技術領域

本發(fā)明涉及半導體裝置及其制造方法。

背景技術：

當前用于形成感測器裝置(例如，指紋感測器裝置)的半導體封裝和方法并不適當，例如，會導致感測準確性和/或裝置可靠性不足、可制造性問題、裝置比需要的更厚、裝置難以整合到其它產品中和/或整合到其它產品中的成本高、等等。通過比較常規(guī)和傳統(tǒng)方法與如在本申請的其余部分中參考圖式闡述的本發(fā)明，所屬領域的技術人員將顯而易見此類方法的另外的限制和缺點。

技術實現(xiàn)要素：

本發(fā)明的各種方面提供一種半導體封裝及一種其制造方法，所述半導體封裝及其制造方法能夠減小半導體封裝的大小并且能夠提高產品可靠性。在非限制性實例實施例中，所述方法可以包括在晶片上形成插入件，在插入件上形成至少一個加固部件，將至少一個半導體裸片耦合且電連接到插入件，用底膠填充半導體裸片與插入件之間的區(qū)域，并且使用包封物包封插入件上的加固部件、半導體裸片和底膠。

附圖說明

圖1是示出根據本發(fā)明的實施例的用于制造半導體封裝的方法的流程圖；

圖2A到2K是示出圖1中所示的用于制造半導體封裝的方法的橫截面圖；

圖3是示出根據本發(fā)明的另一實施例的用于制造半導體封裝的方法的流程圖；

圖4A到4C是示出圖3中所示的用于制造半導體封裝的方法的橫截面圖；

圖5是示出在根據本發(fā)明的用于制造半導體封裝的方法中形成加固部件的步驟的另一實施例的平面圖；以及

圖6是示出在根據本發(fā)明的用于制造半導體封裝的方法中形成加固部件的步驟的又另一實施例的平面圖。

具體實施方式

以下論述通過提供實例來呈現(xiàn)本發(fā)明的各種方面。此類實例是非限制性的，并且由此本發(fā)明的各種方面的范圍應不必受所提供的實例的任何特定特征限制。在以下論述中，短語“例如”和“示例性”是非限制性的且通常與“借助于實例而非限制”、“例如且不加限制”等等同義。

如本文中所使用，“和/或”意指通過“和/或”聯(lián)結的列表中的項目中的任何一個或多個。作為一實例，“x和/或y”意指三元素集合{(x),(y),(x,y)}中的任何元素。換句話說，“x和/或y”意指“x和y中的一個或兩個”。作為另一實例，“x、y和/或z”意指七元素集合{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任何元素。換句話說，“x、y和/或z”意指“x、y和z中的一個或多個”。

本文中所使用的術語僅出于描述特定實例的目的，且并不意圖限制本發(fā)明。如本文中所使用，除非上下文另外明確指示，否則單數(shù)形式也意圖包含復數(shù)形式。將進一步理解，術語“包括”、“包含”、“具有”等等當在本說明書中使用時，表示所陳述特征、整體、步驟、操作、元件和/或組件的存在，但是不排除一個或多個其它特征、整體、步驟、操作、元件、組件和/或其群組的存在或添加。

將理解，雖然術語“第一”、“第二”等可在本文中用于描述各種元件，但這些元件不應受這些術語限制。這些術語僅用于將一個元件與另一元件區(qū)分開來。因此，例如，在不脫離本發(fā)明的教示內容的情況下，下文論述的第一元件、第一組件或第一部分可被稱為第二元件、第二組件或第二部分。類似地，各種空間術語，例如“上部”、“下部”、“側部”等等，可以用于以相對方式將一個元件與另一元件區(qū)分開來。然而，應理解，組件可以不同方式定向，例如，在不脫離本發(fā)明的教示內容的情況下，半導體裝置可以側向轉動使得其“頂部”表面水平地朝向且其“側部”表面垂直地朝向。

在圖式中，為了清楚起見可以放大層、區(qū)域和/或組件的厚度或大小。相應地，本發(fā)明的范圍應不受此類厚度或大小限制。另外，在圖式中，類似參考標號可以在整個論述中指代類似元件。

此外，應理解，當元件A被提及為“連接到”或“耦合到”元件B時，元件A可以直接連接到元件B或間接連接到元件B(例如，可以在元件A與元件B之間放置插入元件C(和/或其它元件))。

本發(fā)明的某些實施例涉及一種用于制造半導體封裝的方法以及一種使用所述方法的半導體封裝。

近來，例如蜂窩式電話或智能電話等移動通信終端，或例如平板電腦、MP3播放器或數(shù)碼相機等小型電子裝置已經發(fā)展為尺寸更小且重量更輕。隨著這種趨勢，構成小型電子裝置的半導體封裝正變得更小且更輕。

為了適應各種半導體裸片并且獲得高密度再分布層(或結構)，半導體封裝采用插入件(或襯底)。由于插入件通常包含穿過硅襯底的硅直通孔(TSV)，因此制造過程可能變得復雜且可能增加制造成本。另外，由于插入件與半導體裸片之間以及插入件與包封物之間的熱膨脹系數(shù)差別可能導致出現(xiàn)翹曲現(xiàn)象。

本發(fā)明提供一種用于制造半導體封裝的方法以及使用所述方法的半導體封裝，其能夠減小半導體封裝的大小并且能夠提高產品可靠性。

將在優(yōu)選實施例的以下描述中描述或從以下描述中清楚本發(fā)明的上述和其它目的。

根據本發(fā)明的方面，提供一種用于制造半導體封裝的方法，所述方法包含在晶片上形成插入件，在插入件上形成至少一個加固部件，將至少一個半導體裸片附接到插入件裸片上以使所述至少一個半導體裸片電連接到插入件，用底膠填充半導體裸片與插入件之間的區(qū)域，并且使用包封物包封插入件上的加固部件、半導體裸片和底膠。

根據本發(fā)明的方面，提供一種半導體封裝，所述半導體封裝包含：插入件；在插入件上形成的至少一個加固部件；在插入件上形成的待電連接到插入件的至少一個半導體裸片；填充半導體裸片與插入件之間的區(qū)域的底膠；以及包封插入件上的加固部件、半導體裸片和底膠的包封物。

如上文所描述，在根據本發(fā)明的用于制造半導體封裝的方法和使用所述方法的半導體封裝中，由于加固部件可以形成于插入件上以防止填充插入件與半導體裸片之間的區(qū)域的底膠流至插入件的側面，由此減小了半導體封裝的大小并且提高了產品可靠性。

另外，在根據本發(fā)明的用于制造半導體封裝的方法和使用所述方法的半導體封裝中，由于加固部件和底膠形成于插入件上，因此有可能抑制由于插入件與半導體裸片之間以及插入件與包封物之間的熱膨脹系數(shù)差別而導致出現(xiàn)翹曲現(xiàn)象。

現(xiàn)將詳細參考本發(fā)明的當前實施例，在附圖中說明所述實施例的實例。

本發(fā)明的各種方面可以許多不同形式實施且不應理解為受限于在本文中所闡述的實例實施例。實際上，提供本發(fā)明的這些實例實施例是為了使本發(fā)明將為充分且完整的，并且將向所屬領域的技術人員傳達本發(fā)明的各種方面。

在圖式中，為了清楚起見而放大了層和區(qū)域的厚度。此處，類似參考標號通篇指代類似元件。如本文中所使用，術語“和/或”包含相關聯(lián)的所列項目中的一個或多個的任何和所有組合。

另外，本文中所使用的術語僅僅是出于描述特定實施例的目的而并不意圖限制本發(fā)明。如本文中所使用，除非上下文另外明確指示，否則單數(shù)形式也意圖包含復數(shù)形式。將進一步理解，術語“包括”當在本說明書中使用時，表示所陳述特征、數(shù)目、步驟、操作、元件和/或組件的存在，但是不排除一個或多個其它特征、數(shù)目、步驟、操作、元件、組件和/或其群組的存在或添加。

圖1是示出根據本發(fā)明的實施例的用于制造半導體封裝的方法的流程圖，并且圖2A到2K是示出圖1中所示的用于制造半導體封裝的方法的橫截面圖。

如圖1所示，根據本發(fā)明的實施例的用于制造半導體封裝的方法包含以下步驟：形成插入件(S1)、形成加固部件(S2)、附接半導體裸片(S3)、用底膠進行填充(S4)、包封(S5)、形成導電凸塊(S6)以及形成屏蔽層(S7)?，F(xiàn)將參考圖2A到2K詳細地描述圖1的各個步驟。

在形成插入件(S1)時，在晶片10上形成插入件110。如圖2A所示，插入件110包含多層再分布層111(或再分布結構)和覆蓋再分布層111的鈍化層112。具體來說，如圖2B(圖2B是圖2A的部分A的放大視圖)所示，在形成插入件(S1)時，在晶片10上形成第一再分布層111a(或導電層)并且由第一鈍化層112a(或介電層)覆蓋第一再分布層111a的一部分。接著，進一步形成電連接到第一再分布層111a的第二再分布層111b(或導電層)，并且由第二鈍化層112b(或介電層)覆蓋第二再分布層111b的一部分。另外，進一步形成電連接到第二再分布層111b的第三再分布層111c(或導電層)，并且由第三鈍化層112c(或介電層)覆蓋第三再分布層111c的一部分，由此完成實例插入件110。此處，第三再分布層111c暴露于插入件110的頂表面。雖然在圖2A到2C中示出了具有三層的再分布層111，但是再分布層111的層的數(shù)目可以多于或少于三個。另外，晶片10可以由硅(Si)、玻璃或金屬制成，但本發(fā)明的各方面并不限于此。

可以通過無電電鍍、電鍍和/或濺鍍由選自由銅、鋁、金、銀、鈀及其等效物組成的群組中的一種材料制成再分布層111(或其導電層)，但本發(fā)明的各方面并不限于此。另外，可以使用一般光刻膠通過光刻法執(zhí)行再分布層111(或其導電層)的圖案化或布線，但本發(fā)明的各方面并不限于此。

鈍化層112(或介電層)可以由選自由聚合物(例如聚酰亞胺、苯并環(huán)丁烯、或聚苯并惡唑，及其等效物)組成的群組的一種材料制成，但本發(fā)明的各方面并不限于此。另外，可以通過選自由旋涂、噴涂、浸涂、棒涂及其等效物組成的群組的一種方法形成鈍化層112，但本發(fā)明的各方面并不限于此。

另外，可以通過在晶片10的制造過程(或工廠)期間供應形成于晶片10上的再分布層111的一部分并且在封裝過程(或工廠)期間另外在所述一部分上形成再分布層111來完成插入件110。因此，由于插入件110實現(xiàn)較細線寬(小于100μm)和較細間距互連，所以可以實現(xiàn)高密度互連。這種類型的插入件110可以(例如)被稱為無硅集成模塊(SLIM)插入件。另外，可以通過在晶片10的制造過程(或工廠)期間僅供應晶片10并且在封裝過程(或工廠)期間在晶片10上形成再分布層111(或再分布結構)來制造插入件110。這種類型的插入件110可以(例如)被稱為硅晶片集成扇出技術(SWIFT)插入件。又例如，插入件110可以是印刷電路板(PCB)。

在形成加固部件(S2)時，在插入件110上形成加固部件120。如圖2C所示，加固部件120為柱形或壁形，安置為大體上垂直于插入件110并且形成于插入件110的邊緣處。加固部件120可以由具有高電導率和熱導率的導電材料(例如，選自銅(Cu)或其等效物的一種材料)或具有高熱導率的塑料材料制成，但本發(fā)明的各方面并不限于此。

如圖2D所示，可以在使用晶片10的過程期間以矩陣配置在晶片10上形成加固部件120。具體來說，在用于鋸切晶片10以形成單個的半導體封裝的鋸切線上形成加固部件120。因此，實例加固部件120形成為完全包圍插入件110的邊緣，由此形成安裝有(稍后將描述的)半導體裸片130的接納空間S(或裸片空間或組件空間)。

在附接半導體裸片(S3)時，將半導體裸片130附接到插入件110上。首先，如圖2E所示，在附接半導體裸片(S3)時，在暴露于插入件110的頂表面的再分布層111上形成導電墊131。因此，導電墊131電連接到再分布層111(或再分布結構)。另外，可以在形成插入件(S1)之前形成導電墊131或可以在形成加固部件(S2)時與加固部件120一起形成導電墊131。導電墊131可以由選自由銅、鋁、金、銀、鈀及其等效物組成的群組中的一種材料制成，但本發(fā)明的各方面并不限于此。另外導電墊131可以通過濺鍍、真空沉積或光刻法形成，但本發(fā)明的各方面并不限于此。

接著，如圖2F所示，在附接半導體裸片(S3)時，將半導體裸片130電連接到導電墊131。例如，將半導體裸片130的導電凸塊132通過焊料133電連接到導電墊131。例如，可以使用質量回流工藝、熱壓工藝或激光粘結工藝將半導體裸片130電連接到導電墊131。可以使用選自金屬材料(例如，鉛/錫(Pb/Sn)或無鉛Sn及其等效物)的一種材料形成焊料133，但本發(fā)明的各方面并不限于此。

另外，半導體裸片130可以包含(例如)電路，例如數(shù)字信號處理器(DSP)、微處理器、網絡處理器、功率管理處理器、音頻處理器、RF電路、無線基帶片上系統(tǒng)(SoC)處理器、傳感器或專用集成電路(ASIC)。

在用底膠進行填充(S4)時，底膠140填充插入件110與半導體裸片130之間的區(qū)域。如圖2G所示，底膠140填充插入件110的頂表面與半導體裸片130的底表面之間的區(qū)域，接著進行固化。底膠140保護凸塊粘結部分在半導體封裝制造過程期間免受例如機械沖擊或腐蝕等外來因素影響。此處，底膠140可以由選自由以下組成的群組的一種材料制成：環(huán)氧樹脂、熱塑性材料、熱可固化材料、聚酰亞胺、聚氨酯、聚合材料、填充環(huán)氧樹脂、填充熱塑性材料、填充熱可固化材料、填充聚酰亞胺、填充聚氨酯、填充聚合材料、熔劑底膠，及其等效物，但本發(fā)明的各方面并不限于此。

另外，底膠140完全覆蓋插入件110的頂表面并且被設置為與加固部件120的一個側表面接觸。因此，底膠140可以借助于加固部件120而不流至插入件110的側面。也就是說，加固部件120可以充當阻擋層以用于在用底膠140進行填充時防止底膠140流動。

另外，由于底膠140形成于插入件110與半導體裸片130之間同時完全覆蓋插入件110的頂表面，因此有可能抑制由于插入件110與半導體裸片130之間以及插入件110與包封物150之間的熱膨脹系數(shù)差別而導致出現(xiàn)翹曲現(xiàn)象。

在包封(S5)時，使用包封物150包封插入件110的頂部。如圖2H所示，在包封(S5)時，使用包封物150包封安裝在插入件110上的加固部件120、半導體裸片130和底膠140。包封物150完全包封加固部件120、半導體裸片130和底膠140，由此保護加固部件120、半導體裸片130和底膠140免受因外部沖擊和氧化而導致?lián)p壞。包封物150可以由選自由以下組成的群組的一種材料制成：用于一般傳遞模塑的熱可固化環(huán)氧模塑化合物、用于調劑的室溫可固化包封膠，及其等效物，但本發(fā)明的各方面并不限于此。此處，包封物150與插入件110的頂表面間隔開而不與插入件110的頂表面直接接觸。

雖然未示出，但是可以通過磨削將包封物150的頂表面的不必要的部分去除掉預定厚度。此處，可以使用例如金剛石磨削機或其等效物執(zhí)行磨削，但本發(fā)明的各方面并不限于此。

在形成導電凸塊(S6)時，移除置于插入件110下的晶片10并且在插入件110下形成導電凸塊160。首先，如圖2I所示，在形成導電凸塊(S6)時，移除置于插入件110下的晶片10。例如，可以通過一般磨削過程移除晶片10。因此，再分布層111(例如，第一再分布層或導電層)暴露于插入件110的底表面。接著，如圖2J所示，在形成導電凸塊(S6)時，在暴露于插入件110的底表面的再分布層111上形成導電凸塊160。此處，可以在暴露于插入件110的底表面的再分布層111上形成凸點下金屬(UBM)并且可以在所述UBM上形成導電凸塊160。UBM可以通過防止在導電凸塊160與再分布層111之間形成金屬間化合物來提高導電凸塊160的板級可靠性。

導電凸塊160可以由選自但不限于以下的材料制成：共晶焊料(例如，Sn₃₇Pb)、具有高熔點的高鉛焊料(例如，Sn₉₅Pb)、無鉛焊料(例如，SnAg、SnCu、SnZn、SnZnBi、SnAgCu和SnAgBi)，及其等效物。

接著，雖然未示出，但是執(zhí)行鋸切過程以形成由至少一個半導體裸片130和對應于安置在接納空間S(或裸片空間或組件空間)中的所述至少一個半導體裸片的加固部件120組成的單一單元，由此制造根據本發(fā)明的實施例的半導體封裝100。此處，可以使用鋸切設備(例如，鋼鋸條或激光束)執(zhí)行鋸切過程。

在形成屏蔽層(S7)時，在包封物150的表面上形成屏蔽層170。在形成屏蔽層(S7)時，如圖2K所示，形成屏蔽層170以覆蓋包封物150的整個表面和加固部件120的至少一部分。例如，可以通過使用噴涂或濺鍍在包封物150的表面上涂布混合導電金屬粉末的導電漿料來形成屏蔽層170，但本發(fā)明的各方面并不限于此。

此處，當形成屏蔽層170時，加固部件120可以由導電金屬制成，同時其一端優(yōu)選地接地。因此，可以通過屏蔽層170屏蔽由包封物150中的至少一個半導體裸片130產生的電磁波以免散射到外部，并且也可以通過屏蔽層170屏蔽外部施加的電磁波以免穿透到包封物150中的至少一個半導體裸片130中。

圖3是示出根據本發(fā)明的另一實施例的用于制造半導體封裝的方法的流程圖，并且圖4A到4C是示出圖3中所示的用于制造半導體封裝的方法的橫截面圖。

參考圖3，根據本發(fā)明的另一實施例的用于制造半導體封裝的方法包含以下步驟：形成插入件(S11)、形成加固部件(S12)、附接半導體裸片(S13)、用底膠進行填充(S14)、包封(S15)、形成模具直通孔(S16)以及形成導電凸塊(S17)。現(xiàn)將參考圖4A到4C詳細地描述圖3的各個步驟。

步驟S11、S12、S13、S14和S15與圖1的步驟S1、S2、S3、S4和S5相同，并且示出對應的步驟S11、S12、S13、S14和S15的各圖與圖2A到2H相同，因此將不進行所述各圖的詳細描述。

在形成模具直通孔(S16)時，在包封物150中形成模具直通孔(TMV)280。如圖4A所示，在形成模具直通孔(TMV)(S16)時，TMV 280穿過介于包封物150的頂表面到插入件110的頂表面的范圍內的區(qū)域。TMV 280形成于半導體裸片130與加固部件120之間。具體來說，通過以下步驟形成TMV 280：通過(例如)激光鉆孔過程形成穿過包封物150的通孔；在通孔的內壁表面上電鍍具有高電導率和熱導率的導熱金屬，例如鋁(Al)或銅(Cu)；且接著用例如金屬漿料等導電材料填充通孔。因此，根據本發(fā)明的半導體封裝可以容易地通過TMV 280散發(fā)由插入件110產生的熱量。另外，可以在TMV 280上進一步電堆疊半導體裸片或半導體封裝。

在形成導電凸塊(S17)時，移除置于插入件110下的晶片10并且在插入件110下形成導電凸塊160。首先，如圖4B所示，在形成導電凸塊(S17)時，移除置于插入件110下的晶片10。例如，可以通過一般磨削過程移除晶片10。因此，再分布層111(例如，第一再分布層或導電層)暴露于插入件110的底表面。接著，如圖4C所示，在形成導電凸塊(S17)時，在暴露于插入件110的底表面的再分布層111上形成導電凸塊160。此處，可以在暴露于插入件110的底表面的再分布層111上形成凸點下金屬(UBM)并且可以在所述UBM上形成導電凸塊160。UBM可以通過防止在導電凸塊160與再分布層111之間形成金屬間化合物來提高導電凸塊160的板級可靠性。

導電凸塊160可以由選自但不限于以下的材料制成：共晶焊料(例如，Sn₃₇Pb)、具有高熔點的高鉛焊料(例如，Sn₉₅Pb)、無鉛焊料(例如，SnAg、SnCu、SnZn、SnZnBi、SnAgCu和SnAgBi)，及其等效物。

接著，雖然未示出，但是執(zhí)行鋸切過程以形成由至少一個半導體裸片130和對應于安置在接納空間S(或裸片空間或組件空間)中的所述至少一個半導體裸片的加固部件120組成的單一單元，由此制造根據本發(fā)明的另一實施例的半導體封裝200。此處，可以使用鋸切設備(例如，鋼鋸條或激光束)執(zhí)行鋸切過程。

圖5是示出在根據本發(fā)明的用于制造半導體封裝的方法中形成加固部件的步驟的另一實施例的平面圖。

參考圖5，在形成加固部件時，在晶片10上形成加固部件220。在用于鋸切晶片10以形成單個的半導體封裝的鋸切線的拐角處形成加固部件220。因此，加固部件220可以包含彼此間隔開的四個部件。加固部件220可以形成為大體上‘L’形配置，并且包含第一加固部件部分221和垂直于第一加固部件部分221的第二加固部件部分222。此處，第一加固部件部分221形成為垂直于鋸切線中的一條線。另外，加固部件220的對應部件形成為彼此間隔開以形成安裝有半導體裸片的接納空間(或裸片空間或組件空間)。在鋸切晶片10之后，加固部件220在單一半導體封裝的每個拐角處支撐插入件的頂表面，由此防止在半導體制造過程期間出現(xiàn)扭動或翹曲。

圖6是示出在根據本發(fā)明的用于制造半導體封裝的方法中形成加固部件的步驟的又另一實施例的平面圖。

參考圖6，在形成加固部件時，在晶片10上形成加固部件320。在用于通過鋸切晶片10形成單一半導體封裝的鋸切線的每個拐角處形成加固部件320。因此，加固部件320可以包含彼此間隔開的四個部件。加固部件320可以形成為大體上箭頭形配置，并且包含第一加固部件部分321、垂直于第一加固部件部分321的第二加固部件部分322、以及置于第一加固部件部分321與第二加固部件部分322之間的第三加固部件部分323。此處，第一加固部件部分321形成為垂直于鋸切線中的一條線。另外，加固部件320的對應部件形成為彼此間隔開以形成安裝有半導體裸片的接納空間S(或裸片空間或組件空間)。在鋸切晶片10之后，加固部件320在單一半導體封裝的每個拐角處支撐插入件的頂表面，由此防止在半導體制造過程期間出現(xiàn)扭動或翹曲。

雖然已經參考某些支持實施例描述了根據本發(fā)明的各種方面的用于制造半導體封裝的方法以及使用所述方法的半導體封裝，但是所屬領域的技術人員應理解，本發(fā)明不限于所公開的特定實施例，而是本發(fā)明將包含落入所附權利要求書的范圍內的所有實施例。

本文中的論述包含展示電子裝置的各個部分及其制造方法的眾多示意圖。為了清楚地示意，這些圖并未展示每個實例組合件的所有方面。本文中提供的任何實例組合件和/或方法可以與本文中提供的任何或全部其它組合件和/或方法共享任何或全部特征。

綜上所述，本發(fā)明的各種方面提供一種半導體封裝及一種其制造方法，所述半導體封裝及其制造方法能夠減小半導體封裝的大小并且能夠提高產品可靠性。在非限制性實例實施例中，所述方法可以包括在晶片上形成插入件，在插入件上形成至少一個加固部件，將至少一個半導體裸片耦合且電連接到插入件，用底膠填充半導體裸片與插入件之間的區(qū)域，并且使用包封物包封插入件上的加固部件、半導體裸片和底膠。雖然已經參考某些方面和實例描述了以上內容，但是所屬領域的技術人員應理解，在不脫離本發(fā)明的范圍的情況下，可以進行各種修改并可以替代等效物。另外，在不脫離本發(fā)明的范圍的情況下，可以進行許多修改以使特定情況或材料適應本發(fā)明的教示。因此，希望本發(fā)明不限于所公開的特定實例，而是本發(fā)明將包含落入所附權利要求書的范圍內的所有實例。