本申請要求于2015年7月2日提交的美國臨時申請第62/188,169號的優(yōu)先權(quán)，其全部內(nèi)容通過引用結(jié)合于此作為參考。

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及用于芯片封裝件的結(jié)構(gòu)和形成方法。

背景技術(shù)：

半導(dǎo)體器件用于諸如個人電腦、手機(jī)、數(shù)碼相機(jī)和其他電子設(shè)備的各種電子應(yīng)用中。通常通過在半導(dǎo)體襯底上方依次沉積絕緣或介電層、導(dǎo)電層和半導(dǎo)體層，以及使用光刻和蝕刻工藝光刻圖案化各個材料層以在半導(dǎo)體襯底上方形成電路組件和元件來制造半導(dǎo)體器件。通過不斷減小最小部件尺寸，半導(dǎo)體工業(yè)不斷提高各種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成度，這允許更多組件集成到給定面積中。在一些應(yīng)用中，這些更小的電子部件還需要使用更小面積或更小高度的更小的封裝件。已經(jīng)開發(fā)新的封裝工藝以提高半導(dǎo)體器件的密度和功能。這些相對新型的半導(dǎo)體封裝工藝面臨制造挑戰(zhàn)。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的一個實(shí)施例，提供了一種芯片封裝件，包括：第一芯片結(jié)構(gòu)；第二芯片結(jié)構(gòu)，其中，所述第一芯片結(jié)構(gòu)的高度與所述第二芯片結(jié)構(gòu)的高度不同；以及封裝層，覆蓋所述第一芯片結(jié)構(gòu)的側(cè)壁和所述第二芯片結(jié)構(gòu)的側(cè)壁，其中，所述封裝層不覆蓋所述第一芯片結(jié)構(gòu)的頂面和所述第二芯片結(jié)構(gòu)的頂面。

根據(jù)本發(fā)明的另一實(shí)施例，還提供了一種芯片封裝件，包括：第一芯片結(jié)構(gòu)；第二芯片結(jié)構(gòu)，其中，所述第一芯片結(jié)構(gòu)的頂面高于所述第二芯片結(jié)構(gòu)的頂面；以及模塑料層，環(huán)繞所述第一芯片結(jié)構(gòu)和所述第二芯片結(jié)構(gòu)，其中，所述模塑料層不覆蓋所述第一芯片結(jié)構(gòu)的所述頂面和所述第二芯片結(jié)構(gòu)的所述頂面。

根據(jù)本發(fā)明的又另一實(shí)施例，還提供了一種用于形成芯片封裝件的方法，包括：在襯底上方接合第一芯片結(jié)構(gòu)和第二芯片結(jié)構(gòu)；形成離型膜以覆蓋所述第一芯片結(jié)構(gòu)的頂面和所述第二芯片結(jié)構(gòu)的頂面；在形成所述離型膜之后，形成封裝層以環(huán)繞所述第一芯片結(jié)構(gòu)和所述第二芯片結(jié)構(gòu)；去除所述離型膜使得暴露所述第一芯片結(jié)構(gòu)的所述頂面、所述第二芯片結(jié)構(gòu)的所述頂面和所述封裝層的頂面。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時，從以下詳細(xì)描述可最佳地理解本發(fā)明的各個方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個部件未按比例繪制。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增大或減小。

圖1A至圖1F是根據(jù)一些實(shí)施例的用于形成芯片封裝件的工藝的各個階段的截面圖。

圖2是根據(jù)一些實(shí)施例的芯片封裝件的截面圖。

圖3A至圖3E是根據(jù)一些實(shí)施例的用于形成芯片封裝件的工藝的各個階段的截面圖。

具體實(shí)施方式

下列公開提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗?。下面將描述元件和布置的特定?shí)例以簡化本發(fā)明。當(dāng)然這些僅僅是實(shí)例并不旨在限定本發(fā)明。例如，在以下描述中，在第二部件上方或上形 成第一部件可以包括第一部件和第二部件直接接觸的實(shí)施例，也可以包括在第一部件和第二部件之間形成額外的部件使得第一部件和第二部件可以不直接接觸的實(shí)施例。而且，本發(fā)明在各個實(shí)例中可重復(fù)參考數(shù)字和/或字母。這種重復(fù)僅是為了簡明和清楚，其自身并不表示所論述的各個實(shí)施例和/或配置之間的關(guān)系。

此外，為便于描述，在此可以使用諸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空間相對術(shù)語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關(guān)系。空間相對術(shù)語旨在包括除了附圖中所示的方位之外，在使用中或操作中的器件的不同方位。裝置可以以其他方式定位(旋轉(zhuǎn)90度或在其他方位)，并且通過在本文中使用的空間關(guān)系描述符可同樣地作相應(yīng)地解釋。

描述了本發(fā)明的一些實(shí)施例。圖1A至圖1F是根據(jù)一些實(shí)施例的用于形成芯片封裝件的工藝的各個階段的截面圖?？梢栽趫D1A至圖1F描述的階段之前、期間和/或之后提供額外的操作。對于不同的實(shí)施例，描述的一些階段可以被替換或消除?？梢詫㈩~外的部件添加至半導(dǎo)體器件結(jié)構(gòu)。對于不同的實(shí)施例，可以替換或消除下面所描述的一些部件。雖然一些實(shí)施例描述為按照特定的順序?qū)嵤┎僮?，但這些操作也可以以任何合理的順序來實(shí)施。

如圖1A所示，根據(jù)一些實(shí)施例，在襯底180上方接合芯片結(jié)構(gòu)10、10’和20。在一些實(shí)施例中，芯片結(jié)構(gòu)10’高于芯片結(jié)構(gòu)10，以及芯片結(jié)構(gòu)10高于芯片結(jié)構(gòu)20。如圖1A所示，在一些實(shí)施例中，芯片結(jié)構(gòu)10’的頂面高于芯片結(jié)構(gòu)10的頂面。在一些實(shí)施例中，芯片結(jié)構(gòu)10的頂面高于芯片結(jié)構(gòu)20的頂面。

在一些實(shí)施例中，芯片結(jié)構(gòu)10是單個半導(dǎo)體芯片。在一些實(shí)施例中，芯片結(jié)構(gòu)10包括半導(dǎo)體襯底100和形成在半導(dǎo)體襯底100上的互連結(jié)構(gòu)(未示出)。例如，互連結(jié)構(gòu)形成在面向襯底180的底面上?；ミB結(jié)構(gòu)包括多個層間介電層和形成在層間介電層中的多個導(dǎo)電部件。這些導(dǎo)電部件包括導(dǎo)電線、導(dǎo)電通孔和導(dǎo)電接觸件。導(dǎo)電部件的一些部分可以用作導(dǎo)電焊盤。

在一些實(shí)施例中，各個器件元件形成在半導(dǎo)體襯底100中。各個器件元件的實(shí)施例包括晶體管(例如，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極結(jié)型晶體管(BJT)、高壓晶體管、高頻晶體管、p溝道和/或n溝道場效應(yīng)晶體管(PFET/NFET)等)、二極管、或其他適用的元件。

器件元件通過互連結(jié)構(gòu)連通以形成集成電路器件。集成電路器件包括邏輯器件、存儲器件(例如，靜態(tài)隨機(jī)存取存儲器，SRAMs)、無線射頻器件(RF)、輸入/輸出(I/O)器件、芯片上系統(tǒng)(SoC)器件、其他合適類型的器件或它們的組合。在一些實(shí)施例中，芯片結(jié)構(gòu)10是包括多個功能的芯片上系統(tǒng)(SoC)芯片。

在一些實(shí)施例中，芯片結(jié)構(gòu)10’類似于芯片結(jié)構(gòu)10。芯片結(jié)構(gòu)10’包括半導(dǎo)體襯底100’和形成在半導(dǎo)體襯底100’上的互連結(jié)構(gòu)(未示出)。例如，互連結(jié)構(gòu)形成在面向襯底180的底面上。在一些實(shí)施例中，芯片結(jié)構(gòu)10’是包括多個功能的芯片上系統(tǒng)(SoC)芯片。在一些實(shí)施例中，芯片結(jié)構(gòu)10和芯片結(jié)構(gòu)10’的多功能的一些或者部分互不相同。

在一些實(shí)施例中，芯片結(jié)構(gòu)20包括堆疊的多個半導(dǎo)體管芯。如圖1A所示，芯片結(jié)構(gòu)20包括半導(dǎo)體管芯200、半導(dǎo)體管芯202A、半導(dǎo)體管芯202B、半導(dǎo)體管芯202C、半導(dǎo)體管芯202D、半導(dǎo)體管芯202E、半導(dǎo)體管芯202F、半導(dǎo)體管芯202G和半導(dǎo)體管芯202H。在一些實(shí)施例中，芯片結(jié)構(gòu)20包括封裝和保護(hù)這些半導(dǎo)體管芯的模塑料層210。模塑料層210可以包括具有填充料分散在其中的環(huán)氧樹脂。填充料可以包括纖維、絕緣粒子、其他合適的元件或它們的組合。

在一些實(shí)施例中，半導(dǎo)體管芯202A、半導(dǎo)體管芯202B、半導(dǎo)體管芯202C、半導(dǎo)體管芯202D、半導(dǎo)體管芯202E、半導(dǎo)體管芯202F、半導(dǎo)體管芯202G和半導(dǎo)體管芯202H是存儲管芯。存儲管芯可以包括諸如靜態(tài)隨機(jī)存取存儲(SRAM)器、動態(tài)隨機(jī)存取存儲(DRAM)器、其他合適的器件或它們的組合的存儲器件。在一些實(shí)施例中，半導(dǎo)體管芯200是電連接到堆疊于其上的存儲管芯的控制管芯。芯片結(jié)構(gòu)20可以起到高帶寬存儲器(HBM)的作用。

可以對本發(fā)明的實(shí)施例作出許多改變和/或修改。在一些實(shí)施例中，芯片結(jié)構(gòu)20包括單個半導(dǎo)體芯片。半導(dǎo)體芯片可以是SoC芯片。

如圖1A所示，在一些實(shí)施例中，導(dǎo)電接合結(jié)構(gòu)206形成于這些半導(dǎo)體管芯200、半導(dǎo)體管芯202A、半導(dǎo)體管芯202B、半導(dǎo)體管芯202C、半導(dǎo)體管芯202D、半導(dǎo)體管芯202E、半導(dǎo)體管芯202F、半導(dǎo)體管芯202G和半導(dǎo)體管芯202H之間以將他們結(jié)合在一起。在一些實(shí)施例中，導(dǎo)電接合結(jié)構(gòu)206的每個均包括金屬柱和/或焊料凸塊。在一些實(shí)施例中，底部填充元件208形成于這些半導(dǎo)體管芯之間以環(huán)繞和保護(hù)導(dǎo)電接合結(jié)構(gòu)206。在一些實(shí)施例中，底部填充元件208包括具有填充料分散其中的環(huán)氧樹脂。填充料可以包括纖維、絕緣粒子、其他合適的元件或它們的組合。在一些實(shí)施例中，分散于底部填充元件208中的填充物的大小和密度小于分散于模塑料層210中的填充物的大小和密度。

如圖1A所示，在一些實(shí)施例中，多個導(dǎo)電部件282形成在管芯結(jié)構(gòu)20中的半導(dǎo)體管芯的一些中。導(dǎo)電部件282的每個穿透半導(dǎo)體管芯200、半導(dǎo)體管芯202A、半導(dǎo)體管芯202B、半導(dǎo)體管芯202C、半導(dǎo)體管芯202D、半導(dǎo)體管芯202E、半導(dǎo)體管芯202F、半導(dǎo)體管芯202G和半導(dǎo)體管芯202H中的一個以及電連接至導(dǎo)電接合結(jié)構(gòu)206的一個。將導(dǎo)電部件282用作硅通孔(TSV)。電信號能夠通過導(dǎo)電部件282在這些垂直堆疊半導(dǎo)體管芯之間傳輸。

如圖1A所示，根據(jù)一些實(shí)施例，芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20通過導(dǎo)電接合結(jié)構(gòu)106接合在半導(dǎo)體襯底180上。在一些實(shí)施例中，導(dǎo)電接合結(jié)構(gòu)106包括焊料凸塊、金屬柱凸塊、其他合適的結(jié)構(gòu)或它們的組合。如圖1A所示，在一些實(shí)施例中，每個導(dǎo)電接合結(jié)構(gòu)106均包括金屬柱凸塊102、焊料元件104和金屬柱凸塊184。例如，金屬柱凸塊102和金屬柱凸塊184大致由銅制成。

在一些實(shí)施例中，許多金屬柱凸塊102形成在管芯結(jié)構(gòu)10、管芯結(jié)構(gòu)10’和管芯結(jié)構(gòu)20的底面上方。在一些實(shí)施例中，在與管芯結(jié)構(gòu)10、管芯結(jié)構(gòu)10’和管芯結(jié)構(gòu)20接合之前，許多金屬柱凸塊184形成在襯底180上方。

在一些實(shí)施例中，在接合工藝之前，諸如焊膏的焊料材料應(yīng)用在金屬柱凸塊102和金屬柱凸塊184其中一個或者兩者上。然后，金屬柱凸塊102和金屬柱凸塊184通過焊料材料接合在一起。焊料材料在金屬柱凸塊102和金屬柱凸塊184之間形成焊料元件104。結(jié)果，如圖1A所示，形成導(dǎo)電接合結(jié)構(gòu)106。在一些實(shí)施例中，焊料材料是含錫(Sn)合金材料。焊料材料也包括其他元素。元素可以包括鉛、銀、銅、鎳、鉍、其他合適的元素或者它們的組合。在一些實(shí)施例中，焊料材料不包括鉛。

在一些實(shí)施例中，襯底180包括半導(dǎo)體材料、陶瓷材料、絕緣材料、高分子材料、其他合適的材料或它們的組合。在一些實(shí)施例中，襯底180是半導(dǎo)體襯底。半導(dǎo)體襯底可以是諸如硅晶圓的半導(dǎo)體晶圓。

如圖1A所示，根據(jù)一些實(shí)施例，許多導(dǎo)電部件182形成在半導(dǎo)體襯底180中。在一些實(shí)施例中，在形成金屬柱凸塊184之前，形成導(dǎo)電部件182。在一些實(shí)施例中，各個導(dǎo)電部件182電連接到隨后形成的其中一個金屬柱凸塊184?；ミB結(jié)構(gòu)(未示出)包括，例如，再分配層，可以用于在導(dǎo)電部件182和金屬柱凸塊184之間形成電連接。在一些實(shí)施例中，絕緣元件(未示出)形成在導(dǎo)電部件182和襯底180之間以防止不同的導(dǎo)電部件182之間短路。在其他一些實(shí)施例中，襯底180是絕緣襯底。在這些實(shí)例中，可以不形成絕緣元件。

在一些實(shí)施例中，導(dǎo)電部件182是由銅、鋁、鈦、鎢、鈷、金、鉑、其他合適的導(dǎo)電材料或它們的組合制成。在一些實(shí)施例中，絕緣元件由氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、其他合適的材料或它們的組合制成。在一些實(shí)施例中，一個或多個光刻和蝕刻工藝用于形成限定導(dǎo)電部件182的位置的多個開口。然后，在襯底180上方按順序沉積絕緣層和導(dǎo)電層以填充開口。隨后執(zhí)行平坦化工藝以去除開口外的絕緣層和導(dǎo)電層的部分。結(jié)果，開口中的絕緣層和導(dǎo)電層的剩余部分分別形成絕緣元件和導(dǎo)電部件182。

如圖1B所示，根據(jù)一些實(shí)施例，形成底部填充層108以圍繞和保護(hù)導(dǎo)電接合結(jié)構(gòu)106。在一些實(shí)施例中，底部填充層108與導(dǎo)電接合結(jié)構(gòu)106直接接觸。在一些實(shí)施例中，液態(tài)的底部填充材料通過毛細(xì)管作用分配和 固化以形成底部填充層108。在一些實(shí)施例中，底部填充層108包括具有填充料分散其中的環(huán)氧樹脂。填充料可以包括纖維、粒子、其他合適的元件或它們的組合。

如圖1C所示，根據(jù)一些實(shí)施例，在芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’、和芯片結(jié)構(gòu)20的頂面上方形成離型膜109。在一些實(shí)施例中，離型膜109附著在芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20的頂面上。在一些實(shí)施例中，離型膜109能夠容易地從芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20上去除。在一些實(shí)施例中，離型膜109可以通過諸如紫外線輻射或激光輻射的光照輻射從芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20上去除。

如圖1D所示，根據(jù)一些實(shí)施例，封裝層110形成在離型膜109和襯底180之間以環(huán)繞和/或封裝芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20。在一些實(shí)施例中，封裝層110填充由芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’、芯片結(jié)構(gòu)20、離型膜109和襯底180環(huán)繞的空間。在一些實(shí)施例中，封裝層110和底部填充層108直接接觸。在一些實(shí)施例中，封裝層110和導(dǎo)電接合結(jié)構(gòu)106不直接接觸。在一些實(shí)施例中，封裝層110和管芯結(jié)構(gòu)20的模塑料層210直接接觸。

在一些實(shí)施例中，封裝層110包括聚合物材料。在一些實(shí)施例中，封裝層110是模塑料層。模塑料層可以包括具有填充料分散在其中的環(huán)氧樹脂。填充料可以包括纖維、絕緣粒子、其他合適的元件或它們的組合。在一些實(shí)施例中，分散于封裝層110中的填充物的大小和/或密度大于分散于底部填充層108中的填充物的大小和/或密度。

在一些實(shí)施例中，液態(tài)的模塑料材料分配在離型膜109和襯底180之間的空間內(nèi)。例如，液態(tài)的模塑料通過毛細(xì)管作用分配。隨后，實(shí)施熱操作以處理液態(tài)的模塑料材料。結(jié)果，液態(tài)的模塑料材料變硬以及轉(zhuǎn)變成封裝層110。在一些實(shí)施例中，在介于約200℃至約230℃范圍內(nèi)的溫度下實(shí)施熱操作，熱操作的操作時間介于約1小時至約3小時的范圍內(nèi)。

如圖1D所示，在一些實(shí)施例中，封裝層110覆蓋芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20的側(cè)壁。在一些實(shí)施例中，封裝層110不覆蓋芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20的頂面。由于離型膜109，阻止 了液態(tài)的模塑料材料覆蓋在芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20的頂面。因此，如圖1D所示，在一些實(shí)施例中，封裝層110不覆蓋芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20的頂面。

如圖1D所示，在一些實(shí)施例中，封裝層110具有傾斜面S1和傾斜面S2(例如，相對于管芯結(jié)構(gòu)10的頂面)。在一些實(shí)施例中，傾斜面S1連接芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)10的頂面。在一些實(shí)施例中，傾斜面S2連接芯片結(jié)構(gòu)10和芯片結(jié)構(gòu)20的頂面。在一些實(shí)施例中，傾斜面S1和傾斜面S2是平坦表面。在一些實(shí)施例中，傾斜面S1和傾斜面S2包括彎曲部分。

如圖1E所示，根據(jù)一些實(shí)施例，從芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’、芯片結(jié)構(gòu)20和封裝層110去除或分離離型膜109。之后，如圖1G所示，根據(jù)一些實(shí)施例，減薄襯底180以暴露導(dǎo)電部件182。在一些實(shí)施例中，各個導(dǎo)電部件182都穿過襯底180。在一些實(shí)施例中，各個導(dǎo)電部件182電連接到導(dǎo)電接合結(jié)構(gòu)106的一個。

在一些實(shí)施例中，翻轉(zhuǎn)并且倒置圖1E所示的結(jié)構(gòu)。在一些實(shí)施例中，在芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’、芯片結(jié)構(gòu)20和封裝層110的頂面應(yīng)用載體膠(未示出)以提供一個大致平坦的表面。具有大致平坦表面的載體膠可以為襯底180后續(xù)的減薄工藝提供方便。隨后，使用平坦化工藝減薄襯底180以暴露導(dǎo)電部件182。平坦化工藝可以包括CMP工藝、研磨工藝、蝕刻工藝、其他適用的工藝或它們的組合。

之后，如圖1E所示，根據(jù)一些實(shí)施例，在襯底180上方形成導(dǎo)電元件。如圖1E所示，在一些實(shí)施例中，導(dǎo)電元件包括金屬柱114和焊料元件116。然而，可以對本發(fā)明的實(shí)施例作出許多改變和/或修改。在一些其他實(shí)施例中，導(dǎo)電元件具有不同的結(jié)構(gòu)。例如，導(dǎo)電元件不包括金屬柱。導(dǎo)電元件可以僅僅包括焊料凸塊。在一些實(shí)施例中，形成緩沖層112以保護(hù)導(dǎo)電元件。在一些實(shí)施例中，各個金屬柱114電連接到其中一個導(dǎo)電部件182。在一些實(shí)施例中，這時去除載體膠。

如圖1F所示，根據(jù)一些實(shí)施例，圖1E所示的結(jié)構(gòu)接合到襯底118上。在一些實(shí)施例中，襯底118是諸如印刷電路板的電路板。在其他一些實(shí)施例中，襯底118是陶瓷襯底。如圖1F所示，在一些實(shí)施例中，導(dǎo)電元件 120和導(dǎo)電元件124形成在襯底118的相對的表面上。在一些實(shí)施例中，導(dǎo)電元件120和導(dǎo)電元件124是諸如控制芯片坍塌連接(C4)凸塊和/或球柵陣列(BGA)凸塊的焊料凸塊。如圖1F所示，在一些實(shí)施例中，導(dǎo)電元件120和焊料元件116被回流和接合在一起。

在一些實(shí)施例中，導(dǎo)電元件120的一個通過形成在襯底118中的導(dǎo)電部件(未示出)電連接到其中一個導(dǎo)電元件124。導(dǎo)電部件可以包括導(dǎo)電線和導(dǎo)電通孔。在一些實(shí)施例中，底部填充層122然后形成在襯底118和襯底180之間以保護(hù)他們之間的導(dǎo)電接合結(jié)構(gòu)。

在一些實(shí)施例中，在形成封裝層110過程中，不對芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20的頂面實(shí)施平坦化工藝。因此，由于沒有對芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20的頂面實(shí)施平坦化工藝，因此芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20免受了損傷。顯著地改進(jìn)了芯片封裝件的可靠性和質(zhì)量。

可以對本發(fā)明的實(shí)施例作出許多改變和/或修改。圖2是根據(jù)一些實(shí)施例的芯片封裝件的截面圖。在一些實(shí)施例中，沒有形成底部填充層108。在一些實(shí)施例中，封裝層110填充襯底180和芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)180’、芯片結(jié)構(gòu)20之間的空間。封裝層110圍繞導(dǎo)電接合結(jié)構(gòu)106。在一些實(shí)施例中，由于沒有形成底部填充層108，因此封裝層110和導(dǎo)電接合結(jié)構(gòu)106直接接觸。

在一些實(shí)施例中，將襯底180用作插入器。襯底180可以用于改進(jìn)芯片封裝件結(jié)構(gòu)的強(qiáng)度和可靠性。然而，本發(fā)明的實(shí)施例不限制于此。可以對本發(fā)明的實(shí)施例作出許多改變和/或修改。在一些實(shí)施例中，沒有形成襯底180。

圖3A至圖3E是根據(jù)一些實(shí)施例的用于形成芯片封裝件的工藝的各個階段的截面圖。如圖3A所示，根據(jù)一些實(shí)施例，芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20附接在載體襯底300上?？梢允褂谜掣綄?未示出)將芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20附接在載體襯底300上。在一些實(shí)施例中，載體襯底300包括玻璃襯底、陶瓷襯底、半導(dǎo)體襯底、高分子襯底、其他合適的襯底或它們的組合。在一些實(shí)施例中，在隨后的工 藝中，載體襯底300是臨時襯底以支撐芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20。隨后，可以除去載體襯底300。

如圖3B所示，根據(jù)一些實(shí)施例，形成阻擋膜309以覆蓋管芯結(jié)構(gòu)10、管芯結(jié)構(gòu)10’和管芯結(jié)構(gòu)20的頂面。在一些實(shí)施例中，阻擋膜309附著在芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20的頂面上。在一些實(shí)施例中，阻擋膜309能夠容易地從芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20上去除。在一些實(shí)施例中，阻擋膜309可以通過諸如紫外線輻射或激光輻射的光照輻射從芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20上去除。

如圖3C所示，根據(jù)一些實(shí)施例，封裝層310形成在載體襯底300和阻擋膜310之間以封裝芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20。在一些實(shí)施例中，封裝層310填充芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20之間的空隙。在一些實(shí)施例中，封裝層310和芯片結(jié)構(gòu)20的模塑料層210直接接觸。在一些實(shí)施例中，封裝層310的材料及形成方法類似于封裝層110的材料及形成方法。在一些其他實(shí)施例中，然后去除阻擋層309。

如圖3C所示，在一些實(shí)施例中，封裝層310覆蓋芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20的側(cè)壁。在一些實(shí)施例中，由于阻擋層310，因此封裝層310不覆蓋芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20的頂面。如圖3C所示，在一些實(shí)施例中，與封裝層110相似，封裝層310具有傾斜面S1’和傾斜面S2’。

如圖3D所示，根據(jù)一些實(shí)施例，除去載體襯底300，以暴露芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20的底面。在一些實(shí)施例中，芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’、芯片結(jié)構(gòu)20和封裝層310的底面是彼此基本上共面的。

隨后，如圖3D所示，根據(jù)一些實(shí)施例，在芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’、芯片結(jié)構(gòu)20底面的上方形成導(dǎo)電元件。如圖3D所示，在一些實(shí)施例中，導(dǎo)電元件包括金屬柱314和焊料元件316。在一些其他實(shí)施例中，導(dǎo)電元件包括其他的配置。在一些實(shí)施例中，形成緩沖層(未示出)以保護(hù)導(dǎo)電元件。

如圖3E所示，根據(jù)一些實(shí)施例，圖3D所示的結(jié)構(gòu)接合到襯底318上。在一些實(shí)施例中，襯底318是諸如印刷電路板的電路板。在其他一些實(shí)施 例中，襯底318是陶瓷襯底。在一些實(shí)施例中，導(dǎo)電元件320和導(dǎo)電元件324形成在襯底318的相對的表面上，如圖3E所示。在一些實(shí)施例中，導(dǎo)電元件320和導(dǎo)電元件324是諸如控制芯片坍塌連接(C4)凸塊和/或球柵陣列(BGA)凸塊的焊料凸塊。如圖3E所示，在一些實(shí)施例中，導(dǎo)電元件320和焊料元件316被回流和接合在一起。

在一些實(shí)施例中，導(dǎo)電元件320的每個通過形成在襯底318中的導(dǎo)電部件(未示出)電連接到其中一個導(dǎo)電元件324。導(dǎo)電部件可以包括導(dǎo)電線和導(dǎo)電通孔。在一些實(shí)施例中，底部填充層322然后形成在襯底318和包括芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20的芯片之間以保護(hù)他們之間的導(dǎo)電接合結(jié)構(gòu)。在一些實(shí)施例中，封裝層310和其間的導(dǎo)電接合結(jié)構(gòu)不直接接觸。

在一些實(shí)施例中，在形成封裝層310過程中，不對芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20的頂面實(shí)施平坦化工藝。因此，由于沒有對芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20的頂面實(shí)施平坦化工藝，因此芯片結(jié)構(gòu)10、芯片結(jié)構(gòu)10’和芯片結(jié)構(gòu)20免受了損傷。顯著地改進(jìn)了芯片封裝件的可靠性和質(zhì)量。

本發(fā)明的實(shí)施例形成包括具有不同高度的芯片結(jié)構(gòu)的芯片封裝件。離型膜(或阻擋膜)附接在芯片結(jié)構(gòu)的頂面上。然后，形成諸如模塑料層的封裝層以封裝芯片結(jié)構(gòu)。由于離型膜，封裝層不覆蓋芯片結(jié)構(gòu)的頂面。在形成封裝層過程中，不對芯片結(jié)構(gòu)的表面實(shí)施平坦化工藝。因此，顯著地改進(jìn)了芯片封裝件的性能和可靠性。

根據(jù)一些實(shí)施例，提供了芯片封裝件。芯片封裝件包括第一芯片結(jié)構(gòu)和第二芯片結(jié)構(gòu)。第一芯片結(jié)構(gòu)的高度與第二芯片結(jié)構(gòu)高度不同。芯片封裝件也包括覆蓋第一芯片結(jié)構(gòu)的側(cè)壁和第二芯片結(jié)構(gòu)的側(cè)壁的封裝層。封裝層不覆蓋第一芯片結(jié)構(gòu)的頂面和第二芯片結(jié)構(gòu)的頂面。

根據(jù)一些實(shí)施例，提供了芯片封裝件。芯片封裝件包括第一芯片結(jié)構(gòu)和第二芯片結(jié)構(gòu)。第一芯片結(jié)構(gòu)的頂面高于第二芯片結(jié)構(gòu)的頂面。芯片封裝件也包括環(huán)繞第一芯片結(jié)構(gòu)和第二芯片結(jié)構(gòu)的模塑料層。模塑料層不覆蓋第一芯片結(jié)構(gòu)和第二芯片結(jié)構(gòu)的頂面。

根據(jù)一些實(shí)施例，提供了一種形成芯片封裝件的方法。該方法包括在襯底上方接合第一芯片結(jié)構(gòu)和第二芯片結(jié)構(gòu)。該方法也包括形成離型膜以覆蓋第一芯片結(jié)構(gòu)和第二芯片結(jié)構(gòu)的頂面。該方法進(jìn)一步包括形成離型膜以覆蓋第一芯片結(jié)構(gòu)和第二芯片結(jié)構(gòu)的頂面。此外，該方法包括除去離型膜以暴露第一芯片結(jié)構(gòu)的頂面、第二芯片結(jié)構(gòu)的頂面和封裝層的頂面。

根據(jù)本發(fā)明的一個實(shí)施例，提供了一種芯片封裝件，包括：第一芯片結(jié)構(gòu)；第二芯片結(jié)構(gòu)，其中，所述第一芯片結(jié)構(gòu)的高度與所述第二芯片結(jié)構(gòu)的高度不同；以及封裝層，覆蓋所述第一芯片結(jié)構(gòu)的側(cè)壁和所述第二芯片結(jié)構(gòu)的側(cè)壁，其中，所述封裝層不覆蓋所述第一芯片結(jié)構(gòu)的頂面和所述第二芯片結(jié)構(gòu)的頂面。

在上述芯片封裝件中，所述封裝層具有連接所述第一芯片結(jié)構(gòu)的所述頂面和所述第二芯片結(jié)構(gòu)的所述頂面的傾斜面。

在上述芯片封裝件中，所述第二芯片結(jié)構(gòu)包括多個堆疊的存儲管芯。

在上述芯片封裝件中，進(jìn)一步包括襯底，其中，所述第一芯片結(jié)構(gòu)和所述第二芯片結(jié)構(gòu)通過導(dǎo)電接合結(jié)構(gòu)接合在所述襯底上。

在上述芯片封裝件中，所述襯底是半導(dǎo)體襯底。

在上述芯片封裝件中，進(jìn)一步包括穿透所述襯底并且電連接至所述導(dǎo)電接合結(jié)構(gòu)的一個導(dǎo)電接合結(jié)構(gòu)的導(dǎo)電部件。

在上述芯片封裝件中，所述封裝層環(huán)繞所述導(dǎo)電接合結(jié)構(gòu)并且與所述導(dǎo)電接合結(jié)構(gòu)直接接觸。

在上述芯片封裝件中，進(jìn)一步包括環(huán)繞所述導(dǎo)電接合結(jié)構(gòu)并與所述導(dǎo)電接合結(jié)構(gòu)直接接觸的底部填充層，其中，所述底部填充層在所述襯底和所述封裝層之間。

在上述芯片封裝件中，所述底部填充層與所述封裝層直接接觸。

在上述芯片封裝件中，所述第二芯片結(jié)構(gòu)包括環(huán)繞至少一個半導(dǎo)體管芯的模塑料層，并且所述模塑料層與所述封裝層直接接觸。

根據(jù)本發(fā)明的另一實(shí)施例，還提供了一種芯片封裝件，包括：第一芯片結(jié)構(gòu)；第二芯片結(jié)構(gòu)，其中，所述第一芯片結(jié)構(gòu)的頂面高于所述第二芯片結(jié)構(gòu)的頂面；以及模塑料層，環(huán)繞所述第一芯片結(jié)構(gòu)和所述第二芯片結(jié) 構(gòu)，其中，所述模塑料層不覆蓋所述第一芯片結(jié)構(gòu)的所述頂面和所述第二芯片結(jié)構(gòu)的所述頂面。

在上述芯片封裝件中，進(jìn)一步包括襯底，其中，所述第一芯片結(jié)構(gòu)和所述第二芯片結(jié)構(gòu)通過導(dǎo)電接合結(jié)構(gòu)接合在所述襯底上。

在上述芯片封裝件中，進(jìn)一步包括穿透所述襯底并且電連接至所述導(dǎo)電接合結(jié)構(gòu)的導(dǎo)電部件。

在上述芯片封裝件中，所述模塑料層環(huán)繞所述導(dǎo)電接合結(jié)構(gòu)并且與所述導(dǎo)電接合結(jié)構(gòu)直接接觸。

在上述芯片封裝件中，進(jìn)一步包括第三芯片結(jié)構(gòu)，其中，所述模塑料層環(huán)繞所述第三芯片結(jié)構(gòu)，所述模塑料層不覆蓋所述第三芯片結(jié)構(gòu)的頂面，以及所述第三芯片結(jié)構(gòu)包括多個堆疊的存儲管芯。

根據(jù)本發(fā)明的又另一實(shí)施例，還提供了一種用于形成芯片封裝件的方法，包括：在襯底上方接合第一芯片結(jié)構(gòu)和第二芯片結(jié)構(gòu)；形成離型膜以覆蓋所述第一芯片結(jié)構(gòu)的頂面和所述第二芯片結(jié)構(gòu)的頂面；在形成所述離型膜之后，形成封裝層以環(huán)繞所述第一芯片結(jié)構(gòu)和所述第二芯片結(jié)構(gòu)；去除所述離型膜使得暴露所述第一芯片結(jié)構(gòu)的所述頂面、所述第二芯片結(jié)構(gòu)的所述頂面和所述封裝層的頂面。

在上述用于形成芯片封裝件的方法其中，所述第一芯片結(jié)構(gòu)和所述第二芯片結(jié)構(gòu)通過多個導(dǎo)電接合結(jié)構(gòu)接合在所述襯底上。

在上述用于形成芯片封裝件的方法其中，進(jìn)一步包括在形成所述封裝層之前，形成底部填充層以環(huán)繞所述導(dǎo)電接合結(jié)構(gòu)。

在上述用于形成芯片封裝件的方法其中，所述封裝層填充位于所述導(dǎo)電接合結(jié)構(gòu)之間的空間。

在上述用于形成芯片封裝件的方法其中，進(jìn)一步包括：在接合所述第一芯片結(jié)構(gòu)和所述第二芯片結(jié)構(gòu)之前，在所述襯底中形成導(dǎo)電部件；以及

在形成所述封裝層之后，從所述襯底的表面減薄所述襯底以暴露所述導(dǎo)電部件。

上述內(nèi)容概括了幾個實(shí)施例的特征使得本領(lǐng)域技術(shù)人員可更好地理解本公開的各個方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以很容易地使用本 發(fā)明作為基礎(chǔ)來設(shè)計或更改其他用于達(dá)到與本文所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識到，這些等效結(jié)構(gòu)并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行各個變化、替換以及改變。