本發(fā)明屬于半導(dǎo)體封裝技術(shù)領(lǐng)域，特別是涉及一種芯片封裝結(jié)構(gòu)及其封裝方法。

背景技術(shù)：

晶圓級封裝(Wafer Level Packaging；WLP)是IC封裝方式的一種，是整片晶圓生產(chǎn)完成后，直接在晶圓上進(jìn)行封裝測試，完成之后才切割制成單顆IC。不須經(jīng)過打線或填膠，而封裝之后的芯片尺寸等同晶粒原來大小，因此也稱為晶圓級芯片尺寸封裝(Wafer Level Chip Scale Package；WLCSP)。由于WLP具有較小封裝尺寸與較佳電性表現(xiàn)的優(yōu)勢，因此，較容易組裝制程、降低整體生產(chǎn)成本等。目前，晶圓級芯片尺寸的TSV封裝方法為：在晶圓基底的背面上做開口，該開口從晶圓的背面延伸到晶圓的正面，并暴露出正面的焊墊，在開口內(nèi)壁鋪設(shè)金屬線路，將焊墊的電性引到晶圓的背面，通常在芯片基底上鋪金屬線路前還有鈍化制程，芯片晶圓較薄時(shí)會(huì)有翹曲問題，且互連密度及成本還有很多的改進(jìn)空間。

技術(shù)實(shí)現(xiàn)要素：

為了克服傳統(tǒng)芯片封裝結(jié)構(gòu)及其實(shí)現(xiàn)方法的不足，本發(fā)明提供一種晶圓級的芯片封裝結(jié)構(gòu)及其封裝方法，利用穿塑孔技術(shù)完成芯片焊墊電性引致芯片的背面，具有制程簡單，成本低且互連密度高等優(yōu)點(diǎn)。

本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的：

一種芯片封裝結(jié)構(gòu)，包括至少一個(gè)芯片，所述芯片正面具有元件區(qū)及若干焊墊；所述芯片背面形成有暴露焊墊背面的第一開口，所述第一開口內(nèi)及芯片背面由塑封材料覆蓋，各焊墊的電性通過穿透塑封材料的垂直導(dǎo)電互連結(jié)構(gòu)引出至芯片背面的塑封材料上，與所述芯片背面塑封材料上形成的金屬線路電連接，所述金屬線路上形成有作為芯片的電性引出端的導(dǎo)電體。

進(jìn)一步的，所述焊墊背面的塑封材料的投影面積大于所述焊墊的面積。

進(jìn)一步的，所述第一開口的形狀為直孔、斜孔、直槽、斜槽或以上至少兩者的組合，或者半孔、半槽或其組合。

進(jìn)一步的，所述垂直導(dǎo)電互連結(jié)構(gòu)為：對應(yīng)焊墊位置的塑封材料中制作有暴露部分焊墊的第二開口，所述第二開口內(nèi)壁上形成有金屬層或者所述第二開口內(nèi)形成有金屬柱，所述金屬層或所述金屬柱電連接所述焊墊及所述金屬線路；或者所述垂直導(dǎo)電互連結(jié)構(gòu)為：嵌入塑封材料中并穿透塑封材料的金屬絲，所述金屬絲電連接所述焊墊及所述金屬線路。

進(jìn)一步的，所述第二開口的形狀為直孔、斜孔或兩者組合，或直槽、斜槽與直孔的組合。

進(jìn)一步的，所述金屬線路未延伸至所述芯片的邊緣位置。

進(jìn)一步的，所述芯片正面具有介質(zhì)層，所述焊墊位于所述介質(zhì)層上或所述介質(zhì)層內(nèi)。

進(jìn)一步的，靠近芯片四周側(cè)面開設(shè)有貫通芯片的切割口，所述切割口內(nèi)填充有包覆芯片四周側(cè)面的塑封材料。

進(jìn)一步的，所述金屬線路上鋪有保護(hù)層，所述保護(hù)層上設(shè)有暴露出金屬線路的第三開口，所述導(dǎo)電體形成于該第三開口內(nèi)。

一種芯片封裝結(jié)構(gòu)的封裝方法，包括以下步驟：

a、取一包括若干芯片單元的晶圓，其中，芯片單元正面有一介質(zhì)層，芯片單元周邊的介質(zhì)層內(nèi)或介質(zhì)層上具有若干焊墊；在晶圓背面相鄰芯片單元之間的位置形成暴露出焊墊的第一開口；

b、在第一開口內(nèi)填充滿塑封材料，并在晶圓背面覆蓋塑封材料；

c、在晶圓背面對應(yīng)焊墊的塑封材料上形成第二開口，所述第二開口底部暴露部分焊墊；

d、在第二開口內(nèi)壁及晶圓背面的塑封材料上鋪金屬線路，將焊墊電性引到晶圓的背面；

e、在金屬線路上鋪設(shè)一層保護(hù)層，并在保護(hù)層上預(yù)設(shè)焊球的位置暴露出金屬線路，在暴露的金屬線路上制作焊球；

f、切割晶圓，形成單顆芯片封裝結(jié)構(gòu)。

進(jìn)一步的，所述第一開口形成步驟分為兩步：先去除焊墊對應(yīng)位置的芯片襯底材料，形成預(yù)開口，再去除覆蓋在焊墊上的介質(zhì)層材料。

進(jìn)一步的，在形成第一開口前，減薄晶圓背面。

進(jìn)一步的，形成第一開口前，在晶圓正面粘結(jié)一載板。

進(jìn)一步的，第一開口填充塑封材料前，在第一開口底部沿切割道預(yù)開寬度小于相鄰芯片焊墊距離的切割口，使第一開口貫通晶圓，塑封材料填滿第一開口時(shí)，包覆芯片的邊緣。

本發(fā)明的有益效果是：本發(fā)明提供的晶圓級的芯片封裝結(jié)構(gòu)及其制作方法，在芯片焊墊對應(yīng)的開口內(nèi)及芯片背面采用塑封材料進(jìn)行塑封，能夠降低芯片晶圓的翹曲；采用激光燒蝕等工藝打孔穿透塑封，形成暴露焊墊的小尺寸開口，可實(shí)現(xiàn)高密度互連的封裝，且晶圓封裝完畢切割成單顆芯片時(shí)，切割界面由塑封材料包裹，可保護(hù)芯片不受外界環(huán)境影響；塑封材料本身為絕緣材料，節(jié)省了公知晶圓級封裝工藝中，在芯片基底上鋪金屬線路前的鈍化制程。因此，本發(fā)明芯片封裝結(jié)構(gòu)及封裝方法，具有制程簡單，成本低且互連密度高等優(yōu)點(diǎn)。

附圖說明

圖1為本發(fā)明芯片封裝結(jié)構(gòu)的局部剖面示意圖；

圖2為本發(fā)明中芯片單元俯視圖；

圖3為本發(fā)明去除焊墊對應(yīng)位置的芯片襯底材料，形成預(yù)開口的結(jié)構(gòu)示意圖；

圖4為本發(fā)明中去除覆蓋在焊墊上的介質(zhì)層材料，形成第一開口的結(jié)構(gòu)示意圖；

圖5為本發(fā)明中在第一開口內(nèi)及晶圓背面填充及覆蓋塑封材料的結(jié)構(gòu)示意圖；

圖6為本發(fā)明中形成暴露部分焊墊的第二開口的結(jié)構(gòu)示意圖；

圖7為本發(fā)明中在第二開口內(nèi)壁及晶圓背面的塑封材料上鋪金屬線路的結(jié)構(gòu)示意圖；

圖8為本發(fā)明中在金屬線路上鋪設(shè)一層保護(hù)層，并暴露出預(yù)設(shè)焊球位置的金屬線路的結(jié)構(gòu)示意圖；

圖9為本發(fā)明中在暴露的金屬線路上制作焊球的結(jié)構(gòu)示意圖；

圖10為本發(fā)明封裝方法流程圖；

圖11為本發(fā)明芯片側(cè)面由塑封材料完全包覆(同時(shí)包覆介質(zhì)層的端面)的結(jié)構(gòu)示意圖；

圖12為本發(fā)明垂直導(dǎo)電互連結(jié)構(gòu)為金屬柱的示意圖；

圖13為本發(fā)明垂直導(dǎo)電互連結(jié)構(gòu)為金屬絲的示意圖；

結(jié)合附圖做以下說明

1-芯片，2-介質(zhì)層，3-焊墊，401-預(yù)開口，4-第一開口，5-載板，6-塑封材料，7-第二開口，8-金屬線路，81-金屬柱，82-金屬絲9-保護(hù)層，10-導(dǎo)電體。

具體實(shí)施方式

為使本發(fā)明能夠更加易懂，下面結(jié)合附圖對本發(fā)明的具體實(shí)施方式做詳細(xì)的說明。為方便說明，實(shí)施例附圖的結(jié)構(gòu)中各組成部分未按正常比例縮放，故不代表實(shí)施例中各結(jié)構(gòu)的實(shí)際相對大小。本實(shí)施方式所說的結(jié)構(gòu)或面的上、上面或上側(cè)，還包括中間有其他層的情況。

如圖1和圖2所示，一種芯片封裝結(jié)構(gòu)，包括至少一個(gè)芯片1，所述芯片正面具有元件區(qū)、介質(zhì)層2及若干焊墊3，元件區(qū)位于中部，金屬焊墊位于元件區(qū)周邊，且金屬焊墊位于介質(zhì)層上或介質(zhì)層內(nèi)。襯底材料如硅、鍺、砷化鎵材料，介質(zhì)層材料如氧化硅、氮化硅等材料。

所述芯片背面形成有暴露焊墊背面的第一開口4，所述第一開口內(nèi)及芯片背面由塑封材料6覆蓋，各焊墊的電性通過穿透塑封材料的垂直導(dǎo)電互連結(jié)構(gòu)引出至芯片背面的塑封材料上，與所述芯片背面塑封材料上形成的金屬線路8電連接，所述金屬線路上形成有作為芯片的電性引出端的導(dǎo)電體10。

一實(shí)施例中，垂直導(dǎo)電互連結(jié)構(gòu)為：對應(yīng)焊墊位置的塑封材料中制作有暴露部分焊墊的第二開口7，所述第二開口內(nèi)壁上形成有金屬層，所述金屬層電連接所述焊墊及所述金屬線路。具體結(jié)構(gòu)為，所述芯片背面對應(yīng)焊墊的位置開有暴露焊墊的第一開口4，即第一開口貫穿芯片襯底及金屬焊墊背面上的介質(zhì)層，所述第一開口內(nèi)及芯片背面由塑封材料6填充及覆蓋，且對應(yīng)焊墊位置的塑封材料中制作有暴露部分焊墊的第二開口7；所述第二開口內(nèi)壁及所述芯片背面塑封材料上形成有相互連通的金屬線路8，該金屬線路實(shí)現(xiàn)將金屬焊墊的電性引到芯片的背面，所述金屬線路上鋪有保護(hù)層9，所述保護(hù)層上預(yù)設(shè)電性引出端的位置形成有暴露出金屬線路的第三開口，所述第三開口內(nèi)形成有作為芯片的電性引出端的導(dǎo)電體10。導(dǎo)電體可以為焊球或焊料凸點(diǎn)，本實(shí)施例優(yōu)選，在暴露的金屬線路上制作錫球。

優(yōu)選的，焊墊背面的塑封材料的投影面積大于所述焊墊的面積。

優(yōu)選的，所述第一開口的形狀為直孔、斜孔、直槽、斜槽及以上至少兩者的組合，或者半孔、半槽或其組合，如圖1所示為半槽。

優(yōu)選的，所述第二開口的形狀為直孔、斜孔或兩者組合，或直槽、斜槽與直孔的組合。

優(yōu)選的，所述金屬線路未延伸至所述芯片的邊緣位置，這樣金屬線路可被保護(hù)層9完全包覆，防止暴露在外環(huán)境中被腐蝕。

優(yōu)選的，靠近芯片四周側(cè)面開設(shè)有貫通芯片的切割口，所述切割口內(nèi)填充有包覆芯片四周側(cè)面的塑封材料，也就是說芯片側(cè)面由塑封材料完全包覆，即同時(shí)包覆介質(zhì)層2的端面，如圖11所示，提高芯片的可靠性。

其他實(shí)施例中，垂直導(dǎo)電互連結(jié)構(gòu)為：對應(yīng)焊墊位置的塑封材料中制作有暴露部分焊墊的第二開口7，所述第二開口內(nèi)形成有金屬柱81，所述金屬柱電連接所述焊墊及所述金屬線路；或者所述垂直導(dǎo)電互連結(jié)構(gòu)為：嵌入塑封材料中并穿透塑封材料的金屬絲82，所述金屬絲電連接所述焊墊及所述金屬線路；該結(jié)構(gòu)為電鍍/化鍍或打線(wire bond)兩種不同方案制作出的導(dǎo)電結(jié)構(gòu)。分別如圖12和圖13所示。

作為一種優(yōu)選實(shí)施方式，本發(fā)明一種芯片封裝結(jié)構(gòu)的封裝方法，包括以下步驟，參見圖10：

步驟1、參見圖3，取一包括若干芯片單元1的晶圓，其中，芯片單元正面有一介質(zhì)層2，芯片單元中部為元件區(qū)，芯片單元周邊的介質(zhì)層內(nèi)或介質(zhì)層上具有若干焊墊3；

在晶圓背面相鄰芯片單元之間的位置形成預(yù)開口401，該預(yù)開口去除了焊墊上芯片襯底材料，暴露出焊墊背面的介質(zhì)層。預(yù)開口的形成方法為干法刻蝕、濕法刻蝕或切割等。

可選的，在形成預(yù)開口前，可減薄晶圓背面，以薄化芯片的封裝厚度。

可選的，形成預(yù)開口前，在晶圓正面粘結(jié)或不粘結(jié)一(臨時(shí))載板，以支撐晶圓的強(qiáng)度或保護(hù)晶圓正面的元件區(qū)。本實(shí)施例附圖中，晶圓正面粘結(jié)有一載板5。

步驟二、參見圖4，刻蝕去除預(yù)開口底部焊墊背面的介質(zhì)層，形成第一開口4，該第一開口底部暴露出金屬焊墊。

可選的，第一開口4填充塑封材料前，在第一開口4底部沿切割道預(yù)開寬度小于相鄰芯片焊墊距離的切割口，使第一開口貫通晶圓，塑封材料填滿第一開口時(shí)，包覆芯片的邊緣。這樣同時(shí)包覆了介質(zhì)層2的端面，提高芯片的可靠性。

步驟三、參見圖5，在第一開口內(nèi)部填充塑封材料6，并在晶圓背面覆蓋塑封材料，該塑封材料為絕緣材料。

步驟四、參見圖6，采用激光燒蝕方法在晶圓背面對應(yīng)焊墊的塑封材料上形成第二開口，所述第二開口底部暴露部分焊墊，第二開口的形狀如直孔、斜孔等；

步驟五、參見圖7，在第二開口內(nèi)壁及晶圓背面的塑封材料上鋪金屬線路，該金屬線路實(shí)現(xiàn)將導(dǎo)電金屬焊墊的電性引到芯片的背面；優(yōu)選的，金屬線路未延伸至芯片的邊緣位置。金屬線路制作可以通過物理汽相沉積在晶圓背面的塑封材料上正面鋪一金屬種子層，然后電鍍方式獲得，且沉積或電鍍后，將金屬層圖案化，形成金屬線路。

步驟六、參見圖8和圖9，在金屬線路上鋪設(shè)一層保護(hù)層，并在保護(hù)層上預(yù)設(shè)焊球的位置暴露出金屬線路，在暴露的金屬線路上制作焊球；

步驟七、切割晶圓，形成單顆芯片封裝結(jié)構(gòu)。

其他實(shí)施例中，第一開口4可由干法刻蝕一步成形。

相比傳統(tǒng)晶圓級芯片尺寸的TSV封裝，本發(fā)明提供了一種以低成本提供更高的互連密度的新的晶圓級封裝，通過在焊墊對應(yīng)的第一開口內(nèi)及芯片背面采用塑封材料進(jìn)行塑封，降低了芯片晶圓的翹曲；采用激光燒蝕等工藝打孔穿透塑封，形成暴露焊墊的小尺寸第二開口，可實(shí)現(xiàn)高密度互連的封裝，且晶圓封裝完畢切割成單顆芯片時(shí)，切割界面由塑封材料包裹，可保護(hù)芯片不受外界環(huán)境影響；塑封材料本身為絕緣材料，節(jié)省了公知晶圓級封裝工藝中，在芯片基底上鋪金屬線路前的鈍化制程。芯片封裝結(jié)構(gòu)及制作方法，成本低，且互連密度高。

以上實(shí)施例是參照附圖，對本發(fā)明的優(yōu)選實(shí)施例進(jìn)行詳細(xì)說明。本領(lǐng)域的技術(shù)人員通過對上述實(shí)施例進(jìn)行各種形式上的修改或變更，但不背離本發(fā)明的實(shí)質(zhì)的情況下，都落在本發(fā)明的保護(hù)范圍之內(nèi)。