技術(shù)領(lǐng)域

本申請主題涉及微電子封裝，尤其是可堆疊模塑微電子封裝，如可在微電子元件上方及下方的表面上具有封裝觸點。

背景技術(shù)：

微電子元件，如半導(dǎo)體芯片，通常設(shè)置在封裝內(nèi)，封裝提供對半導(dǎo)體芯片或其他微電子元件的物理方面及化學(xué)方面的保護。這種封裝通常包括封裝基板或芯片載體，封裝基板或芯片載體可包括其上具有電連接端子的介電材料板。芯片安裝在封裝基板上且與封裝基板的端子電連接。通常，芯片和部分基板被密封劑或外殼覆蓋，使得只有承載端子的基板外表面仍保持暴露。這種封裝可以方便地運輸、貯存及處理。該封裝可安裝至電路板上，如采用標(biāo)準(zhǔn)安裝技術(shù)的電路板，最通常地，標(biāo)準(zhǔn)安裝技術(shù)為表面安裝技術(shù)。為使這種封裝更小，使得封裝芯片占據(jù)電路板上較小的面積，在本領(lǐng)域內(nèi)已投入相當(dāng)大的努力。例如，被稱為芯片級封裝的封裝，占據(jù)的電路板面積與芯片自身的面積相等，或僅稍大于芯片自身的面積。但是，即使應(yīng)用芯片級封裝，數(shù)個封裝芯片所占據(jù)的總面積也會大于或等于單個芯片的總面積。

某些多芯片封裝可被稱為“裸片堆疊封裝”，其中復(fù)數(shù)個芯片以一個在另一個之上的方式安裝在具有外部接口的共同封裝內(nèi)。這種共同封裝可安裝在電路板的一個區(qū)域內(nèi)，該區(qū)域的面積可等于或僅稍大于包含單個芯片的單個封裝安裝通常所需的面積。裸片堆疊封裝方式節(jié)省電路板上的空間。功能彼此相關(guān)的芯片或其他元件，可設(shè)置在一個共同的堆疊封裝內(nèi)。封裝可包括這些元件之間的互連。因此，安裝封裝的電路板無需包括這些互連所需的導(dǎo)電體及其他元件。這反過來，允許應(yīng)用更簡單的電路板，且在某些情況下，允許使用具有較少金屬連接層的電路板，從而顯著地降低電路板的成本。此外，與在電路板上安裝的單個封裝之間相對應(yīng)的互連相比，裸片堆疊封裝內(nèi)的互連通常可制作為具有更低的電阻抗及更短的信號傳播延遲時間。這反過來，能增加堆疊封裝內(nèi)的微電子元件的工作速度，例如，在信號傳輸中允許在這些元件之間應(yīng)用較高的時鐘速度。

迄今為止已推出的一種芯片封裝方式，有時被稱為“球堆疊”("ball stack")。球堆疊封裝包括兩個或更多個單獨的單元。每個單元包括，與單獨封裝的封裝基板類似的單元基板，及一個或多個安裝至單元基板上且與單元基板的端子連接的微電子元件。各單獨單元以一個在另一個之上方式堆疊，每個單獨的單元基板上的端子與另一個單元基板上的端子通過導(dǎo)電元件如焊料球或引腳而連接。底部單元基板上的端子可構(gòu)成封裝的端子，或替代地，可在封裝的底部安裝附加基板，且附加基板可具有與各單元基板的端子連接的端子。例如，球堆疊封裝在美國專利公開號為2003/0107118和2004/0031972的專利申請的某些優(yōu)選實施例中已描述，其公開的內(nèi)容通過援引加入本文。

另一種類型的堆疊封裝有時被稱為折疊堆疊封裝，兩個或更多個芯片或其他微電子元件安裝至單個基板上。這種單個基板通常具有沿基板延伸的導(dǎo)電體，以使安裝在基板上各微電子元件相互連接。在同一基板上還具有導(dǎo)電端子，導(dǎo)電端子與安裝在基板上的一個微電子元件連接或與各微電子元件都連接?；逭郫B于其自身之上，使得一個部分上的微電子元件位于另一部分上的微電子元件的上方，并使得封裝基板的端子暴露在折疊封裝的底部，以把封裝安裝至電路板上。在折疊封裝的某些變例中，在基板已折疊至其最終布局后，附接一個或多個微電子元件至基板。折疊堆疊的示例在以下專利文獻的某些優(yōu)選實施例中示出。專利號為6121676的美國專利；專利申請?zhí)枮?0/077388的美國專利申請；專利申請?zhí)枮?0/655952的美國專利申請；臨時專利申請?zhí)枮?0/403939的美國臨時專利申請；臨時專利申請?zhí)枮?0/408664的美國臨時專利申請；及臨時專利申請?zhí)枮?0/408644的美國臨時專利申請。折疊堆疊已經(jīng)應(yīng)用于各種用途，但已發(fā)現(xiàn)在封裝芯片必須相互聯(lián)系時的特別應(yīng)用，例如，在移動電話內(nèi)的包括基帶信號處理芯片和射頻功率放大器（“RFPA”）芯片的組件形成時，從而形成緊湊的、完備的組件。

盡管在本領(lǐng)域中已進行了這些努力，但仍需要進一步地改善。

技術(shù)實現(xiàn)要素：

根據(jù)本發(fā)明實施例的微電子封裝可包括基板，基板具有第一表面、遠(yuǎn)離第一表面的第二表面、復(fù)數(shù)個基板觸點、及復(fù)數(shù)個與基板觸點電互連且在第二表面暴露的端子。封裝包括具有第一面、遠(yuǎn)離第一面的第二面、及在第一面暴露的元件觸點的微電子元件，第一面或第二面中的一個與基板的第一表面并置（juxtaposed）。復(fù)數(shù)個導(dǎo)電元件在第一表面上突出，且與元件觸點及基板觸點電連接。至少一些導(dǎo)電元件彼此電絕緣，且適于同時承載不同的電位。密封劑覆蓋基板的第一表面、導(dǎo)電元件及微電子元件遠(yuǎn)離基板的面的至少一部分。密封劑可限定主表面。復(fù)數(shù)個封裝觸點可位于微電子元件遠(yuǎn)離基板的面上，且從基板上突出高于元件觸點的高度。封裝觸點可與基板的端子，如通過導(dǎo)電元件而電互連。封裝觸點可包括導(dǎo)電結(jié)合(conductive bond)材料塊或基本為剛性的導(dǎo)電柱中的至少一種。封裝觸點的頂面可至少部分地在密封劑的主表面暴露。

在一個實施例中，密封劑的主表面可至少朝著基板的外圍邊緣延伸到微電子元件的外圍邊緣之外。在特定實施例中，封裝觸點可主要由導(dǎo)電結(jié)合材料組成。可選擇地，封裝觸點包括基本為剛性的柱。

在特定實施例中，至少一些導(dǎo)電柱的頂面的至少一部分在從密封劑主表面向下延伸的開口內(nèi)暴露。密封劑可與該至少一些柱的邊緣表面的至少一部分接觸。該至少一些柱的邊緣表面可至少部分地在密封劑的相應(yīng)開口內(nèi)暴露。

在一個示例中，密封劑可與至少一些柱的頂面的至少一部分接觸，從而該至少一些柱的頂面只部分地在開口內(nèi)暴露。在特定的示例中，至少一些柱的邊緣表面可全部被密封劑覆蓋。

在一個示例中，導(dǎo)電柱的頂面可與密封劑的主表面共面。在這種示例中，在一種情況下，至少一些柱的邊緣表面可部分地或全部地被密封劑覆蓋。

在一個實施例中，基板可為第一基板，封裝可進一步包括覆蓋微電子元件的遠(yuǎn)離第一基板的面的第二基板。第二基板可使至少一些封裝觸點與微電子元件分離。第一基板和第二基板可通過導(dǎo)電元件電連接。導(dǎo)電元件可為第一導(dǎo)電元件，微電子封裝可進一步包括至少一個與參考電位連接的第二導(dǎo)電元件，從而與至少一個第一導(dǎo)電元件形成受控阻抗傳輸線路。

在一個示例中，無論封裝包括一個或兩個基板，至少一些導(dǎo)電元件可與微電子元件直接連接。

在特定示例中，微電子元件的元件觸點可面向第一基板。在另一示例中，微電子元件的元件觸點可背向第一基板且與第一基板電互連。

在之前的或者是之后的任一個示例中，微電子元件可為第一微電子元件，封裝可進一步包括位于第一微電子元件與第二基板之間的第二微電子元件，第二微電子元件與第一基板和第二基板中的至少一個電互連。

在一個示例中，為導(dǎo)電結(jié)構(gòu)、導(dǎo)熱結(jié)構(gòu)或間隔體中至少一個的第二基本為剛性的結(jié)構(gòu)，可從至少第一表面突出到至少第二基板。在一個示例中，第二基板可包括介電元件。

封裝觸點可包括復(fù)數(shù)個從第二基板表面向外突出的基本為剛性的導(dǎo)電柱。

在一個示例中，第二基板可包括第二介電元件，且封裝觸點可從第二介電元件的表面向外突出。第二基板可包括復(fù)數(shù)個開口，至少一些導(dǎo)電元件可延伸穿過第二基板的開口。

在一個實施例中，第二基本為剛性的導(dǎo)電柱可從第一基板向外延伸，且第二導(dǎo)電柱可與第一基板電連接。第二導(dǎo)電柱可在密封劑的相應(yīng)開口內(nèi)暴露于密封劑的主表面。

根據(jù)本發(fā)明的一個實施例，提供了一種制造微電子封裝的方法。在這種方法中，可提供包括基板的微電子組件，基板具有基板觸點、第一表面、遠(yuǎn)離第一表面的第二表面、及復(fù)數(shù)個暴露在第二表面的端子。該組件可包括微電子元件，微電子元件具有正面、暴露在正面的元件觸點、及遠(yuǎn)離其的背面，正面或背面與第一表面并置。微電子組件可進一步包括在第一表面上突出且與元件觸點及基板觸點電連接的復(fù)數(shù)個導(dǎo)電元件。復(fù)數(shù)個封裝觸點可位于微電子元件的面上，該面遠(yuǎn)離微電子元件的與基板第一表面并置的面。封裝觸點可與導(dǎo)電元件電互連。在特定示例中，封裝觸點可包括導(dǎo)電結(jié)合材料塊或基本為剛性的導(dǎo)電柱中的至少一種，導(dǎo)電結(jié)合材料塊或基本為剛性的導(dǎo)電柱延伸至高于微電子元件的元件觸點的高度。

然后密封劑可形成為覆蓋基板的第一表面、導(dǎo)電元件及微電子元件遠(yuǎn)離基板的面的至少一部分。密封劑可限定主表面，且封裝觸點的頂面的至少一部分可在密封劑的主表面暴露。

在一個實施例中，頂面的至少一部分可與密封劑的主表面平齊。

根據(jù)本發(fā)明的一個實施例，最初時封裝觸點可未在密封劑的主表面暴露。在這種情況下，密封劑主表面可覆蓋第二導(dǎo)電元件，且密封劑主表面內(nèi)可形成有開口，以使第二導(dǎo)電元件至少部分地暴露。在特定的實施例中，第二導(dǎo)電元件可用作微電子封裝的封裝觸點。在另一示例中，在密封劑層內(nèi)形成開口后，可形成與第二導(dǎo)電元件電氣通信的封裝觸點。

在一個示例中，形成封裝觸點的步驟可包括在開口內(nèi)的第二導(dǎo)電元件上沉積導(dǎo)電結(jié)合材料塊的步驟。在特定的示例中，形成封裝觸點的步驟可包括，在暴露于開口內(nèi)的第二導(dǎo)電元件上電鍍導(dǎo)電柱的步驟。在特定的實施例中，導(dǎo)電元件可包括微電子元件的元件觸點。

在一個示例中，封裝觸點可包括至少一個基本為剛性的導(dǎo)電柱或?qū)щ妷K，封裝觸點可從基板的第一表面延伸至高于元件觸點的高度。

導(dǎo)電柱可具有遠(yuǎn)離基板第一表面的頂面，及從頂面向外延伸的邊緣表面。形成開口的步驟中可至少部分地暴露邊緣表面。

在一個實施例中，本文的制造方法可應(yīng)用于制造第一微電子封裝和第二微電子封裝中的每一個，然后第二微電子封裝可在第一微電子封裝頂上堆疊。第一微電子封裝與第二微電子封裝可通過第一微電子封裝的封裝觸點及第二微電子封裝的端子而電連接。替代地，第一微電子封裝和第二微電子封裝可通過第一微電子封裝及第二微電子封裝的封裝觸點而電互連，或通過第一微電子封裝及第二微電子封裝的端子而電互連。

附圖說明

圖1是說明根據(jù)本發(fā)明實施例基板制造方法中一個階段的剖視圖。

圖2是說明根據(jù)本發(fā)明實施例基板制造方法中圖1所示階段隨后的階段的剖視圖。

圖3是說明根據(jù)本發(fā)明實施例基板制造方法中圖1所示階段隨后的階段的剖視圖。

圖4是說明根據(jù)本發(fā)明實施例基板制造方法中圖1所示階段隨后的階段的剖面圖。

圖5是說明根據(jù)本發(fā)明實施例的方法中應(yīng)用的基板的剖視圖。

圖6是說明根據(jù)本發(fā)明實施例的變例的方法中應(yīng)用的基板的剖視圖。

圖7是說明根據(jù)本發(fā)明實施例的方法中圖5或圖6所示階段隨后的制造階段的剖視圖。

圖8是說明根據(jù)本發(fā)明實施例的方法中圖7所示階段隨后的制造階段的剖視圖。

圖9是說明根據(jù)本發(fā)明實施例的方法中圖8所示階段隨后的制造階段的剖視圖。

圖9A是說明根據(jù)圖8和圖9中所示本發(fā)明實施例的變例的方法中圖7所示階段隨后的制造階段的剖視圖。

圖10是說明根據(jù)本發(fā)明實施例的方法中圖9或圖9A所示階段隨后的制造階段的剖視圖。

圖11是說明根據(jù)圖10所示階段隨后的制造階段的剖視圖。

圖12是說明根據(jù)本發(fā)明實施例微電子封裝的剖視圖。

圖13是說明根據(jù)本發(fā)明實施例微電子封裝沿圖14中的線13-13進行剖切時的剖視圖。

圖14是說明面向圖13中所示的根據(jù)本發(fā)明實施例微電子封裝的上基板觀看時的俯視圖。

圖15是說明根據(jù)本發(fā)明實施例微電子封裝制造方法的一個階段的剖視圖。

圖16A是說明根據(jù)本發(fā)明實施例微電子封裝制造方法中圖15所示階段隨后的階段的剖視圖。

圖16B是說明圖16A所示方法的變例中圖15所示階段隨后的階段的剖視圖。

圖17是說明根據(jù)本發(fā)明實施例微電子封裝制造方法中一個階段的剖視圖。

圖18是說明根據(jù)本發(fā)明實施例微電子封裝制造方法中圖17所示階段隨后的階段的剖視圖。

圖19是說明根據(jù)本發(fā)明實施例微電子封裝制造方法中圖18所示階段隨后的階段的剖視圖。

圖20是說明根據(jù)本發(fā)明實施例微電子封裝的剖視圖。

圖20A是說明根據(jù)圖20所示本發(fā)明實施例的變例的微電子封裝的剖視圖。

圖20B是說明根據(jù)圖20所示本發(fā)明實施例的另一變例的微電子封裝的剖視圖。

圖21是說明根據(jù)本發(fā)明實施例堆疊微電子組件制造方法中一個階段的剖視圖。

圖22是說明根據(jù)本發(fā)明實施例微電子封裝的剖視圖。

圖23是說明根據(jù)本發(fā)明實施例微電子封裝的剖視圖。

圖24是說明根據(jù)本發(fā)明實施例微電子封裝的剖視圖。

圖25是說明根據(jù)本發(fā)明實施例微電子封裝的剖視圖。

圖26是說明根據(jù)本發(fā)明實施例微電子封裝的剖視圖。

圖27是說明根據(jù)本發(fā)明實施例微電子封裝的剖視圖。

圖27A是說明根據(jù)本發(fā)明實施例微電子封裝的剖視圖。

圖28是說明根據(jù)本發(fā)明實施例微電子封裝的剖視圖。

圖29是說明根據(jù)本發(fā)明實施例微電子封裝的剖視圖。

圖30是說明根據(jù)本發(fā)明實施例微電子封裝的剖視圖。

圖31是說明根據(jù)本發(fā)明實施例微電子封裝的剖視圖。

圖32是說明根據(jù)本發(fā)明實施例微電子封裝的剖視圖。

圖33是說明根據(jù)本發(fā)明實施例微電子組件的剖視圖。

具體實施方式

制造微電子封裝的方法將根據(jù)本發(fā)明實施例進行描述。參照圖1，在一個實施例中，封裝基板或互連基板可應(yīng)用介電元件104上的層狀金屬結(jié)構(gòu)102而制造，該層狀金屬結(jié)構(gòu)具有第一金屬層110、第二金屬層112、及在第一金屬層與第二金屬層之間的導(dǎo)電蝕刻隔離層114。

在本文中應(yīng)用的術(shù)語如“上”“下”“向上”及“向下”，及類似的指示方向的術(shù)語，參考的是各部件自身的參照系，而不是重力參照系。在該部件以附圖所示的方向沿重力參照系定向時，在重力參照系中圖中的頂部為上且圖中的底部為下，上基板在重力參照系中確實位于下基板的上方。但是，當(dāng)該部件反轉(zhuǎn)，在重力參照系中圖中頂部面向下時，上基板在重力參照系中位于下基板的下方。

平行于基板主表面105的方向本文稱為“水平”方向或“橫向”方向；而垂直于主表面的方向本文稱為向上或向下的方向，在本文還被稱為“豎直”方向。聲明一個特征與另一特征相比，位于“表面上方”較高的高度，意味著這兩個特征都以同一正交方向偏離該表面，但沿該同一正交方向該一個特征比該另一個特征距該表面的距離更遠(yuǎn)。相反地，聲明，一個特征與另一個特征相比，位于“表面上方”較低高度，意味著這兩個特征都以同一正交方向偏離該表面，但沿該同一正交方向該一個特征比該另一個特征距該表面的距離更近。

在一個示例中，第一金屬層與第二金屬層包括或主要由銅組成，蝕刻隔離層包括一種不被用于使第一金屬層及第二金屬層形成圖案的蝕刻劑腐蝕的金屬。例如，當(dāng)?shù)谝唤饘賹雍偷诙饘賹佑摄~組成時，蝕刻隔離層可由鎳、鉻、或鎳與鉻的合金組成。在一個示例中，第一金屬層的厚度比第二金屬層的厚度更大。在一個示例中，第一金屬層可具有50微米至300微米之間的厚度，第二金屬層可具有幾微米至小于50微米的厚度，且在任何情況下第二金屬層的厚度都小于第一金屬層的厚度。第二金屬層的厚度的典型范圍為約6微米至約30微米之間。

從圖1中可以看出，在這個階段，層狀金屬結(jié)構(gòu)可由介電元件104支撐，在特定示例中，介電元件104可包括復(fù)數(shù)個開口106，第二金屬層112的部分通過開口106暴露。如在本文應(yīng)用的，聲明導(dǎo)電結(jié)構(gòu)“暴露在”介電結(jié)構(gòu)的表面，指的是導(dǎo)電結(jié)構(gòu)可跟一理論點接觸，該理論點以垂直于該介電結(jié)構(gòu)表面的方向從介電結(jié)構(gòu)外部該介電結(jié)構(gòu)表面移動。因此，暴露在介電結(jié)構(gòu)表面上的端子或其他導(dǎo)電結(jié)構(gòu)可從該表面突出；可與該表面平齊；或可相對該表面凹陷，并通過介電結(jié)構(gòu)上的孔或凹坑暴露。

介電元件104可包括單層的介電材料，或可為包括數(shù)個子層的層壓板。介電元件可主要由聚合物電介質(zhì)如聚酰亞胺、BT樹脂、環(huán)氧樹脂等或其他電介質(zhì)聚合物制成，在一些示例中，可包括強化纖維，例如玻璃纖維。介電元件104可為柔性的或剛性的。在特定示例中，介電元件可為聚合物帶材料如聚酰亞胺材料，例如通常在卷帶自動結(jié)合（“TAB”, tape automated bonding）中應(yīng)用的聚酰亞胺材料。

從圖2中可以看出，掩模層或其他圖案化的犧牲層116在第一金屬層上形成。掩模層由耐蝕金屬或其他材料制成，如通過照相平版印刷或其他圖案化技術(shù)制成，僅舉幾例如模版印刷（stenciling）、絲網(wǎng)印刷、或激光燒蝕。然后，在圖3中可以看出，第一金屬層可被圖案化，如通過以方向118朝層狀金屬結(jié)構(gòu)102引入蝕刻劑流體而進行。這個圖案化過程去除了第一金屬層上沒有被掩模層116保護的部分，從而形成了復(fù)數(shù)個蝕刻固態(tài)金屬柱120。因為蝕刻隔離層114不被用于第一金屬層圖案化的蝕刻劑腐蝕，柱突出于蝕刻隔離層114的暴露表面112上方。金屬柱可在蝕刻隔離層上相互分離，從而提供了一系列的單個導(dǎo)體。在圖4中可以看出，當(dāng)柱通過蝕刻形成時，它們可具有截頭圓錐的形狀，每個柱具有比其頂端127寬的基底128，柱通常具有相對豎直方向以一角度延伸的邊緣表面。

圖4示出了過程的隨后階段，其中蝕刻隔離金屬層的暴露部分被去除，且第二金屬層112被圖案化，以形成墊124及通常還具有的沿介電元件104所在平面方向延伸的跡線（未示出），墊及跡線與柱120電連接。第二金屬層的跡線可使至少一些墊與至少一些固態(tài)金屬柱電連接。作為圖案化的結(jié)果，介電元件104中的開口現(xiàn)在變?yōu)樨灤┙Y(jié)構(gòu)126的厚度而延伸的貫通開口。

在上述實施例（圖1至圖4）的變例中，包括柱、墊及跡線的類似結(jié)構(gòu)126，可通過在介電層104的一個或多個表面上電鍍而形成、或通過電鍍與蝕刻步驟的組合而形成。在電鍍的結(jié)構(gòu)中，柱120通常具有垂直于介電元件的表面105的邊緣表面，柱從該表面105突出。

結(jié)構(gòu)126已被確定，圖5示出了包括介電元件132的基板130，介電元件132上具有復(fù)數(shù)個連接元件134及端子140，及與觸點134及端子140電連接的金屬或其他導(dǎo)電元件142。基板130通常以連續(xù)或半連續(xù)帶或薄板的形式，具有大量的區(qū)域131。如將在下文說明的，在過程結(jié)束時每個區(qū)域131都將構(gòu)成單獨封裝的一部分，且每個區(qū)域131都包括如下文所述的將形成單個封裝一部分的特征。與基板104相似，基板130可為柔性的或剛性的，且可由一種或多種與基板104相同的材料構(gòu)成，其介電元件132可包括單層的介電材料，或可為包括數(shù)個子層的層壓板，可主要由聚合物電介質(zhì)如聚酰亞胺、BT樹脂、環(huán)氧樹脂等或其他電介質(zhì)聚合物制成，在一些示例中，可包括強化纖維，例如玻璃纖維。與基板104中的介電元件相似，介電元件可為聚合物帶材料如聚酰亞胺材料，如通常在卷帶自動結(jié)合（“TAB”）中應(yīng)用的聚酰亞胺材料。

特別地如圖5所示，端子140形成在與連接元件134分離的層內(nèi)，這些金屬層通過介電元件132相互分離，且通過導(dǎo)電元件如延伸穿過介電元件的通路32而彼此電連接。這樣的布置通常稱為“雙金屬”結(jié)構(gòu)。替代地，如圖6所描述的，基板150可由單一金屬結(jié)構(gòu)制成，單一金屬層既構(gòu)成暴露在基板第一表面152的導(dǎo)電連接元件154，又構(gòu)成暴露在基板第二表面158的開口內(nèi)的端子160，其中第二表面158遠(yuǎn)離第一表面。替代地，在圖6所示實施例的變例中，基板150可應(yīng)用相反的布置，其中端子位于基板的第二表面158，而導(dǎo)電連接元件暴露在開口內(nèi)，其中開口從第一表面154開始并延伸穿過介電元件。在又一進一步的變例中，構(gòu)建導(dǎo)電安裝元件、端子或二者的一個或多個金屬層，可位于介電層的厚度范圍內(nèi)，且通過孔在適當(dāng)?shù)谋砻姹┞丁?/p>

從圖7中可以看出，微電子元件170安裝在第一基板130的第一表面或“上”表面136上。每個區(qū)域131具有一個或多個安裝于其上的微電子元件。在特定實施例中示出，下基板的每個區(qū)域131承載一個微電子元件。所示的微電子元件為以面向下的方向安裝的半導(dǎo)體芯片，芯片的例如結(jié)合墊（未示出）這樣的觸點與基板的導(dǎo)電連接元件134連接，例如通過應(yīng)用如焊料這樣的結(jié)合材料171而使觸點與導(dǎo)電安裝元件結(jié)合。但是，也可應(yīng)用其他技術(shù)。例如，每個微電子元件170可為封裝的微電子元件，包括其上具有封裝端子的封裝基板（未示出），這些封裝端子與第一基板上的導(dǎo)電連接元件134連接。在又一其他變例中，可應(yīng)用如各向異性的導(dǎo)電粘接劑的技術(shù)?；?30的每個區(qū)域131內(nèi)的微電子元件170，可通過該區(qū)域131的導(dǎo)電連接元件134與同一區(qū)域的至少一些安裝端子140連接，或與該區(qū)域的至少一些層間連接端子138連接，或與二者都連接。微電子元件170可應(yīng)用常規(guī)技術(shù)安裝在下基板上，或者作為本文描述的組裝過程的一部分，或者在用于準(zhǔn)備下基板130的單獨操作中。

在微電子元件170安裝至基板130后，微電子元件與基板之間通過結(jié)合材料171和連接元件134而電連接，可在基板130與微電子元件的觸點承載面172之間注入底充膠174（圖8），從而方便增加對電連接中熱應(yīng)力及機械應(yīng)力的阻力。然后，基板100可例如通過粘接劑178安裝至微電子元件170的背面176。在一個實施例中，例如，當(dāng)基板包括聚合介電材料時，粘接劑可為柔性的。但在另一實施例中，當(dāng)基板100具有與微電子元件170相同或接近的熱膨脹系數(shù)時，粘接劑則無需為柔性的，甚至可為剛性材料?；?00安裝至微電子元件170，使得導(dǎo)電柱120從遠(yuǎn)離微電子元件170的基板表面108向外突出。

從圖8中進一步可以看出，當(dāng)基板和微電子元件接合以形成組件180時，第二基板的開口106與第一基板的層間連接元件138對齊。這允許將要形成的導(dǎo)電元件182（圖9）使第一基板上的層間連接元件138與第二基板的墊124接合，從而形成組件184。例如，引線結(jié)合(wirebonding)工具的頂端可穿過第二基板的開口106，以形成具有附接至層間連接元件138的第一端及附接至墊124的第二端的結(jié)合引線(wire bond)。然后，組件184可沿線186切割以把組件分離成單獨的微電子組件188（圖10），每個微電子組件188都包含第一基板和第二基板中每個的區(qū)域，及在兩個基板區(qū)域之間且與每個基板區(qū)域都電連接的微電子元件170。

在上述過程的變例中（圖9A），復(fù)數(shù)個單獨的基板126’中，每個都具有從其上突出的柱120及導(dǎo)電元件，如其上的墊124，基板126’可附接至相應(yīng)的微電子元件170上，且經(jīng)由結(jié)合引線182’與基板130電連接。在基板130的復(fù)數(shù)個區(qū)域以連續(xù)基板或半連續(xù)基板的形式保持連接在一起時，可進行這個過程。在這種情況下，結(jié)合引線182’可設(shè)置為超出每個基板126’的外圍邊緣107。

如圖11所示，可應(yīng)用模具190，以形成圍繞組件188的結(jié)構(gòu)的模塑密封區(qū)域。例如，在從圖9A中可以看到的結(jié)構(gòu)中，在切割基板130之前，可把模板192靠在第一基板區(qū)域131的表面136上而放置。然后，密封劑通過入口（未示出）注入模具內(nèi)，以環(huán)繞結(jié)合引線182，并通常充滿單個柱120之間的所有空間，及微電子元件170的邊緣198與結(jié)合引線182之間的所有空間。然后組件可從模具取出，并可選擇地處理以使密封劑201至少部分地固化，如在圖12所表示的?；?30還將被切割，以便在當(dāng)時形成單獨的單元188。導(dǎo)電柱120暴露在覆蓋微電子元件170的密封劑的暴露主表面200上。導(dǎo)電柱在覆蓋微電子元件170的密封劑的開口202內(nèi)延伸。通常，在從模具190取出具有密封區(qū)域的微電子組件188后，焊料凸點204或焊料球可與端子140接合，以形成從圖12中可以看出的微電子封裝210。

圖13示出了根據(jù)特定實施例的微電子封裝290，其中所附的端子240可為墊、或為具有附接于其上的例如焊料球這樣的結(jié)合材料球242的墊，每個端子240可分別與暴露在密封劑遠(yuǎn)離端子的表面200上的導(dǎo)電柱220豎直對齊。封裝290的端子和柱的這種布置，方便在如圖21所示的堆疊組件內(nèi)，復(fù)數(shù)個微電子封裝290的相互堆疊及連接。

在圖13至圖14中進一步說明，在微電子封裝290中，柱220形成位于上基板100的表面221的面陣（area array）222。在第二基板100的表面221暴露的墊224可與在下基板表面暴露的墊238電連接，例如通過結(jié)合引線282而連接。進一步如圖14所示，可布置封裝290內(nèi)的結(jié)合引線，以提供具有所需阻抗或受控阻抗的傳輸線路。特別地，下基板上的一些墊可被用來與參考電位如地面、電源電壓、或其他電位連接，相對于其他柱220上存在的信號變化的典型速度，參考電位可只緩慢地變化，或可極緩慢地變化，或只在窄的范圍內(nèi)變化。例如，墊238A可為用于與地面電連接的接地墊，通過設(shè)置在基板230的表面244上的電連接件240、242而與地面電連接。參考結(jié)合引線284A在基板的這些接地墊224A、238A之間延伸，其走向(run)鄰近信號結(jié)合引線282的走向。在這種情況下，在沿基板100的表面221的一個或多個橫向方向292上，參考結(jié)合引線的走向與信號結(jié)合引線的走向基本上均勻地間隔開。替代地，或附加地，封裝290可包括延伸至參考墊238B以與參考電位連接的參考結(jié)合引線284B，且相對基板100的第一表面221，這些參考結(jié)合引線284B的走向，可延伸至在豎直方向294（圖13）上基本對齊的信號結(jié)合引線282B的走向的上方或下方。任意或所有這些特定設(shè)置，可選擇地設(shè)置在同一微電子封裝290內(nèi)。

在上述方法（圖1至圖12）的變例中，組件從模具內(nèi)取出時，導(dǎo)電墊無需暴露。替代地，從圖15中可以看出，密封劑可覆蓋頂面121，即柱遠(yuǎn)離基板100的端部。在這種情況下，頂面121被密封劑覆蓋，從而它們被埋在密封劑主表面300之下。然后，如圖16A所示，可在密封劑內(nèi)形成復(fù)數(shù)個部分地暴露柱的頂面121的開口301，使頂面的其他部分303仍被密封劑覆蓋。在這種情況下，柱的邊緣表面123可保持為被密封劑覆蓋。

在圖16A中實施例的一個變例中，密封劑主表面的開口302（圖16B）至少部分地暴露至少一些柱的頂面121，并至少部分地暴露同一柱的邊緣表面123。柱的邊緣表面123可只部分地在開口內(nèi)暴露，如圖16B所示，或可暴露至基板的表面105。參照圖21在下文進一步描述，如在微電子封裝接合的堆疊組件內(nèi)，密封劑201在相鄰柱120之間的部分304可作為各柱之間的絕緣體，及用于限制結(jié)合材料的流動而保留，可與柱120連接的結(jié)合材料如，錫、焊料、導(dǎo)電膠等。

在一個實施例中，可在主表面的一個這樣的開口內(nèi)暴露一個柱120的頂面的至少一部分以及邊緣表面的至少一部分，任一其他柱120的表面都不在同一開口內(nèi)暴露。替代地，兩個或更多個柱120中的每個柱的頂面的至少一部分以及邊緣表面的至少一部分可暴露在形成于密封劑主表面的單個開口內(nèi)。在另一情況下，兩個或更多個柱的頂面的至少一部分以及邊緣表面的至少一部分可在形成于密封劑主表面的單個開口內(nèi)暴露。

在特定實施例中，一排柱中的兩個或更多個柱，或替代地，一個或多個整排的柱，可具有頂面的至少一部分及邊緣表面的至少一部分在密封劑主表面的單個開口內(nèi)暴露。在一些情況下，只有小于整個頂面的部分頂面在特定開口內(nèi)暴露。在一些情況下，整個的頂面可在特定開口內(nèi)暴露。在特定情況下，邊緣表面只有部分可在特定開口內(nèi)暴露，在一些情況下，邊緣表面可暴露至基板的表面105，或暴露至與柱接觸的導(dǎo)電元件的表面。在特定實施例中，復(fù)數(shù)個柱中每個柱的整個頂面及部分邊緣表面，即小于整個邊緣表面的部分邊緣表面，可在密封劑主表面的單個開口內(nèi)暴露。

圖17示出了上述實施例（圖12；或圖13至圖14）的一個變例，其中密封劑201形成在暴露于基板400朝外的表面421的導(dǎo)電墊402的頂上。以這種方式，墊402被埋在密封劑的暴露表面404之下，在一個示例中，暴露表面404可為密封劑的主表面。與上述實施例（圖12至圖13）中的導(dǎo)電柱220相似，墊402可經(jīng)由跡線（未示出）或其他導(dǎo)電體（未示出）與第一基板400的結(jié)合墊(bond pad)124電連接，以同時承載信號及在不同電位的其他電壓。在密封劑至少部分固化后，在密封劑內(nèi)形成開口406（圖18），開口從暴露表面404延伸，并至少部分地暴露相應(yīng)的墊402。隨后，導(dǎo)電結(jié)合材料，如錫、焊料、或其他導(dǎo)電膠等，可設(shè)置在每個開口內(nèi)以形成在表面404暴露的導(dǎo)電塊408（圖19）。在封裝（圖19）的一個變例中，金屬如銅、金或其組合物可電鍍至開口內(nèi)的墊上，以形成固態(tài)金屬柱而取代在表面404暴露的塊408。在柱形成后，組件可平面化，使得以這種方式電鍍的柱的表面為平的且可與表面404平齊。

在另一變例（圖20）中，導(dǎo)電塊410，如焊料球，可在施加密封劑之前與導(dǎo)電墊402接合。在模塑時，模具的蓋板192（圖11）與導(dǎo)電塊的表面接觸，且導(dǎo)電塊410可被模具壓縮，從而使導(dǎo)電塊與蓋板接觸的表面平面化。從而，當(dāng)封裝490從模具內(nèi)取出時，導(dǎo)電塊具有暴露于主表面404的相對寬的平表面412。

在一個變例中，從圖20A可以看出，密封劑可形成為具有在高度H₁的主表面405，高度H₁大于例如焊料球這樣的導(dǎo)電塊410在上基板400上方延伸的高度H₂。在密封劑層形成后，可應(yīng)用激光燒蝕、機械球磨或其他方式，以形成分別暴露一個導(dǎo)電塊的開口411。

在上述實施例（圖15至圖20A）的變例中，兩個或更多個導(dǎo)電柱或?qū)щ妷K可暴露在密封劑層的單個開口內(nèi)。在圖20A所示實施例的一個變例中，各導(dǎo)電塊410可與每個導(dǎo)電柱的頂面427及邊緣表面428接觸，導(dǎo)電塊部分地暴露在開口411內(nèi)。

圖21示出了堆疊組件500的形成過程，堆疊組件500包括復(fù)數(shù)個微電子封裝290A、290B、290C，每個微電子封裝都如上所述。第一微電子封裝的焊料球242A可與電路板502的端子504接合，電路板如柔性的或剛性的電路板或卡、母板等。以這種方式，用于承載信號及其他電壓的電連接可設(shè)置在電路板502與微電子元件170A及封裝290A的層間導(dǎo)電元件138A之間。向電路板的墊504及從電路板的墊504，經(jīng)由墊124、結(jié)合引線282、及層間導(dǎo)電元件138A所形成的電連接，導(dǎo)電柱120A也可承載信號及其他電壓，其中層間導(dǎo)電元件138A具有與端子240A及焊料球242A的電連接（未示出）。

在使微電子封裝290A與電路板502接合后，微電子封裝290B的焊料球242B可與微電子封裝290A的導(dǎo)電柱120A接合。圖21進一步示出了已定位的微電子封裝290C，使得微電子封裝290C的焊料球242C與微電子封裝290B的導(dǎo)電柱120B對齊，之后微電子封裝290C與微電子封裝290B接合。在一個變例中，包括微電子封裝290A、290B、290C的組件可通過使組件內(nèi)一個封裝上的焊料球分別與組件內(nèi)另一個封裝的導(dǎo)電柱接合而形成，之后焊料球242A暴露在這種組件的底部，且可與電路板上相對應(yīng)的墊504接合。

參照簡化的附圖，另外的變例已示出并在下文描述，附圖中不是所有存在的元件都具體示出或引用。同時，在下文所描述的每個變例中，每個附圖中所示的元件不是都必須存在或需要的。對于本文描述的實施例，“上基板”或“下基板”無需遵從重力參照系。在圖22至圖32中，稱為 “上基板”或“下基板”的每個元件可為單獨的基板，或可為從更大的如連續(xù)或半連續(xù)基板上切割的部分。另外，每個微電子封裝或組件內(nèi)的上基板及下基板的相對位置是可以反轉(zhuǎn)的，從而下基板位于在每個相應(yīng)的圖中所示的上基板的位置，而上基板位于每個圖中下基板的位置。

因此，在圖22中可以看出的實施例中，參考結(jié)合引線584可具有以豎直方向延伸的走向，鄰近且至少基本平行于信號結(jié)合引線582的走向，參考結(jié)合引線與暴露在密封劑主表面504的參考導(dǎo)電柱520電連接。參考導(dǎo)電柱可用來與如地面或電源電壓的參考電位連接，例如，參考導(dǎo)電柱與參考結(jié)合引線584一起應(yīng)用，以控制信號結(jié)合引線的阻抗。從圖22可以進一步看出，在一個特定實施例中，第一基板550可具有復(fù)數(shù)個金屬層552，其中至少一個金屬層可埋在介電元件的厚度范圍內(nèi)。

圖23示出實施例（圖22）的一個變例，其中附加導(dǎo)電柱522與導(dǎo)電元件538電連接，導(dǎo)電元件538如在下基板550的第一表面554上突出的跡線、墊等。例如在設(shè)置了一個或多個參考電位時，導(dǎo)電柱522可與一個或多個參考柱520或參考導(dǎo)電體電連接，參考電位如電源電壓或地面。在一個示例中，柱520具有與柱522的對應(yīng)相鄰表面523冶金接合或一體的基底521。在特定實施例中，可用如間隔體等的結(jié)構(gòu)取代柱522，以保持上基板與下基板之間的適當(dāng)間隔。替代地，可用散熱片或其他熱導(dǎo)體取代導(dǎo)電柱522，或?qū)щ娭?22也可具有間隔體的作用或具有熱傳導(dǎo)的作用。

圖24示出了實施例（圖22）的進一步的變例，其中上基板或第二基板600為引線框架（lead frame），其柱620與從柱延伸的跡線622為一體形成的，如在制造引線框架時通過沖壓或壓印金屬箔而一體形成，在一些情況下，可在其上電鍍金屬。然后這種引線框架600可與微電子元件670的背面672結(jié)合，然后所得的組件可放置在模具內(nèi)，然后如上文參照圖11 所描述的方法形成密封劑。替代地，不是通過沖壓或壓印金屬箔，上基板可從層狀金屬結(jié)構(gòu)圖案化，如上文參照圖1至圖4所描述的那樣，不同之處在于圖案化的層狀金屬結(jié)構(gòu)可通過粘接劑與芯片670的面粘接，即，在微電子封裝內(nèi)無需另外的介電元件，如支撐柱及觸點的介電基板。

如在圖22中，一個或多個參考柱620A與一個或多個參考結(jié)合引線，可承載如電源或地面的參考電位。圖25示出進一步的變例，其中可省略圖24中的一個或多個參考柱620A。

圖26示出實施例（圖13至圖14）的一個變例，其中微電子元件770的觸點承載面771面向上，即遠(yuǎn)離下基板700。觸點772，如微電子元件770的結(jié)合墊，可鄰近微電子元件的外圍邊緣774而設(shè)置，使得觸點可在上基板730的相鄰?fù)鈬吘?32外暴露。第一結(jié)合引線740可使微電子元件的觸點772與下基板上的相對應(yīng)的墊744連接。第二結(jié)合引線742可使觸點772與上基板的相對應(yīng)的墊（未示出）電連接。在一個實施例中， 一根或多根結(jié)合引線可將上基板及下基板的墊直接相連接。

在圖27中可以看到進一步的變例，第一微電子元件870和第二微電子元件880可每個都面向上安裝，即承載觸點的面背向下基板800。各微電子元件可經(jīng)由結(jié)合引線882而連接在一起，結(jié)合引線882在每個微電子元件的觸點之間延伸。附加的結(jié)合引線884、886可使微電子元件與上基板830及下基板800電連接。在進一步的變例中，可安裝第三微電子元件、第四微電子元件、或甚至更多數(shù)量的微電子元件，且在微電子封裝內(nèi)以相似的方式電連接。

圖27A示出了圖27所示實施例的一個變例，其中兩個微電子元件970、980的每一個都以倒裝芯片的方式分別安裝至基板800、900上。微電子元件的背面可如圖所示背靠背結(jié)合(back-bonded)在一起。從圖27A中可以進一步看出，微電子封裝內(nèi)至少一些結(jié)合引線984可具有受控阻抗。亦即，從圖27可以看出，在承載元件間，如上基板800和下基板900之間的信號的結(jié)合引線984，可與其他具有豎直走向的結(jié)合引線986側(cè)向連接，該結(jié)合引線986與信號結(jié)合引線984的豎直走向平行，且具有基本均勻的間距。其他結(jié)合引線986可與參考電位電連接，參考電位如地面、電源電壓、或替代地，與信號結(jié)合引線承載的信號變化速度相比，只緩慢變化的電壓。這些參考結(jié)合引線986通過在上基板800與下基板900中每個上設(shè)置的觸點，與參考電位電連接。

在圖27A所示實施例的變例中，一個或多個微電子元件可以倒裝芯片的方式安裝至基板800、900中相應(yīng)的一個上，其他微電子元件可相對其中一個基板以面向上的方式安裝，微電子元件與基板通過一根或多根結(jié)合引線（未示出）電連接。在圖27所示實施例的特定變例中，微電子元件（未示出）可以倒裝芯片的方式安裝至基板800，微電子元件870可與以倒裝芯片方式安裝的微電子元件的背面背靠背結(jié)合。如圖27所示，該微電子元件870可與基板800電連接，另一微電子元件880可與下基板800、上基板830、或微電子元件870如圖27所示及參照圖27在上文所述而電連接。

圖28示出了實施例（圖26）的進一步的變例，與圖20中實施例類似，焊料球940與例如上基板上的墊（未示出）這樣的導(dǎo)電元件在形成密封劑之前接合。

圖29示出了圖26中實施例的變例，也與圖19實施例類似，導(dǎo)電塊1008可在形成密封劑之后形成。

圖30示出又一變例，其中微電子元件1170以觸點承載面1172背向基板1100的方式安裝至基板1100。在這個實施例中省略了上基板。導(dǎo)電柱1120可具有例如50微米至300微米的高度，可如關(guān)于上面的實施例（圖1至圖14）所描述。柱可從微電子元件的面1172向外延伸，且在密封劑的表面1102暴露。在一個實施例中，導(dǎo)電柱可如以下專利文獻所描述的方式形成。專利申請?zhí)枮?2/317707、12/462208、12/286102、12/832376的共同擁有的美國專利申請，或?qū)＠枮?911805的美國專利(TIMI 3.0-100, TIMI 3.0-101, TESSERA 3.0-585, TESSERA 3.0-609 或 TESSERA 3.0-565)，其公開的內(nèi)容通過援引加入本文。柱1120可用來使微電子元件1170與另一封裝或元件電連接，也可用來與焊料球，如基板1100的球柵陣列（BGA）接口1140，經(jīng)由墊1174、結(jié)合引線1176及導(dǎo)電元件1178而電連接，導(dǎo)電元件1178沿表面1172延伸，并使柱1120與結(jié)合引線1176連接。

圖31示出實施例（圖30）的進一步變例，其中設(shè)置例如焊料球這樣的導(dǎo)電塊1220以代替在圖30所看到的導(dǎo)電柱1120。

圖32示出了上述實施例（圖26）的變例，其具有一個或多個在下基板與密封劑1300的表面1302之間延伸的附加導(dǎo)電柱1320。該導(dǎo)電柱可與一個或多個焊料球1340電連接。在一個實施例中，附加導(dǎo)電柱可以脊、環(huán)或其部分的形式沿微電子元件1370的外圍邊緣1374延伸，即，以圖32中進入及穿出紙面的方向來設(shè)置。在一個實施例中，該一個或多個附加導(dǎo)電柱可承載時變信號（time-varying signals）。替代地，該一個或多個附加導(dǎo)電柱1320可承載參考電位，如地面或電源電壓。

圖33示出了根據(jù)進一步實施例的堆疊組件，其中上封裝的端子1440B與例如下微電子封裝1490A的導(dǎo)電柱1420A這樣的連接體接合，下微電子封裝1490A具有如圖26所示及參照圖26在上文所述的結(jié)構(gòu)。圖33示出了微電子封裝1490A上的連接體1420A的間距、數(shù)量、及接觸面積可被標(biāo)準(zhǔn)化，使得與另一封裝1490B的相對應(yīng)的BGA接口匹配，且另一封裝無需具有與封裝1490A相同的結(jié)構(gòu)。

先前優(yōu)選實施例的描述是旨在說明而不是限制本發(fā)明。制造微電子封裝及其內(nèi)結(jié)構(gòu)的特定方法，可進一步如Belgacem Haba共同擁有的專利申請?zhí)枮?2/838974、名稱為“可堆疊模塑微電子封裝”、申請日為2010年7月19日的美國專利申請中所描述的，其公開的內(nèi)容通過援引加入本文。

在不偏離權(quán)利要求所限定的本發(fā)明的情況下，可利用上述的這些變例及其他變例及特征的組合，先前對于優(yōu)選實施例的描述，應(yīng)當(dāng)認(rèn)為是權(quán)利要求限定的本發(fā)明的示例方式，而不是對本發(fā)明的限制。