本發(fā)明涉及一種半導(dǎo)體裝置，特別涉及一種應(yīng)用于電源供應(yīng)器的半導(dǎo)體裝置。本申請(qǐng)案主張以下臨時(shí)申請(qǐng)的美國專利申請(qǐng)案的權(quán)益：2015年11月10日申請(qǐng)且名為“多堆疊疊層封裝結(jié)構(gòu)(Multi-Stack Package on Package-on-Package Structures)”的申請(qǐng)案第62/253,401號(hào)；所述申請(qǐng)案據(jù)此以引用的方式并入本文中。

背景技術(shù)：

在常規(guī)整合式扇出(Integrated Fan-Out；InFO)程序中，將頂部封裝(其中結(jié)合第一裝置裸片)結(jié)合到底部封裝。底部封裝還可具有封裝于其中的之裝置裸片。通過采用InFO程序，會(huì)增加封裝的整合度。

在現(xiàn)有InFo程序中，首先形成底部封裝，此包括將模制原料(molding compound)封裝于裝置裸片和多個(gè)貫通模制通孔上。形成重布線以連接到裝置裸片和貫通模制通孔。接著將可包括結(jié)合到額外封裝襯底的裝置裸片的頂部封裝經(jīng)由焊接點(diǎn)而結(jié)合到底部封裝。

技術(shù)實(shí)現(xiàn)要素：

一種封裝包含第一裝置裸片；第一封裝材料，其將所述第一裝置裸片封裝于其中，其中所述第一裝置裸片的底部表面與所述第一封裝材料的底部表面共面；第一介電層，其下伏于所述第一裝置裸片；第一重布線，其在所述第一介電層中且電耦合到所述第一裝置裸片；第二介電層，其上覆于所述第一裝置裸片；第二重布線，其在所述第二介電層中且電耦合到所述第一重布線；第二裝置裸片，其上覆于且電耦合到所述第二重布線，其中無焊接區(qū)域?qū)⑺龅诙b置裸片連接到所述第二重布線；第二封裝材料，其將所述第二裝置裸片封裝于其中；第三裝置裸片，其電耦合到所述第二重布線；以及第三封裝材料，其將所述第三裝置裸片封裝于其中。

一種方法包含將第一裝置裸片放置于載體上方；將所述第一裝置裸片封裝于第一封裝材料中；執(zhí)行第一平坦化以顯露所述第一裝置裸片中的第一金屬柱；形成第一介電層于所述第一裝置裸片和所述第一封裝材料上方；形成第一重布線于所述第一介電層中，其中所述第一重布線電耦合到所述第一金屬柱；將第二裝置裸片粘接到所述第一介電層的頂部表面；形成第一貫通通孔于所述第一介電層上方；將所述第二裝置裸片和所述第一貫通通孔封裝于第二封裝材料中；執(zhí)行第二平坦化以顯露所述第一貫通通孔和所述第二裝置裸片中的第二金屬柱；形成第二介電層于所述第二裝置裸片上方；以及形成第二重布線于所述第二介電層中，其中所述第二重布線電耦合到所述第二金屬柱和所述第一貫通通孔。

一種方法包含將第一裝置裸片放置于載體上方，其中所述第一裝置裸片包含：第一半導(dǎo)體襯底；和穿過所述第一半導(dǎo)體襯底的第一貫通通孔；將所述第一裝置裸片封裝于第一封裝材料中；形成第一介電層于所述第一裝置裸片上方；形成第一重布線于所述第一介電層中，其中所述第一重布線電耦合到所述第一裝置裸片中的第一金屬柱；將第二裝置裸片粘接到所述第一介電層的頂部表面；形成第二貫通通孔于所述第一介電層上方，其中所述第二貫通通孔電耦合到所述第一重布線；將所述第二裝置裸片封裝于第二封裝材料中；形成第二介電層于所述第二裝置裸片上方；形成第二重布線于所述第二介電層中，其中所述第二重布線電耦合到所述第二裝置裸片中的第二金屬柱；使所述載體與所述第一裝置裸片脫結(jié)；對(duì)所述第一半導(dǎo)體襯底執(zhí)行背面研磨以顯露所述第一貫通通孔；以及形成第三重布線以電耦合到所述第一貫通通孔。

附圖說明

當(dāng)與附圖一起進(jìn)行閱讀時(shí)，從以下【實(shí)施方式】最好地理解本發(fā)明的方面。應(yīng)注意，根據(jù)業(yè)界中的標(biāo)準(zhǔn)慣例，各種特征未按比例繪制。事實(shí)上，可出于討論清楚起見而任意地增加或縮減各種特征的尺寸。

圖1到圖11A說明根據(jù)一些實(shí)施例的包括多堆疊裸片的封裝的形成中的中間階段的橫截面圖。

圖11B到圖16說明根據(jù)一些實(shí)施例的包括多堆疊裸片的封裝的橫截面圖。

圖17說明用于形成根據(jù)一些實(shí)施例的封裝的程序流程。

具體實(shí)施方式

以下揭示內(nèi)容提供用于實(shí)施本發(fā)明的不同特征的許多不同實(shí)施例或?qū)嵗?。下文描述組件和布置的特定實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅僅為實(shí)例且不希望為限制性的。舉例來說，在以下描述中的第一特征在第二特征上方或上的形成可包括第一特征和第二特征被形成為進(jìn)行直接接觸的實(shí)施例，且還可包括額外特征可形成于第一特征與第二特征之間使得第一特征和第二特征可不進(jìn)行直接接觸的實(shí)施例。另外，本發(fā)明可在各種實(shí)例中重復(fù)參考數(shù)字和/或字母。此重復(fù)是出于簡單和清楚的目的，且本身并不規(guī)定所討論的各種實(shí)施例和/或配置之間的關(guān)系。

另外，本文中可出于描述簡易起見而使用例如“下伏”、“下方”、“下部”、“上覆”、“上部”和其類似者的空間相對(duì)術(shù)語以描述如諸圖所說明的一個(gè)元件或特征與另一(其它)元件或特征的關(guān)系。除了諸圖所描繪的取向以外，空間相對(duì)術(shù)語還意圖涵蓋裝置在使用或操作中的不同取向。設(shè)備可以其它方式取向(旋轉(zhuǎn)90度或處于其它取向)，且本文中所使用的空間相對(duì)描述詞同樣地可被相應(yīng)地解譯。

根據(jù)各種例示性實(shí)施例而提供多堆疊封裝和形成所述封裝的方法。討論一些實(shí)施例的一些變化。貫穿各種視圖和說明性實(shí)施例，類似參考編號(hào)用以指定類似元件。貫穿描述，術(shù)語“多堆疊封裝”是指裝置裸片的兩個(gè)或兩個(gè)以上層級(jí)(各自封裝于一封裝材料中)在其間不具有焊接區(qū)域的封裝。此外，貫穿描述，具有金屬柱的裝置裸片的表面被稱作相應(yīng)裝置裸片的前表面，且與所述前表面相對(duì)的表面為后表面。根據(jù)一些實(shí)施例，后表面也為相應(yīng)裝置裸片的半導(dǎo)體襯底的表面。

圖1到圖11A說明根據(jù)一些實(shí)施例的封裝的形成中的中間階段的橫截面圖。在后續(xù)討論中，參考圖17所展示的程序流程600來討論圖1到圖11A所展示的程序步驟。

圖1和圖2說明貫通通孔32的形成。相應(yīng)步驟被展示為圖17所展示的程序流程中的步驟602。參考圖1，提供載體20，且將粘接層22安置于載體20上方。載體20可為胚料玻璃載體、胚料陶瓷載體或其類似者，且可具有具備圓形俯視圖形狀的半導(dǎo)體晶片的形狀。載體20有時(shí)被稱作載體晶片。粘接層22可由(例如)光到熱轉(zhuǎn)換(Light-to-Heat Conversion；LTHC)材料形成，但可使用其它類型的粘接劑。根據(jù)本發(fā)明的一些實(shí)施例，粘接層22能夠在光熱下分解，且因此可從形成于載體20上的結(jié)構(gòu)釋放載體20。

還參考圖1，將介電層24形成于粘接層22上方。根據(jù)本發(fā)明的一些實(shí)施例，介電層24為由聚合物形成的聚合物層，所述聚合物可為例如聚苯并惡唑(PBO)、聚酰亞胺或其類似者的感光聚合物。根據(jù)一些實(shí)施例，介電層24由例如氮化硅的氮化物、例如氧化硅的氧化物、磷硅酸鹽玻璃(PSG)、硼硅酸鹽玻璃(BSG)、硼摻雜磷硅酸鹽玻璃(BPSG)或其類似者形成。

將導(dǎo)電晶種層26(例如)經(jīng)由物理氣相沉積(PVD)而形成于介電層24上方。導(dǎo)電晶種層26可為包括銅、鋁、鈦、其合金或其多層的金屬晶種層。根據(jù)本發(fā)明的一些實(shí)施例，導(dǎo)電晶種層26包括例如鈦層的第一金屬層(未圖示)和在所述第一金屬層上方的例如銅層的第二金屬層(未圖示)。根據(jù)本發(fā)明的替代實(shí)施例，導(dǎo)電晶種層26包括例如銅層的單一金屬層，其可由實(shí)質(zhì)上純銅或銅合金形成。

如圖1所展示，將掩模層28(例如光阻)施加于導(dǎo)電晶種層26上方，且接著使用光刻掩模進(jìn)行圖案化。根據(jù)本發(fā)明的一些實(shí)施例，掩模層28由干膜形成，所述干膜被層壓到導(dǎo)電晶種層26上。根據(jù)一些實(shí)施例，掩模層28由光阻形成，所述光阻通過旋涂而施加。由于圖案化(曝光和顯影)，將開口30形成于掩模層28中，導(dǎo)電晶種層26的一些部分通過開口30而暴露。

貫通通孔32經(jīng)由電鍍而形成于開口30中，所述電鍍可為電極電鍍或無電極電鍍。貫通通孔32電鍍于導(dǎo)電晶種層26的經(jīng)暴露部分上。貫通通孔32為導(dǎo)電的，且可為包括銅、鋁、鎢、鎳或其合金的金屬通孔。貫通通孔32的俯視圖形狀包括且不限于矩形、正方形、圓形和其類似者。貫通通孔32的高度由隨后放置的裝置裸片34(圖3)的厚度確定，其中根據(jù)本發(fā)明的一些實(shí)施例，貫通通孔32的高度稍微大于或等于裝置裸片34的厚度。

在貫通通孔32的電鍍之后，去除掩模層28。因此，先前由掩模層28覆蓋的導(dǎo)電晶種層26的部分被暴露。接下來，執(zhí)行蝕刻步驟以去除導(dǎo)電晶種層26的經(jīng)暴露部分，其中蝕刻可為非等向性或等向性蝕刻。另一方面，被貫通通孔32重疊的導(dǎo)電晶種層26(圖1)的部分保持未被蝕刻。圖2中展示所得貫通通孔32。在本揭露的上下文中，導(dǎo)電晶種層26的剩余下伏部分被稱作貫通通孔32的底部部分，且未被分離地展示。導(dǎo)電晶種層26和貫通通孔32的上覆部分可或可不具有可區(qū)別的界面。舉例來說，導(dǎo)電晶種層26中的銅層可在無可區(qū)別的界面的情況下與貫通通孔32合并。導(dǎo)電晶種層26中的鈦層可區(qū)別于含銅貫通通孔32。由于導(dǎo)電晶種層26的蝕刻，介電層24被暴露。

圖3說明裝置裸片34在介電層24上方的放置。相應(yīng)步驟被展示為圖17所展示的程序流程中的步驟604。可將裝置裸片34經(jīng)由裸片附接膜38而粘接到介電層24，裸片附接膜38為粘接膜。裸片附接膜38的邊緣與裝置裸片34的相應(yīng)邊緣共端(對(duì)準(zhǔn))。裝置裸片34可包括具有與相應(yīng)下伏裸片附接膜38進(jìn)行物理接觸的后表面(面向下的表面)的半導(dǎo)體襯底36。裝置裸片34進(jìn)一步包括在相應(yīng)半導(dǎo)體襯底36的前表面(面向上的表面)處的集成電路裝置40(例如有源裝置或無源裝置)。裝置裸片34可為例如靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)裸片、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)裸片、快閃存儲(chǔ)器裸片等等的存儲(chǔ)器裸片。裝置裸片34可彼此相同。

根據(jù)一些實(shí)施例，裝置裸片34不具有在半導(dǎo)體襯底36中的貫通通孔。根據(jù)替代實(shí)施例，裝置裸片34具有延伸到半導(dǎo)體襯底36中的貫通通孔42。在存在貫通通孔42的實(shí)施例中，由于貫通通孔42可充當(dāng)用于互連上覆于和下伏于裝置裸片34的導(dǎo)電特征的電連接，因此可不(或可)形成貫通通孔32。因此，不必形成貫通通孔32，且可節(jié)省相應(yīng)制造成本。根據(jù)一些實(shí)施例，貫通通孔42中的一些或全部單獨(dú)地用于電互連上覆于和下伏于裝置裸片34的導(dǎo)電特征，且不電連接/耦合到例如晶體管、二極管、電容器、電阻器等等的任何有源和無源裝置40。貫穿描述，當(dāng)特征(例如貫通通孔32和42)被展示為虛線時(shí)，指示可或可不形成這些特征。

裝置裸片34可包括接近于其頂部表面的金屬柱44。金屬柱44電耦合到裝置裸片34內(nèi)部的集成電路40。根據(jù)本發(fā)明的一些例示性實(shí)施例，金屬柱44由介電層46覆蓋，其中介電層46的頂部表面高于金屬柱44的頂部表面。介電層46進(jìn)一步延伸到金屬柱44之間的間隙中。根據(jù)本發(fā)明的替代實(shí)施例，金屬柱44的頂部表面與相應(yīng)介電層46的頂部表面共面。根據(jù)一些例示性實(shí)施例，介電層46可由例如聚苯并惡唑(PBO)或聚酰亞胺的聚合物形成。金屬柱44可為銅柱，且還可包括例如鋁、鎳或其類似者的其它導(dǎo)電/金屬材料。

參考圖4，將封裝材料48封裝于裝置裸片34和貫通通孔32上。相應(yīng)步驟被展示為圖17所展示的程序流程中的步驟606。封裝材料48填充相鄰裝置裸片34之間的間隙，且包圍裝置裸片34和貫通通孔32中的每一者。封裝材料48可包括模制原料、模制底填充料、環(huán)氧樹脂和/或樹脂。在封裝程序之后，封裝材料48的頂部表面高于金屬柱44和貫通通孔32的頂部表面。

接下來，執(zhí)行例如化學(xué)機(jī)械拋光(CMP)步驟或研磨步驟的平坦化步驟以平坦化封裝材料48，直到貫通通孔32被暴露為止。裝置裸片34的金屬柱44也由于平坦化而被暴露。歸因于平坦化，貫通通孔32的頂部表面與金屬柱44的頂部表面實(shí)質(zhì)上齊平(共面)，且與封裝材料48的頂部表面實(shí)質(zhì)上齊平(共面)。

參考圖5，將多個(gè)介電層50和相應(yīng)重布線(RDL)52形成于封裝材料48、貫通通孔32和金屬柱44上方。相應(yīng)步驟被展示為圖17所展示的程序流程中的步驟608。根據(jù)本發(fā)明的一些實(shí)施例，介電層50由例如PBO、聚酰亞胺或其類似者的聚合物形成。根據(jù)本發(fā)明的替代實(shí)施例，介電層50由例如氮化硅、氧化硅、氮氧化硅或其類似者的無機(jī)介電材料形成。

RDL 52電耦合到金屬柱44和貫通通孔32，且可將金屬柱44和貫通通孔32彼此互連。RDL 52可包括金屬跡線(金屬線)和下伏于且連接到金屬跡線的通孔。根據(jù)本發(fā)明的一些實(shí)施例，RDL 52經(jīng)由電鍍程序而形成，其中RDL 52中的每一者包括一晶種層(未圖示)和在所述晶種層上方的經(jīng)電鍍金屬材料。晶種層和經(jīng)電鍍金屬材料可由相同材料或不同材料形成。

參考圖5，介電層50包括上覆于RDL 52的頂部介電層，其中RDL 52的一些金屬接合墊經(jīng)由頂部介電層50中的開口54而被暴露。

接下來，參考圖6，將貫通通孔56形成于介電層50和RDL 52上方。相應(yīng)步驟被展示為圖17所展示的程序流程中的步驟610。形成程序可包括：形成在介電層50上方且延伸到開口54(圖5)中的晶種層(未圖示)；形成經(jīng)圖案化掩模層(未圖示)，其中開口54被暴露到經(jīng)圖案化掩模層中的開口；電鍍經(jīng)圖案化掩模層中的開口中的貫通通孔56；去除經(jīng)圖案化掩模層；以及蝕刻晶種層。

貫通通孔56的晶種層可包括鈦層和在鈦層上方的銅層。經(jīng)電鍍材料可具有均一組合物且可由銅或銅合金形成。經(jīng)電鍍材料包括在頂部介電層50的頂部表面上方的一些部分，和延伸到開口54(圖5)中的其它部分。

圖6還說明裝置裸片58經(jīng)由(例如)裸片附接膜60而到介電層50上的粘接。相應(yīng)步驟被展示為圖17所展示的程序流程中的步驟612。裝置裸片58的后表面(所述后表面可為裝置裸片58中的半導(dǎo)體襯底的后表面)與裸片附接膜60接觸。裝置裸片58可為例如中央處理單元(CPU)裸片、圖形處理單元(GPU)裸片或其類似者的邏輯裸片。裝置裸片58包括表面介電層64中的金屬柱62。表面介電層64可由(例如)PBO或其它介電材料形成。

圖7說明貫通通孔56和裝置裸片58運(yùn)用封裝材料66的封裝。相應(yīng)步驟被展示為圖17所展示的程序流程中的步驟614。封裝材料66可為模制原料。在封裝材料66的施配和固化之后，執(zhí)行平坦化以去除過量封裝材料66，使得貫通通孔56和金屬柱62被暴露。

接下來，參考圖8，將介電層68和RDL 70形成于封裝材料66和裝置裸片58上方。相應(yīng)步驟被展示為圖17所展示的程序流程中的步驟616。介電層68還可由例如PBO或聚酰亞胺的聚合物形成。RDL 70電耦合到貫通通孔56和金屬柱62。此外，RDL 70還可將貫通通孔56電連接到金屬柱62。

進(jìn)一步參考圖8，根據(jù)本發(fā)明的一些例示性實(shí)施例而形成凸塊下金屬層(UBM)72和電連接器74。電連接器74電耦合到RDL 70和52、金屬柱62和44，以及/或貫通通孔32、42和56。電連接器74的形成可包括將焊球放置于RDL 70上方，且接著回焊焊球。根據(jù)本發(fā)明的替代實(shí)施例，電連接器74的形成包括執(zhí)行電鍍程序以將焊接區(qū)域形成于RDL 70上方且接著回焊焊接區(qū)域。電連接器74還可包括金屬柱，或金屬柱和焊接帽，其還可經(jīng)由電鍍而形成。

在本揭露的上下文中，上覆于粘接層22的結(jié)構(gòu)被稱作晶片層級(jí)封裝76，其可為復(fù)合晶片。接下來，使封裝76與載體20脫結(jié)。根據(jù)一些例示性脫結(jié)程序，如圖9所展示，將載體78附接到封裝76以保護(hù)電連接器74。相應(yīng)步驟被展示為圖17所展示的程序流程中的步驟618。載體78可為固定到至切割框架(未圖示)上的切割帶。脫結(jié)(例如)通過將UV光或激光投影于粘接層22(圖8)上而執(zhí)行。舉例來說，當(dāng)粘接層22由LTHC形成時(shí)，從光或激光產(chǎn)生的熱致使LTHC分解，且因此使載體20與晶片層級(jí)封裝76分離。圖9中展示所得結(jié)構(gòu)。

圖10說明用于將開口80形成于介電層24中的圖案化。相應(yīng)步驟被展示為圖17所展示的程序流程中的步驟620。舉例來說，當(dāng)介電層24為聚合物層時(shí)，其可使用激光鉆取予以圖案化以去除重疊于貫通通孔32的部分，使得貫通通孔32通過開口80而被暴露。

圖11A說明封裝200到封裝76的結(jié)合，因此形成PoP封裝82。相應(yīng)步驟被展示為圖17所展示的程序流程中的步驟622。封裝76和200還分別被稱作主要封裝和次要封裝。結(jié)合經(jīng)由焊接區(qū)域84而執(zhí)行，焊接區(qū)域84將貫通通孔32接合到上覆封裝200中的金屬接合墊。根據(jù)本發(fā)明的一些實(shí)施例，封裝200包括裝置裸片234，其可為例如SRAM裸片、DRAM裸片或其類似者的存儲(chǔ)器裸片。裝置裸片234還可與裝置裸片34相同。根據(jù)一些例示性實(shí)施例，存儲(chǔ)器裸片還結(jié)合到封裝襯底202。封裝材料90將裝置裸片234封裝于其中，其中封裝材料90可為模制原料、模制底填充料等等。在次要封裝200到主要封裝76的結(jié)合之后，將底填充料86施配到次要封裝200與主要封裝76之間的間隙中，且接著進(jìn)行固化。接著可執(zhí)行裸片鋸切以將封裝82鋸切成個(gè)別封裝88，封裝88彼此相同。相應(yīng)步驟被展示為圖17所展示的程序流程中的步驟624。

由于裸片鋸切，封裝材料48、封裝材料66、介電層50和介電層68的相應(yīng)邊緣彼此對(duì)準(zhǔn)。封裝材料90和封裝襯底202的邊緣可或可不與下伏封裝76的邊緣對(duì)準(zhǔn)。

根據(jù)形成貫通通孔42的一些實(shí)施例，在形成如圖9所展示的結(jié)構(gòu)之后，執(zhí)行背面研磨以去除裸片附接膜38和半導(dǎo)體襯底36的一些部分，直到貫通通孔42被暴露為止。接下來，如圖11B所展示，將RDL 43形成于貫通通孔42上方且電耦合到貫通通孔42。當(dāng)形成貫通通孔42時(shí)，根據(jù)一些實(shí)施例而可或可不形成貫通通孔32。根據(jù)一些實(shí)施例，貫通通孔42充當(dāng)RDL 43與RDL 52之間的互連(通過貫通通孔42與金屬柱44之間的金屬線和通孔(未圖示))。貫通通孔42可單獨(dú)地用于RDL 43和52的互連，且未電耦合到裝置裸片34中的任何無源或有源裝置。此由于可形成小于貫通通孔32的貫通通孔42而具有增加貫通通孔的總數(shù)的有利特征。另外，節(jié)省了以其它方式將被招致用于形成貫通通孔32的成本。

在圖11A和圖11B所展示的封裝中，裝置裸片58、34和234形成包括通過中間介電層50和RDL 52而分離的兩個(gè)封裝區(qū)域/材料的多堆疊封裝。由于無焊接點(diǎn)用于裝置裸片34與裝置裸片58之間，因此將裝置裸片34堆疊于經(jīng)封裝裝置裸片58上方會(huì)引起極薄封裝。另外，兩個(gè)或兩個(gè)以上裝置裸片34可位于同一封裝材料48中，且因此進(jìn)一步縮減封裝88的高度。然而，由于裝置裸片58相比于裝置裸片34具有較大俯視圖面積，因此未增加封裝88的占據(jù)面積(俯視圖面積)。

圖12到圖16說明根據(jù)本發(fā)明的一些實(shí)施例的封裝88。除非另有指定，否則這些實(shí)施例中的組件的材料和形成方法與由圖1到圖11A以及圖11B所展示的實(shí)施例中的類似參考數(shù)字表示的類似組件基本上相同。因此可在圖1到圖11A以及圖11B所展示的實(shí)施例的討論中找到關(guān)于圖12到圖16所展示的組件的形成程序和材料的細(xì)節(jié)。在這些實(shí)施例中的每一者中，裝置裸片234可與裝置裸片34相同或不同。此外，在圖12到圖16中的每一者所展示的實(shí)施例中，形成貫通通孔32或貫通通孔42，或形成貫通通孔32和貫通通孔42兩者。

圖12說明在裝置裸片58、34和234的不同層級(jí)之間不具有焊接區(qū)域的封裝88。裝置裸片234經(jīng)由RDL 92而電耦合到裝置裸片34，RDL 92形成于介電層94中。根據(jù)本發(fā)明的一些實(shí)施例，圖12中的結(jié)構(gòu)的形成程序可包括將裝置裸片234封裝于封裝材料90中，接著形成RDL 92和介電層94。圖1到圖8中基本上展示后續(xù)步驟。通過使用圖12中的實(shí)施例，由于在所得封裝88中不存在焊接區(qū)域，因此進(jìn)一步縮減所述所得封裝的厚度。

圖13說明根據(jù)一些實(shí)施例的封裝88。這些實(shí)施例相似于圖11A和圖11B中的實(shí)施例，只有如下情形除外：主要封裝76具有裝置裸片58的單一層級(jí)，而次要封裝200包括多層疊式裝置裸片34和234。

圖14說明根據(jù)一些實(shí)施例的封裝88。這些實(shí)施例相似于圖11A和圖11B中的實(shí)施例，只有如下情形除外：主要封裝76和次要封裝200兩者包括多層疊式裝置裸片。舉例來說，主要封裝76包括形成多堆疊封裝的裝置裸片58和裝置裸片34。次要封裝200包括形成多堆疊封裝的裝置裸片234和裝置裸片334。裝置裸片234可與裝置裸片334相同或與裝置裸片334不同。裝置裸片334進(jìn)一步封裝于封裝材料348中。

圖15說明根據(jù)一些實(shí)施例的封裝88。這些實(shí)施例相似于圖11A和圖11B中的實(shí)施例，只有如下情形除外：次要封裝200包括經(jīng)由線結(jié)合而結(jié)合到相應(yīng)封裝襯底202的裝置裸片434。裝置裸片34可與裝置裸片234不同。舉例來說，裝置裸片34可為DRAM裸片，而裝置裸片234可為快閃存儲(chǔ)器裸片。

圖16說明根據(jù)一些實(shí)施例的封裝88。這些實(shí)施例相似于圖15中的實(shí)施例，只有如下情形除外：圖15中的裝置裸片34由裸片堆疊34'替換，其中裸片堆疊34'中的每一者包括結(jié)合在一起的多個(gè)裝置裸片534。裸片堆疊34'在用以形成封裝88之前被預(yù)先形成。裸片堆疊34'中的裝置裸片534由焊接區(qū)域536結(jié)合。此外，裝置裸片534包括穿過相應(yīng)半導(dǎo)體襯底的貫通通孔538。

本發(fā)明的實(shí)施例具有一些有利特征。通過形成多堆疊封裝，消除了或在數(shù)目方面至少縮減了用于常規(guī)疊層封裝(PoP)結(jié)構(gòu)的焊接區(qū)域。因此，縮減了所得封裝的厚度。

根據(jù)本發(fā)明的一些實(shí)施例，一種封裝包括第一裝置裸片，和第一封裝材料，其將所述第一裝置裸片封裝于其中。所述第一裝置裸片的底部表面與所述第一封裝材料的底部表面共面。第一介電層下伏于所述第一裝置裸片。第一重布線在所述第一介電層中且電耦合到所述第一裝置裸片。第二介電層上覆于所述第一裝置裸片。第二重布線在所述第二介電層中且電耦合到所述第一重布線。第二裝置裸片上覆于且電耦合到所述第二重布線。無焊接區(qū)域?qū)⑺龅诙b置裸片連接到所述第二重布線。第二封裝材料將所述第二裝置裸片封裝于其中。第三裝置裸片電耦合到所述第二重布線。第三封裝材料將所述第三裝置裸片封裝于其中。

根據(jù)本發(fā)明的一些實(shí)施例，一種方法包括將第一裝置裸片放置于載體上方、將所述第一裝置裸片封裝于第一封裝材料中、執(zhí)行第一平坦化以顯露所述第一裝置裸片中的第一金屬柱、形成第一介電層于所述第一裝置裸片和所述第一封裝材料上方，以及形成第一重布線于所述第一介電層中。所述第一重布線電耦合到所述第一金屬柱。所述方法進(jìn)一步包括將第二裝置裸片粘接到所述第一介電層的頂部表面、形成第一貫通通孔于所述第一介電層上方、將所述第二裝置裸片和所述第一貫通通孔封裝于第二封裝材料中、執(zhí)行第二平坦化以顯露所述第一貫通通孔和所述第二裝置裸片中的第二金屬柱、形成第二介電層于所述第二裝置裸片上方，以及形成第二重布線于所述第二介電層中。所述第二重布線電耦合到所述第二金屬柱和所述第一貫通通孔。

根據(jù)本發(fā)明的一些實(shí)施例，一種方法包括將第一裝置裸片放置于載體上方。所述第一裝置裸片包括第一半導(dǎo)體襯底，和穿過所述第一半導(dǎo)體襯底的第一貫通通孔。所述方法進(jìn)一步包括將所述第一裝置裸片封裝于第一封裝材料中、形成第一介電層于所述第一裝置裸片上方，以及形成第一重布線于所述第一介電層中。所述第一重布線電耦合到所述第一裝置裸片中的第一金屬柱。將第二裝置裸片粘接到所述第一介電層的頂部表面。形成第二貫通通孔于所述第一介電層上方。所述第二貫通通孔電耦合到所述第一重布線。所述方法進(jìn)一步包括將所述第二裝置裸片封裝于第二封裝材料中、形成第二介電層于所述第二裝置裸片上方，以及形成第二重布線于所述第二介電層中。所述第二重布線電耦合到所述第二裝置裸片中的第二金屬柱。使所述載體與所述第一裝置裸片脫結(jié)。對(duì)所述半導(dǎo)體襯底執(zhí)行背面研磨以顯露所述第一貫通通孔。形成第三重布線以電耦合到所述第一貫通通孔。

前述內(nèi)容概述若干實(shí)施例的特征，使得所屬領(lǐng)域的技術(shù)人員可較好地理解本發(fā)明的方面。所屬領(lǐng)域的技術(shù)人員應(yīng)了解，其可容易使用本發(fā)明作為用于設(shè)計(jì)或修改用于實(shí)行本文中所引入的實(shí)施例的相同目的和/或達(dá)成本文中所引入的實(shí)施例的相同優(yōu)點(diǎn)的其它程序和結(jié)構(gòu)的基礎(chǔ)。所屬領(lǐng)域的技術(shù)人員還應(yīng)認(rèn)識(shí)到，這些等效構(gòu)造并不脫離本發(fā)明的精神和范圍，且其可在不脫離本發(fā)明的精神和范圍的情況下在本文中進(jìn)行各種改變、取代和更改。