技術(shù)領(lǐng)域

本公開(kāi)涉及半導(dǎo)體裝置。更具體地，本公開(kāi)涉及一種形成在下層上的納米線(xiàn)和/或納米片的堆疊件，所述下層具有與在納米片和/或納米線(xiàn)的堆疊件被允許連貫地弛豫時(shí)堆疊件將具有的晶格參數(shù)基本上相匹配的晶格參數(shù)。

背景技術(shù)：

發(fā)生應(yīng)變了的半導(dǎo)體材料可以在諸如場(chǎng)效應(yīng)晶體管(FET)的半導(dǎo)體裝置中提供改善的電流傳輸特性。在FET的溝道中的壓應(yīng)變可以提供對(duì)于p溝道FET的提高的空穴遷移率，而在FET的溝道中的拉應(yīng)變可以提供對(duì)于n溝道FET的提高的電子遷移率。

技術(shù)實(shí)現(xiàn)要素：

示例性實(shí)施例提供了一種用于半導(dǎo)體裝置的堆疊件，所述堆疊件包括：多個(gè)犧牲層，每個(gè)犧牲層包括第一晶格參數(shù)；至少一個(gè)溝道層，包括與第一晶格參數(shù)不同的第二晶格參數(shù)，每個(gè)溝道層設(shè)置在兩個(gè)犧牲層之間并與所述兩個(gè)犧牲層接觸；下層，所述多個(gè)犧牲層和所述至少一個(gè)溝道層設(shè)置在其上，犧牲層與下層接觸，下層包括第三晶格參數(shù)，所述第三晶格參數(shù)與在所述多個(gè)犧牲層和所述至少一個(gè)溝道層被允許連貫地弛豫時(shí)所述多個(gè)犧牲層和所述至少一個(gè)溝道層將具有的晶格參數(shù)基本上相匹配。除了存在于下層中的缺陷向著所述堆疊件中的任何擴(kuò)展，下層在所述多個(gè)犧牲層和所述至少一個(gè)溝道層中基本不產(chǎn)生任何缺陷。

另一示例性實(shí)施例提供了一種用于半導(dǎo)體裝置的堆疊件，所述堆疊件包括：多個(gè)犧牲層，每個(gè)犧牲層包括第一晶格參數(shù)、第一端、第二端和截面區(qū) 域，該截面區(qū)域在與每個(gè)犧牲層的第一端與第二端之間的方向基本垂直的方向上被定位，每個(gè)犧牲層的截面區(qū)域包括第一厚度和與第一厚度基本垂直的第一寬度，每個(gè)犧牲層的第一厚度小于犧牲層材料的亞穩(wěn)臨界厚度；至少一個(gè)溝道層，包括第二晶格參數(shù)、第一端、第二端和截面區(qū)域，該截面區(qū)域在與所述至少一個(gè)溝道層的第一端與第二端之間的方向基本垂直的方向上被定位，第二晶格參數(shù)不同于第一晶格參數(shù)，每個(gè)溝道層設(shè)置在兩個(gè)犧牲層之間并與所述兩個(gè)犧牲層接觸，每個(gè)溝道層的截面區(qū)域包括第二厚度和與第二厚度基本垂直的第二寬度，每個(gè)溝道層的第二厚度小于溝道層材料的亞穩(wěn)臨界厚度；下層，所述多個(gè)犧牲層和所述至少一個(gè)溝道層設(shè)置在其上，犧牲層與下層接觸，除了先于堆疊件的沉積而存在于下層中的缺陷的任何擴(kuò)展，下層在所述多個(gè)犧牲層和所述至少一個(gè)溝道層中基本不產(chǎn)生任何缺陷。

又一示例性實(shí)施例提供了一種形成用于半導(dǎo)體裝置的堆疊件的方法，所述方法包括：提供下層；在下層上形成多個(gè)犧牲層和至少一個(gè)溝道層的堆疊件，犧牲層與下層接觸，每個(gè)犧牲層包括第一晶格參數(shù)，所述至少一個(gè)溝道層包括與第一晶格參數(shù)不同的第二晶格參數(shù)，每個(gè)溝道層設(shè)置在兩個(gè)犧牲層之間并與所述兩個(gè)犧牲層接觸，下層包括第三晶格參數(shù)，所述第三晶格參數(shù)與在所述多個(gè)犧牲層和所述至少一個(gè)溝道層被允許連貫地弛豫時(shí)所述多個(gè)犧牲層和所述至少一個(gè)溝道層將具有的晶格參數(shù)基本上相匹配。

附圖說(shuō)明

在接下來(lái)的部分中，將參照在附圖中示出的示例性實(shí)施例來(lái)描述在這里公開(kāi)的主題的方面，在附圖中：

圖1A-圖1D分別描繪了根據(jù)在這里公開(kāi)的主題的在由圖2的方法所描述的選擇的形成階段時(shí)的應(yīng)變溝道納米片的示例性堆疊件；

圖2描繪了根據(jù)在這里公開(kāi)的主題的在納米片中基本不包括堆疊產(chǎn)生的缺陷的形成應(yīng)變溝道納米片的堆疊件的示例性方法的流程圖；

圖3描繪了電子裝置，所述電子裝置包括一個(gè)或更多個(gè)集成電路(芯片)，所述集成電路(芯片)包括根據(jù)在這里公開(kāi)的示例性實(shí)施例形成的納米線(xiàn)和/或納米片的一個(gè)或更多個(gè)堆疊件；以及

圖4描繪了存儲(chǔ)器系統(tǒng)，所述存儲(chǔ)器系統(tǒng)可以包括一個(gè)或更多個(gè)集成電路(芯片)，所述集成電路(芯片)包含根據(jù)在這里公開(kāi)的示例性實(shí)施例形成 的納米線(xiàn)和/或納米片的一個(gè)或更多個(gè)堆疊件。

具體實(shí)施方式

在這里公開(kāi)的主題涉及形成在下層上的納米線(xiàn)和/或納米片的堆疊件，下層具有與在納米片和/或納米線(xiàn)的堆疊件被允許連貫地弛豫(relax coherently)時(shí)堆疊件將具有的晶格參數(shù)基本上相匹配的晶格參數(shù)。如在這里使用的，短語(yǔ)“與……基本上相匹配”通常意指大約0.2％或更少的晶格參數(shù)失配，并且在一些實(shí)施例中短語(yǔ)“與……基本上相匹配”可以意指大約0.5％或更少的晶格參數(shù)失配。如在這里使用的，術(shù)語(yǔ)“失配”意指下層晶格參數(shù)與在堆疊件被允許連貫地弛豫時(shí)堆疊件將具有的晶格參數(shù)之間的晶格參數(shù)失配。下層的作用不是直接使堆疊件的層產(chǎn)生應(yīng)變，因?yàn)樵诙询B件中產(chǎn)生的應(yīng)變主要是由堆疊件本身(即，堆疊件的犧牲層與溝道層)而非由堆疊件的下層來(lái)決定的。下層的一個(gè)功能可以是通過(guò)在堆疊件中引入新的缺陷來(lái)抑制堆疊件塑性弛豫。

在接下來(lái)的詳細(xì)描述中，為了提供本公開(kāi)的全面理解而闡述了大量的具體細(xì)節(jié)。然而本領(lǐng)域技術(shù)人員將理解的是，可以不用這些具體細(xì)節(jié)來(lái)實(shí)踐公開(kāi)的方面。在其他情況下，為了不使在這里公開(kāi)的主題不清楚，沒(méi)有具體描述公知的方法、步驟、組件和電路。

貫穿本說(shuō)明書(shū)，對(duì)“一個(gè)實(shí)施例”或“實(shí)施例”的參考意指結(jié)合實(shí)施例描述的具體特征、結(jié)構(gòu)或特性包括在這里公開(kāi)的至少一個(gè)實(shí)施例中。因此，貫穿本說(shuō)明書(shū)，出現(xiàn)在各處的短語(yǔ)“在一個(gè)實(shí)施例中”或“在實(shí)施例中”或“根據(jù)一個(gè)實(shí)施例”(或者具有相似意思的其他短語(yǔ))不需全部指同一個(gè)實(shí)施例。如在這里使用的，詞語(yǔ)“示例性”意指“用作示例、情況或圖例”。在這里描述為“示例性”的任何實(shí)施例不被解釋為必然比其他實(shí)施例優(yōu)選或優(yōu)越。此外，具體的特征、結(jié)構(gòu)或特性可以在一個(gè)或更多個(gè)實(shí)施例中以任何合適的方式結(jié)合。此外，根據(jù)在這里討論的上下文，單數(shù)術(shù)語(yǔ)可以包括對(duì)應(yīng)的復(fù)數(shù)形式，并且復(fù)數(shù)術(shù)語(yǔ)可以包括對(duì)應(yīng)的單數(shù)形式。還要注意的是在這里示出和討論的各種圖(包括組件圖)僅是為了說(shuō)明性的目的，而未按比例繪制。同樣地，各種波形圖和時(shí)序圖僅是為了說(shuō)明性的目的。

如在這里使用的，術(shù)語(yǔ)“第一”、“第二”等被用作它們后面的名詞的標(biāo)記，而不暗指任何類(lèi)型的排序(例如，空間的、時(shí)間的、邏輯的等)，除非明 確地如此定義。此外，可以跨越兩個(gè)或更多個(gè)附圖來(lái)使用相同的附圖標(biāo)記，以表示具有相同或相似功能性的部件、組件、塊、電路、單元或模塊。然而這樣的用法僅是為了說(shuō)明的簡(jiǎn)潔性和便于討論；它不暗指遍及全部實(shí)施例這樣的組件或單元的結(jié)構(gòu)或構(gòu)造細(xì)節(jié)是相同的，或者這樣的普遍參照的部分/模塊是實(shí)施在這里公開(kāi)的具體實(shí)施例的教導(dǎo)的唯一方法。

在這里公開(kāi)的主題涉及裝置，諸如但不限于場(chǎng)效應(yīng)晶體管(FET)，所述裝置包含納米線(xiàn)(NW)的一個(gè)或更多個(gè)堆疊件和/或納米片(NS)的一個(gè)或更多堆疊件。如在這里使用的，術(shù)語(yǔ)“納米線(xiàn)”意指導(dǎo)電結(jié)構(gòu)，該導(dǎo)電結(jié)構(gòu)具有這樣的截面區(qū)域：其與通過(guò)納米線(xiàn)的電流傳輸方向基本垂直，并且其中直角截面尺寸相似且小。例如，納米線(xiàn)可以包括具有其中直角截面尺寸可以在從幾納米到大約20nm的范圍的截面區(qū)域的導(dǎo)電結(jié)構(gòu)。此外如在這里使用的，術(shù)語(yǔ)“納米片”意指導(dǎo)電結(jié)構(gòu)，該導(dǎo)電結(jié)構(gòu)具有這樣的截面區(qū)域：其與通過(guò)納米片的電流傳輸方向基本垂直，并且其中一個(gè)直角截面尺寸與另一尺寸相比明顯較小。例如，納米片可以包括具有其中一個(gè)直角截面尺寸在從幾納米到大約20nm的范圍而另一直角截面尺寸在從大約15nm到大約70nm的范圍的截面區(qū)域的導(dǎo)電結(jié)構(gòu)。如在這里使用的，術(shù)語(yǔ)“納米線(xiàn)”和“納米片”可以被可互換地使用。此外，術(shù)語(yǔ)“納米線(xiàn)”和“納米片”可以在這里表示多個(gè)層。關(guān)于術(shù)語(yǔ)“堆疊件”，如在這里使用的術(shù)語(yǔ)“堆疊件”可以表示多個(gè)犧牲層和多個(gè)溝道層，所述多個(gè)犧牲層和所述多個(gè)溝道層具有與納米線(xiàn)和/或納米片中的一者一致的尺寸，并且形成在交替順序的犧牲層和溝道層的堆疊件中。

在這里公開(kāi)的主題更具體地涉及在下層上形成的納米線(xiàn)和/或納米片的堆疊件，下層具有與在納米片和/或納米線(xiàn)的堆疊件被允許連貫地弛豫時(shí)堆疊件將具有的晶格參數(shù)基本上相匹配的晶格參數(shù)。這樣的下層可以包括但不限于應(yīng)變弛豫的緩沖器(strain-relaxed buffer，SRB)、彈性應(yīng)變的緩沖器或者包括在納米片和/或納米線(xiàn)的堆疊件被允許連貫地弛豫時(shí)堆疊件將具有的晶格參數(shù)的任何下層材料。根據(jù)在這里公開(kāi)的主題，下層的作用不是直接使堆疊件的層產(chǎn)生應(yīng)變。在堆疊中產(chǎn)生的應(yīng)變主要由堆疊件本身(即，堆疊件的犧牲層與溝道層)而非由堆疊件的下層來(lái)確定。下層的一個(gè)功能可以是通過(guò)將缺陷從下層引入到堆疊件中來(lái)抑制堆疊件塑性弛豫。

圖1A-圖1D分別描繪了根據(jù)在這里公開(kāi)的主題的在由圖2的方法所描述 的選擇的形成階段時(shí)的應(yīng)變溝道納米片的示例性堆疊件100。圖2描繪了根據(jù)在這里公開(kāi)的主題的在納米片中基本不包括堆疊產(chǎn)生的缺陷的形成應(yīng)變溝道納米片的堆疊件的示例性方法200的流程圖。根據(jù)在這里公開(kāi)的主題的應(yīng)變溝道納米片的堆疊件可以用在諸如但不限于FET的半導(dǎo)體裝置中。

參照?qǐng)D1A-圖1D以及圖2，在圖2中的操作201，選取下層材料，所述下層材料包括的晶格參數(shù)與在將要形成的納米片的堆疊件在孤立狀態(tài)下被允許連貫地弛豫時(shí)該堆疊件將具有的晶格參數(shù)基本上相匹配。如在這里使用的，術(shù)語(yǔ)“下層”意指應(yīng)變弛豫的緩沖器(SRB)、彈性應(yīng)變的緩沖器、或者包括與在將要形成的堆疊件在孤立狀態(tài)下被允許連貫地弛豫時(shí)該堆疊件將具有的晶格參數(shù)基本上相匹配的晶格參數(shù)的任何下層材料。下層的示例包括但不限于絕緣體上應(yīng)變硅(sSOI)、SiGeOI或者IV族原子的或非IV族原子的或III-V族材料的或II-VI族材料的層。下層可以位于絕緣體上或從基底生長(zhǎng)(可能有其他層位于下層與基底之間)。通常來(lái)說(shuō)，下層基本上是單晶。

在操作202，使用公知的沉積技術(shù)在例如基底(未示出)上形成下層101。由在操作201選取的材料形成下層101。

在操作203，使用公知的沉積技術(shù)在下層101上外延地形成犧牲層102和溝道層103的堆疊件100。以犧牲層102直接形成在下層101上的交替順序形成犧牲層102和溝道層103。在一個(gè)示例性實(shí)施例中，堆疊件100包括形成在溝道層103上的頂犧牲層102。

基于將要賦予溝道層的應(yīng)變的量和類(lèi)型來(lái)選取犧牲層材料和溝道層材料。如果溝道層將要具有拉應(yīng)變，那么為犧牲層選取的材料將具有大于為溝道層選取的材料的晶格參數(shù)(在它的弛豫狀態(tài)下)的晶格參數(shù)(在它的弛豫狀態(tài)下)。相反地，如果溝道層將要具有壓應(yīng)變，那么為犧牲層選取的材料將具有小于為溝道層選取的材料的晶格參數(shù)(在它的弛豫狀態(tài)下)的晶格參數(shù)(在它的弛豫狀態(tài)下)。犧牲層材料和溝道層材料的組成和晶格參數(shù)還可以基于工程制約條件(flow integration constraints)，諸如但不限于蝕刻選擇性、生長(zhǎng)外延層的能力和期望的應(yīng)力(在溝道層與犧牲層之間(在它們的弛豫狀態(tài)下)的更大的晶格參數(shù)失配引起更大的應(yīng)變)。

犧牲層102和溝道層103形成為具有小于各個(gè)材料的亞穩(wěn)態(tài)或動(dòng)力學(xué)、臨界厚度的厚度(所述亞穩(wěn)態(tài)或動(dòng)力學(xué)、臨界厚度是被約束為具有該層形成在其上的材料的晶格參數(shù)時(shí)所選擇的)，使得各個(gè)層將不彈性弛豫并產(chǎn)生層內(nèi) 缺陷。溝道層103和犧牲層102的厚度還應(yīng)該被選擇以?xún)?yōu)化特性，諸如但不限于，最終裝置的性能、在溝道層之間提供替代柵極堆疊件(replacement gate stack)的能力、堆疊件的高寬比和應(yīng)變考量。

犧牲層和溝道層的各個(gè)厚度和各個(gè)晶格參數(shù)將在堆疊件中物理地結(jié)合，使得該堆疊件將具有基于犧牲層和溝道層的晶格參數(shù)的加權(quán)平均的整體晶格參數(shù)。晶格參數(shù)的加權(quán)平均將是在孤立的堆疊件被允許連貫地弛豫時(shí)納米片的堆疊件將具有的晶格參數(shù)。因此，被選擇用于下層的材料和具體實(shí)施方式應(yīng)該理想地引起這樣的晶格參數(shù)：其基本等于在孤立的堆疊件被允許連貫地弛豫時(shí)納米片的堆疊件將具有的晶格參數(shù)。例如，如果將形成的堆疊件是用于nMOS裝置的，那么溝道層可以包括Si，犧牲層可以包括SiGe。作為另一示例，如果將形成的堆疊件用于pMOS裝置，那么溝道層可以包括SiGe，犧牲層可以包括Si。對(duì)于包括SiGe溝道層和Si犧牲層的pMOS裝置，堆疊件由Si犧牲層主導(dǎo)，所述Si犧牲層通過(guò)保持基底(Si)的晶格參數(shù)而處于它們的最低應(yīng)變能態(tài)。具有～5nm的SiGe溝道層的這些結(jié)構(gòu)對(duì)于抵抗缺陷產(chǎn)生非常穩(wěn)固(在多數(shù)情況下熱力學(xué)穩(wěn)定的)。在實(shí)踐中，SiGe溝道層中Ge含量的限制是基于帶帶隧穿(BTBT)和寄生雙極效應(yīng)(PBE)考量，而非來(lái)自缺陷產(chǎn)生。

圖1A描繪了在圖2中的操作203之后形成在下層101上的堆疊件100。堆疊件100包括交替形成在彼此上的犧牲層和溝道層的堆疊。在一個(gè)示例性實(shí)施例中，堆疊件100包括形成在溝道層103上的頂犧牲層102。

在操作204，使用公知的技術(shù)在堆疊件100中形成源/漏凹進(jìn)(或結(jié)構(gòu)切口)，以形成用于源/漏區(qū)的空間104。應(yīng)理解的是，在圖1B中指示了用于源/漏區(qū)的空間104中的僅一個(gè)空間。用于源/漏區(qū)的空間104延伸穿過(guò)堆疊件100至大約下層101。

留在用于源/漏區(qū)的空間104之間的堆疊材料的區(qū)域較短(例如，小于大約100nm)，使得堆疊材料的剩余區(qū)域基本上完全彈性弛豫。剩余堆疊材料的區(qū)域的溝道層中的應(yīng)變主要由在形成源/漏凹進(jìn)(或結(jié)構(gòu)切口)(即，操作204)的點(diǎn)處的堆疊件的彈性形變來(lái)確定。具體來(lái)說(shuō)，溝道層中的應(yīng)變是犧牲層和溝道層的各個(gè)厚度及它們的各個(gè)組成的函數(shù)。在制造流程的整個(gè)其余部分中，可以保持堆疊材料的剩余區(qū)域的應(yīng)變狀態(tài)(或應(yīng)變狀態(tài)的期望的部分)。

犧牲層與溝道層之間的晶格參數(shù)的較大差別引起溝道中產(chǎn)生的應(yīng)變的較 高水平。例如Si/SiGe堆疊件，犧牲材料與溝道材料之間的Ge含量的較大的差別引起較大的最終溝道應(yīng)變。例如，對(duì)于包括5nm厚的溝道層和15nm厚的犧牲層且|△Ge_含量|≈25％的堆疊件，溝道層中的峰值應(yīng)變?yōu)椤?.76％。相反，對(duì)于包括相同厚度的溝道層和犧牲層且|△Ge_含量|≈40％的堆疊件，溝道層中的峰值應(yīng)變?yōu)椤?.2％。

在操作205，使用公知技術(shù)來(lái)蝕刻或底切(undercut)當(dāng)形成用于源/漏區(qū)的空間104時(shí)暴露的犧牲層102的邊緣，以去除相鄰溝道層103之間的每個(gè)犧牲層102的部分105，以隨后形成內(nèi)部間隔件。應(yīng)理解的是，在圖1C中指示了犧牲層102的僅一個(gè)底切部分105。選擇犧牲層的蝕刻深度以?xún)?yōu)化C_para(寄生電容)、R_para(寄生電阻)和溝道層中的期望應(yīng)變。即，隨著犧牲層102從堆疊件的暴露的邊緣向回被蝕刻，溝道層的端部將彈性弛豫到為溝道層選擇的材料的自然晶格參數(shù)，因?yàn)橐呀?jīng)被蝕刻掉的犧牲層的部分不再將犧牲層的晶格參數(shù)(和應(yīng)變)賦予溝道層。

對(duì)于溝道層長(zhǎng)度為大約20nm或更小的示例性實(shí)施例，內(nèi)部間隔件的寬度(即，被底切的犧牲材料的量)，應(yīng)限于例如小于大約8nm。隨著溝道材料的長(zhǎng)度從大約20nm減小，犧牲層的底切應(yīng)限于小于大約5nm。在一些具有較短溝道的實(shí)施例中，犧牲層的底切應(yīng)限于小于3nm。溝道層中的應(yīng)變被整個(gè)堆疊件本身(在釋放之前)的弛豫狀態(tài)所控制，繼而被溝道層和犧牲層的厚度和組成所控制。注意的是，因?yàn)闇系乐械淖罱K應(yīng)變被堆疊件本身控制，所以基本可以忽略下層在直接決定最終溝道應(yīng)變中的作用。

回來(lái)參照?qǐng)D1A-圖1D以及圖2，在操作206，在犧牲層102的凹進(jìn)105(圖1C)中形成內(nèi)部間隔件106，并使用公知的外延再生長(zhǎng)技術(shù)來(lái)用半導(dǎo)體材料107填充源/漏區(qū)的空間104(圖1B)。內(nèi)部間隔件可以包括但不限于例如氮化硅或低k介電材料，諸如但不限于SiOCH、SiOCN或SiBCN?？梢砸员３衷?漏區(qū)基本處于弛豫狀態(tài)并且基本不改變溝道中的應(yīng)變狀態(tài)的方式來(lái)完成源漏區(qū)的形成。

填充的源/漏區(qū)107物理結(jié)合到溝道層103的端部，填充的源/漏區(qū)107的物理存在保持溝道層103中的應(yīng)變。正如所提到的，溝道層103中產(chǎn)生的應(yīng)變是犧牲層與溝道層的各個(gè)層厚度與它們各自組成的函數(shù)。犧牲層與溝道層之間的晶格參數(shù)的較大差異引起溝道層103中產(chǎn)生的應(yīng)變的較高水平。

通過(guò)使用公知技術(shù)去除犧牲層102來(lái)釋放溝道層103。在釋放溝道層時(shí)， 重要的是，幾何條件和邊界條件使得應(yīng)變保持在溝道層中。對(duì)于在釋放溝道層之前外延生長(zhǎng)源/漏結(jié)構(gòu)107的工藝流程，源/漏結(jié)構(gòu)107幫助在釋放之后在溝道中保持應(yīng)變。例如，如果高的源/漏柱狀結(jié)構(gòu)107僅在溝道層的一側(cè)上結(jié)合到溝道層103，那么源/漏柱狀結(jié)構(gòu)107會(huì)在釋放溝道層時(shí)受溝道應(yīng)力的影響而彎曲。然而，如果溝道層結(jié)構(gòu)103基本對(duì)稱(chēng)地形成在源/漏柱狀結(jié)構(gòu)的兩側(cè)上，諸如圖1D中對(duì)于源/漏結(jié)構(gòu)107描繪的那樣，那么源/漏柱狀結(jié)構(gòu)將基本平衡并且在釋放溝道層時(shí)基本不會(huì)彎曲。

在操作207，去除犧牲層102(即，溝道層釋放)，它是例如公知的替代柵極工藝的一部分。在去除犧牲層102之后，溝道層103中的應(yīng)變重新分布，使得每個(gè)溝道層103中的應(yīng)變變得基本均勻。即，因?yàn)檠刂鴾系缹?03的長(zhǎng)度的力被均衡，所以作為每單位面積力的應(yīng)力與溝道層的截面積成反比。因此，只要溝道層的截面積是均勻的，溝道層中的應(yīng)變就將是均勻的。否則，溝道層中的應(yīng)變將與溝道層的截面積成反比。因此，在溝道層釋放之后，可以利用溝道層的截面積的選擇性調(diào)整來(lái)增大溝道應(yīng)變(即，溝道應(yīng)變與溝道層的截面積成反比)。

圖3描繪了電子裝置300，所述電子裝置300包括一個(gè)或更多個(gè)集成電路(芯片)，所述集成電路(芯片)包括根據(jù)在這里公開(kāi)的示例性實(shí)施例形成的納米線(xiàn)和/或納米片的一個(gè)或更多個(gè)堆疊件。電子裝置300可以被用于但不限于計(jì)算裝置、個(gè)人數(shù)字助理(PDA)、膝上型計(jì)算機(jī)、移動(dòng)計(jì)算機(jī)、網(wǎng)絡(luò)平板電腦、無(wú)線(xiàn)電話(huà)、蜂窩電話(huà)、智能電話(huà)、數(shù)字音樂(lè)播放器、或者有線(xiàn)電子裝置或無(wú)線(xiàn)電子裝置。電子裝置300可以包括通過(guò)總線(xiàn)350彼此結(jié)合的控制器310、輸入/輸出裝置320(諸如但不限于小鍵盤(pán)、鍵盤(pán)、顯示器或觸摸屏顯示器)、存儲(chǔ)器330和無(wú)線(xiàn)接口340。控制器310可以包括例如至少一個(gè)微處理器、至少一個(gè)數(shù)字信號(hào)處理器、至少一個(gè)微控制器等。存儲(chǔ)器330可以被配置為存儲(chǔ)要被控制器310使用的命令代碼或用戶(hù)數(shù)據(jù)。電子裝置300和包括在電子裝置300中的各種系統(tǒng)組件可以包括根據(jù)在這里公開(kāi)的示例性實(shí)施例形成的納米線(xiàn)和/或納米片的一個(gè)或更多個(gè)堆疊件。電子裝置300可以使用無(wú)線(xiàn)接口340，無(wú)線(xiàn)接口340被配置為使用RF信號(hào)發(fā)送數(shù)據(jù)到無(wú)線(xiàn)通信網(wǎng)絡(luò)或從無(wú)線(xiàn)通信網(wǎng)絡(luò)接收數(shù)據(jù)。無(wú)線(xiàn)接口340可以包括例如天線(xiàn)、無(wú)線(xiàn)收發(fā)器等。電子系統(tǒng)300可以被用在通信系統(tǒng)的通信接口協(xié)議中，諸如但不限于碼分多址(CDMA)、全球移動(dòng)通信系統(tǒng)(GSM)、北美數(shù)字通信(NADC)、 擴(kuò)展時(shí)分多址(E-TDMA)、寬帶CDMA(WCDMA)、CDMA2000、Wi-Fi、市政Wi-Fi(MuniWi-Fi)、藍(lán)牙、數(shù)字增強(qiáng)無(wú)繩通信(DECT)、無(wú)線(xiàn)通用串行總線(xiàn)(無(wú)線(xiàn)USB)、快速低時(shí)延接入與無(wú)縫切換的正交頻分復(fù)用(Flash-OFDM)、IEEE 802.20、通用分組無(wú)線(xiàn)業(yè)務(wù)(GPRS)、iBurst、無(wú)線(xiàn)寬帶(WiBro)、WiMAX、WiMAX升級(jí)版、通用移動(dòng)通信系統(tǒng)-時(shí)分雙工(UMTS-TDD)、高速分組接入(HSPA)、演進(jìn)數(shù)據(jù)優(yōu)化(EVDO)、長(zhǎng)期演進(jìn)升級(jí)版(LTE升級(jí)版)、多信道多點(diǎn)分配服務(wù)(MMDS)等。

圖4描繪了存儲(chǔ)器系統(tǒng)400，所述存儲(chǔ)器系統(tǒng)400可以包括一個(gè)或更多個(gè)集成電路(芯片)，所述集成電路(芯片)包括根據(jù)在這里公開(kāi)的示例性實(shí)施例形成的納米線(xiàn)和/或納米片的一個(gè)或更多個(gè)堆疊件。存儲(chǔ)器系統(tǒng)400可以包括用于存儲(chǔ)大量數(shù)據(jù)的存儲(chǔ)器裝置410和存儲(chǔ)器控制器420。存儲(chǔ)器控制器420響應(yīng)于主機(jī)430的讀/寫(xiě)請(qǐng)求來(lái)控制存儲(chǔ)器裝置410讀取存儲(chǔ)在存儲(chǔ)器裝置410中的數(shù)據(jù)或向存儲(chǔ)器裝置410寫(xiě)入數(shù)據(jù)。存儲(chǔ)器控制器420可以包括用于將由主機(jī)430(例如，移動(dòng)裝置或計(jì)算機(jī)系統(tǒng))提供的地址映射成存儲(chǔ)器裝置410的物理地址的地址映射表。存儲(chǔ)器裝置410可以包括根據(jù)在這里公開(kāi)的示例性實(shí)施例的一個(gè)或更多個(gè)半導(dǎo)體裝置。

如將被本領(lǐng)域技術(shù)人員認(rèn)識(shí)到的是，在這里描述的發(fā)明構(gòu)思可以在寬范圍的應(yīng)用下修改和變化。因此，所要求保護(hù)的主題的范圍不應(yīng)受限于任何在上面討論的具體示例性教導(dǎo)，而是被權(quán)利要求所限定。