本發(fā)明涉及一種制造太陽能電池的方法，且更具體地，涉及一種具有在半導體基板上或導電區(qū)域上形成的保護膜的太陽能電池的制造方法。

背景技術：

近來，由于現(xiàn)有能源(諸如石油和煤炭)的耗盡，對于代替現(xiàn)有能源的替代性能源越來越感興趣。最重要的是，太陽能電池是將太陽光轉換成電能的受歡迎的下一代電池。

太陽能電池可以通過基于某種設計而形成各種層和電極來制造。太陽能電池的效率可以通過各種層和電極的設計來確定。為了使太陽能電池商用化，需要克服低效率的問題，且由此，需要設計各種層和電極以便最大化太陽能電池的效率。

在一個示例中，太陽能電池被設置有各種保護膜，以便實現(xiàn)半導體基板或半導體層的鈍化、物理保護和電絕緣。這些保護膜可以通過例如熱氧化或沉積來形成。通過熱氧化形成的保護膜可能難以精確地控制其厚度且難以實現(xiàn)優(yōu)異的膜特性。另外，在包括源氣和載氣(根據(jù)需要)的氣體環(huán)境下執(zhí)行沉積，該源氣含有用于構成保護膜的元素。然而，僅使用基本氣體(諸如源氣和載氣)形成的保護膜可能具有高界面陷阱密度，且可能不具有對半導體基板或半導體層的良好鈍化。因此，需要一種制造具有良好特性的保護膜的方法。

技術實現(xiàn)要素：

因此，鑒于上述問題已做出本發(fā)明，并且本發(fā)明的目的是提供一種制造太陽能電池的方法，該方法能夠通過具有良好特性的保護膜的形成來制造具有良好效率的太陽能電池。

根據(jù)本發(fā)明的一個方面，上述目的和其它目的可以通過提供一種制造太陽能電池的方法來實現(xiàn)，該方法包括以下步驟：在包括基區(qū)的半導體基板之上使用絕緣膜形 成保護膜，所述基區(qū)具有第一導電類型并且由晶體硅形成。所述形成的步驟包括在包括具有鹵素元素的鹵素氣體的氣體環(huán)境下在600攝氏度或更高的熱處理溫度下執(zhí)行熱處理工藝。

附圖說明

本發(fā)明的上述和其它目的、特征和其它優(yōu)點將從下面結合附圖進行的詳細描述中被更加清楚地理解，在附圖中：

圖1是例示由根據(jù)本發(fā)明的一種實施方式的制造太陽能電池的方法制造的太陽能電池的一個示例的截面圖；

圖2是圖1中例示的太陽能電池的部分后視平面圖；

圖3a、圖3b、圖3c、圖3d、圖3e和圖3f是例示根據(jù)本發(fā)明的一種實施方式的制造太陽能電池的方法的截面圖；

圖4是例示熱處理裝置的一個示例的視圖，該熱處理裝置可以執(zhí)行在根據(jù)本發(fā)明的一種實施方式的太陽能電池的制造方法中的熱處理工藝；

圖5是例示在根據(jù)本發(fā)明的一種實施方式的太陽能電池的制造方法中的熱處理工藝的溫度循環(huán)的示圖；

圖6a和圖6b是例示在根據(jù)本發(fā)明的一種實施方式的太陽能電池的制造方法中形成控制鈍化層的操作的截面圖；

圖7是例示由根據(jù)本發(fā)明的一種實施方式的太陽能電池的制造方法制造的太陽能電池的另一示例的截面圖；

圖8是圖7中例示的太陽能電池的示意性平面圖；

圖9a、圖9b、圖9c和圖9d是例示根據(jù)本發(fā)明的另一實施方式的太陽能電池的制造方法的截面圖；

圖10a、圖10b、圖10c和圖10d是例示根據(jù)本發(fā)明的又一實施方式的太陽能電池的制造方法的截面圖；

圖11是根據(jù)實驗示例1的太陽能電池的光致發(fā)光(PL)照片；

圖12是根據(jù)比較示例1的太陽能電池的PL照片；

圖13是根據(jù)比較示例2的太陽能電池的PL照片；

圖14是例示測量根據(jù)實驗示例1和比較示例1的太陽能電池的默示開路電壓的 結果的曲線圖；以及

圖15是例示在900攝氏度的溫度下執(zhí)行附加熱處理之后測量根據(jù)實驗示例1和2以及比較示例1的太陽能電池的默示開路電壓的結果的曲線圖。

具體實施方式

現(xiàn)在將詳細參照本發(fā)明的優(yōu)選實施方式，這些優(yōu)選實施方式的示例被例示在附圖中。然而，將理解的是，本發(fā)明不應限于這些實施方式并且可以以各種方式來修改。

在附圖中，為了清楚且簡潔地說明本發(fā)明，省略了對與描述無關的元件的例示，并且相同或極其類似的元件在通篇說明書中由相同的附圖標記來指定。另外，在附圖中，為了更清楚地說明，夸大或縮小了元件的維數(shù)(諸如厚度、寬度等)，并且由此，本發(fā)明的厚度、寬度等不限于附圖的例示。

另外，在整個說明書中，當元件被稱為“包括”另一元件時，該元件不應被理解為排除其它元件，只要沒有特殊沖突的描述即可，并且該元件可以包括至少一個其它元件。另外，將理解的是，當諸如層、膜、區(qū)域或基板的元件被稱為“在”另一元件“之上”時，該元件可以直接在另一元件之上，或者還可能存在中間元件。另一方面，當元件(諸如層、膜、區(qū)域或基板)被稱為“直接在”另一元件“之上”時，這意味著之間沒有中間元件。

下文中，將參照附圖描述根據(jù)本發(fā)明的實施方式的太陽能電池的制造方法。將首先描述由根據(jù)本發(fā)明的實施方式的太陽能電池的制造方法制造的太陽能電池的一個示例，并且此后，將描述根據(jù)本發(fā)明的實施方式的太陽能電池的制造方法。

圖1是例示根據(jù)本發(fā)明的實施方式的由太陽能電池的制造方法制造的太陽能電池的一個示例的截面圖，并且圖2是圖1例示的太陽能電池的部分后視平面圖。

參照圖1和圖2，根據(jù)本實施方式的由附圖標記100指定的太陽能電池包括具有基區(qū)110的半導體基板10；導電區(qū)域32和34，它們被形成在半導體基板10上或之上；電極42和44，它們被連接到導電區(qū)域32和34；以及保護膜，該保護膜被形成在(例如，接觸)半導體基板10之上。本實施方式例示了設置在半導體基板10之上的控制鈍化層20構成上述保護膜，并且包括導電區(qū)域32和34的半導體層30被設置在控制鈍化層20之上。這里，半導體層30包括第一導電類型的第一導電區(qū)域32和第二導電類型的第二導電區(qū)域34，并且本征阻隔區(qū)域36可以被插入在第一 導電區(qū)域32與第二導電區(qū)域34之間。另外，電極42和44可以包括連接到第一導電區(qū)域32的第一電極42和連接到第二導電區(qū)域34的第二電極44。另外，太陽能電池100還可以包括附加保護膜，諸如前鈍化膜24、防反射膜26和后鈍化膜40。這里，保護膜可以是用于保護半導體基板10或導電區(qū)域32和34的絕緣膜。下面將更詳細地描述上述構成元件。

半導體基板10可以包括基區(qū)110，該基區(qū)110包括相對較低摻雜濃度的第二導電摻雜劑，由此具有第二導電類型?；鶇^(qū)110可以由包括第二導電摻雜劑的晶體半導體形成。在一個示例中，基區(qū)110可以由包括第二導電摻雜劑的單晶或多晶半導體(例如，單晶硅或多晶硅)形成。更具體地，基區(qū)110可以由包括第二導電摻雜劑的單晶半導體(例如，單晶半導體晶圓，且更具體地，半導體硅晶圓)形成。具有高結晶度并由此具有低缺陷的基區(qū)110或半導體基板10的使用確保了優(yōu)異的電特性。

第二導電類型可以是p型或n型。在一個示例中，當基區(qū)110是n型時，可以廣泛地形成p型第一導電區(qū)域32，以便增大光電轉換面積?；鶇^(qū)110和p型第一導電區(qū)域32兩者形成結(例如，pn結)，并且使控制鈍化層20被插入在基區(qū)110與p型第一導電區(qū)域32之間，以用于經(jīng)由光電轉換來形成載流子。另外，在這種情況下，具有寬面積的第一導電區(qū)域32可以有效地收集相對緩慢移動的空穴，從而有助于提高光電轉換效率。然而，本發(fā)明不限于此。

另外，半導體基板10可以包括設置在半導體基板10的正面上的前場區(qū)域(或場區(qū)域)130。前場區(qū)域130可以具有與基區(qū)110的導電類型相同的導電類型，但可以具有比基區(qū)110更高的摻雜濃度。因此，前場區(qū)域130可以構成導電區(qū)域或摻雜區(qū)域。

本實施方式例示了前場區(qū)域130是通過用第二導電摻雜劑以相對較高的摻雜濃度摻雜半導體基板10而形成的摻雜區(qū)域的配置。由此可見，前場區(qū)域130包括第二導電類型的晶體(單晶或多晶)半導體，以便構成半導體基板10的一部分。在一個示例中，前場區(qū)域130可以構成第二導電類型的單晶半導體基板(例如，單晶硅晶圓基板)的一部分。此時，前場區(qū)域130的摻雜濃度可以低于第二導電區(qū)域34的摻雜濃度，該第二導電區(qū)域34具有與前場區(qū)域130的導電類型相同的第二導電類型。

然而，本發(fā)明不限于此。由此，前場區(qū)域130可以通過用第二導電摻雜劑摻雜 與半導體基板10獨立的半導體層(例如，非晶半導體層、微晶半導體層或多晶半導體層)而形成。另選地，前場區(qū)域130可以是用作類似于摻雜有固定電荷層(例如，前鈍化膜24和/或防反射膜26)的區(qū)域的、與半導體基板10相鄰而形成的區(qū)域。例如，當基區(qū)110具有n型時，前鈍化膜24可以由具有負固定電荷的氧化物(例如，氧化鋁)形成，以便在基區(qū)110的表面上形成反型層。從而，該反型層可以被用作場區(qū)域。在這種情況下，半導體基板10可以僅包括無單獨摻雜區(qū)域的基區(qū)110，這可以最小化半導體基板10的缺陷。前場區(qū)域130的各種其它配置可以使用各種其它方法來形成。

在本實施方式中，半導體基板10的正面可以經(jīng)過紋理化，使得該正面被設置有具有例如錐形的突起。在半導體基板10上形成的所產(chǎn)生的紋理可以具有給定形狀(例如，錐形)，該給定形狀具有在半導體的特定晶面(例如，(111)面)上形成的外表面。當例如半導體基板10的正面的粗糙度由于經(jīng)由紋理化而在正面上形成的突起而增大時，可以減小通過半導體基板10的正面引入的光的反射率。因此，可以增加到達由基區(qū)110和第一導電區(qū)域32形成的pn結的光量，這可以最小化光的損失。

另外，半導體基板10的背面可以經(jīng)由例如鏡面磨削(grinding)而形成，并且由此可以是相對平滑的平面，該背面具有的表面粗糙度低于正面的表面粗糙度。在第一和第二導電區(qū)域32和34兩者如本實施方式中那樣被形成在半導體基板10的背面上的情況下，可以根據(jù)半導體基板10的背面的特性而大大改變太陽能電池100的特性。因此，半導體基板10的背面可以不具有經(jīng)由紋理化形成的突起，以便改善鈍化，從而這可以改善太陽能電池100的特性。然而，本發(fā)明不限于此。在一些情況下，半導體基板10的背面可以經(jīng)由紋理化而被設置有突起。各種其它變型也是可行的。

控制鈍化層20是形成在半導體基板10之上的保護膜，且可以被形成在半導體基板10的背面上。在一個示例中，控制鈍化層20可以與半導體基板10的背面接觸，這可以產(chǎn)生簡化的配置。另外，控制鈍化層20可以被形成在半導體基板10的整個背面上，以便經(jīng)由簡化工藝來形成，而無需附加的圖案化。然而，本發(fā)明不限于此，并且在例如控制鈍化層20的形狀方面的各種變型也是可行的。

控制鈍化層20可以充當用于防止導電區(qū)域32和34中的摻雜劑被擴散到半導體基板10的擴散勢壘?？刂柒g化層20可以包括能使多個載流子穿過的各種材料。在 一個示例中，控制鈍化層20可以包括氧化物或氮化物。更具體地，控制鈍化層20可以是包括氧化硅的氧化硅層。這是因為氧化硅層具有良好的鈍化并確保載流子容易移動?？刂柒g化層20可以是在特定條件下由濕法化學氧化和/或熱氧化形成的層。后面將更詳細地描述這一點。

此時，控制鈍化層20可以比后鈍化膜40更薄。在一個示例中，控制鈍化層20的厚度可以是5nm或更小(更具體地，2nm或更小，例如在從1nm至2nm的范圍內(nèi))。當控制鈍化層20的厚度超過5nm時，平穩(wěn)的載流子移動不會發(fā)生，這防止太陽能電池100工作。為了確保更平穩(wěn)的載流子移動，控制鈍化層20的厚度可以是2nm或更小。如上所述具有2nm或更小的小厚度的控制鈍化層20可以確保載流子的平穩(wěn)轉移，這可以提高太陽能電池100的占空因數(shù)(FF)。當控制鈍化層20的厚度低于1nm時，可能難以形成具有期望質量的控制鈍化層20。然而，本發(fā)明不限于此，并且控制鈍化層20的厚度可以具有任意的各種值。

包括導電區(qū)域32和34的半導體層30可以被設置在控制鈍化層20之上。在一個示例中，半導體層30可以與控制鈍化層20接觸，這可以簡化整個配置。然而，本發(fā)明不限于此。

在本實施方式中，半導體層30可以包括第一導電區(qū)域32，該第一導電區(qū)域32包括第一導電摻雜劑并且表現(xiàn)出第一導電類型；以及第二導電區(qū)域34，該第二導電區(qū)域34包括第二導電摻雜劑并且表現(xiàn)出第二導電類型。第一導電區(qū)域32和第二導電區(qū)域34在控制鈍化層20之上可以位于相同平面中。即，第一導電區(qū)域32與控制鈍化層20之間以及第二導電區(qū)域34與控制鈍化層20之間可以不存在插入的層。另選地，當另一層被插入在第一和第二導電區(qū)域32和34與控制鈍化層20之間時，所插入的層在第一導電區(qū)域32與控制鈍化層20之間以及第二導電區(qū)域34與控制鈍化層20之間可以具有相同的堆疊配置。另外，阻隔區(qū)域36在與導電區(qū)域32和34相同的平面中可以位于第一導電區(qū)域32與第二導電區(qū)域34之間。

第一導電區(qū)域32是發(fā)射區(qū)，其與基區(qū)110形成pn結(或pn隧道結)，并且使控制鈍化層20被插入在該發(fā)射區(qū)與基區(qū)110之間，以便經(jīng)由光電轉換來生成載流子。

此時，第一導電區(qū)域32可以包括半導體(例如，硅)，該半導體包括第一導電摻雜劑，其與基區(qū)110的導電摻雜劑相反。在本實施方式中，第一導電區(qū)域32是半導體層，該半導體層被單獨形成在半導體基板10之上(更具體地，在控制鈍化層 20之上)并且用第一導電摻雜劑來摻雜。由此可見，第一導電區(qū)域32可以是半導體層，該第一導電區(qū)域32具有與半導體基板10不同的晶體結構，以便容易地被形成在半導體基板10上。例如，第一導電區(qū)域32可以通過用第一導電摻雜劑來摻雜例如可以經(jīng)由各種方法(諸如，例如沉積)而容易制造的非晶半導體、微晶半導體或多晶半導體(例如，非晶硅、微晶硅或多晶硅)而形成。第一導電摻雜劑可以在形成半導體層的同時被引入到半導體層，或者可以在形成半導體層之后經(jīng)由各種摻雜方法(諸如熱擴散或離子注入)中的任一種被引入到半導體層。

此時，第一導電區(qū)域32可以包括第一導電摻雜劑，該第一導電摻雜劑可以表現(xiàn)出與基區(qū)110相反的導電類型。即，當?shù)谝粚щ姄诫s劑是p型摻雜劑時，可以使用III族元素，諸如硼(B)、鋁(Al)、鎵(ga)或銦(In)。當?shù)谝粚щ姄诫s劑是n型摻雜劑時，可以使用V族元素，諸如磷(P)、砷(As)、鉍(Bi)或銻(Sb)。在一個示例中，屬于p型的第一導電摻雜劑可以是硼(B)。

第二導電區(qū)域34充當后場區(qū)域，其形成后場以防止載流子由于復合而從半導體基板10的表面(更精確地，半導體基板10的背面)損失。

此時，第二導電區(qū)域34可以包括半導體(例如，硅)，該半導體包括與基區(qū)110的導電類型相同的導電類型的第二導電摻雜劑。在本實施方式中，第二導電區(qū)域34是半導體層，該半導體層被單獨形成在半導體基板10之上(更清楚地，在控制鈍化層20之上)并且用第二導電摻雜劑來摻雜。由此可見，第二導電區(qū)域34可以是具有晶體結構的半導體層，其與半導體基板10的晶體結構不同，以便容易被形成在半導體基板10上。例如，第二導電區(qū)域34可以通過用第二導電摻雜劑來摻雜例如可以經(jīng)由各種方法(諸如，例如沉積)而容易制造的非晶半導體、微晶半導體或多晶半導體(例如，非晶硅、微晶硅或多晶硅)而形成。第二導電摻雜劑可以在形成半導體層的同時被引入到半導體層，或者可以在形成半導體層之后經(jīng)由各種摻雜方法(諸如熱擴散或離子注入)中的任一種被引入到半導體層。

此時，第二導電區(qū)域34可以包括第二導電摻雜劑，該第二導電摻雜劑可以表現(xiàn)出與基區(qū)110的導電類型相同的導電類型。即，當?shù)诙щ姄诫s劑是n型摻雜劑時，可以使用V族元素，諸如磷(P)、砷(As)、鉍(Bi)或銻(Sb)。當?shù)诙щ姄诫s劑是n型摻雜劑時，可以使用III族元素，諸如硼(B)、鋁(Al)、鎵(ga)或銦(In)。在一個示例中，屬于n型的第二導電摻雜劑可以是磷(P)。

另外，阻隔區(qū)域36位于第一導電區(qū)域32與第二導電區(qū)域34之間，使得第一導電區(qū)域32和第二導電區(qū)域34彼此間隔開。當?shù)谝粚щ妳^(qū)域32和第二導電區(qū)域34彼此接觸時，發(fā)生分流，從而不期望地造成太陽能電池100的性能的劣化。然而，在本實施方式中，可以通過使阻隔區(qū)域36定位于第一導電區(qū)域32與第二導電區(qū)域34之間來防止不必要的分流。

阻隔區(qū)域36可以包括任意的各種材料，其可以位于第一導電區(qū)域32與第二導電區(qū)域34之間，以便使導電區(qū)域32和34彼此基本上絕緣。即，阻隔區(qū)域36可以由未摻雜的絕緣材料(例如，氧化物或氮化物)形成。另選地，阻隔區(qū)域36可以包括本征半導體。此時，第一導電區(qū)域32、第二導電區(qū)域34和阻隔區(qū)域36可以由相同的半導體(例如，非晶硅、微晶硅或多晶硅)形成，該相同的半導體被連續(xù)形成，使得三個區(qū)域32、34和36的側面彼此接觸。阻隔區(qū)域36可以包括i型(本征)半導體材料，其基本上不包括摻雜劑。在一個示例中，在形成包括半導體材料的半導體層之后，該半導體層的一部分用第一導電摻雜劑來摻雜，以便形成第一導電區(qū)域32，并且該半導體層的另一部分用第二導電摻雜劑來摻雜，以便形成第二導電區(qū)域34，由此其上未形成第一導電區(qū)域32和第二導電區(qū)域34的剩余區(qū)域可以是阻隔區(qū)域36。這樣，可以簡化第一導電區(qū)域32、第二導電區(qū)域34和阻隔區(qū)域36的制造。

然而，本發(fā)明不限于此。由此，當阻隔區(qū)域36與第一導電區(qū)域32和第二導電區(qū)域34分開來形成時，阻隔區(qū)域36的厚度可以與第一導電區(qū)域32和第二導電區(qū)域34的厚度不同。在一個示例中，為了更有效地防止第一導電區(qū)域32與第二導電區(qū)域34之間的短路，阻隔區(qū)域36可以比第一導電區(qū)域32和第二導電區(qū)域34更厚。另選地，為了減少用于形成阻隔區(qū)域36所需的原材料的量，阻隔區(qū)域36可以比第一導電區(qū)域32和第二導電區(qū)域34更薄。當然，各種其它變型也是可行的。另外，阻隔區(qū)域36的基本構成材料可以與第一導電區(qū)域32和第二導電區(qū)域34的基本構成材料不同。

另外，本實施方式例示了阻隔區(qū)域36使第一導電區(qū)域32和第二導電區(qū)域34彼此完全間隔開的配置。然而，本發(fā)明不限于此。因此，可以形成阻隔區(qū)域36，以使第一導電區(qū)域32和第二導電區(qū)域34僅沿著它們之間的邊界的一部分彼此間隔開。從而，導電區(qū)域32和34可以沿著第一導電區(qū)域32與第二導電區(qū)域34之間的邊界的剩余部分彼此接觸。

這里，具有與基區(qū)110的導電類型不同的導電類型的第一導電區(qū)域32可以比第二導電區(qū)域34更寬，該第二導電區(qū)域34具有與基區(qū)110的導電類型相同的導電類型。由此可見，在基區(qū)110與第一導電區(qū)域32之間通過控制鈍化層20形成的pn結可以具有增大的寬度。此時，當基區(qū)110和第二導電區(qū)域34的導電類型是n型并且第一導電區(qū)域32的導電類型是p型時，寬的第一導電區(qū)域32可以有效地收集相對緩慢地移動的空穴。下面將參照圖2更詳細地描述第一導電區(qū)域32、第二導電區(qū)域34和阻隔區(qū)域36的平面配置。

后鈍化膜40在半導體基板10的背面上可以被形成在第一和第二導電區(qū)域32和34以及阻隔區(qū)域36之上。在一個示例中，可以形成后鈍化膜40，以便與第一和第二導電區(qū)域32和34以及阻隔區(qū)域36接觸，由此具有簡化的配置。然而，本發(fā)明不限于此。

后鈍化膜40具有用于將導電區(qū)域32和34與電極42和44彼此電連接的開口402和404。開口402和404包括第一開口402，其用于將第一導電區(qū)域32與第一電極42彼此連接；以及第二開口404，其用于將第二導電區(qū)域34與第二電極44彼此連接。由此可見，后鈍化膜40用于防止第一導電區(qū)域32和第二導電區(qū)域34被連接到不正確的電極(即，在第一導電區(qū)域32的情況下連接到第二電極44，并且在第二導電區(qū)域34的情況下連接到第一電極42)。另外，后鈍化膜40可以被用于第一和第二導電區(qū)域32和34和/或阻隔區(qū)域36的鈍化。

后鈍化膜40可以采取單層或多層的形式，所述多層包括氧化硅、氮化硅、氮氧化硅、碳化硅、非晶硅等。

后鈍化膜40可以被設置在半導體層30的其上未設置電極42和44的部分上。后鈍化膜40可以比控制鈍化層20更厚。由此可見，可以改善后鈍化膜40的絕緣和鈍化特性。各種其它變型也是可行的。

在一個示例中，在本實施方式中，前鈍化膜24和/或防反射膜26以及后鈍化膜40可以不包括摻雜劑，以便實現(xiàn)例如優(yōu)異的絕緣和鈍化特性。

在半導體基板10的背面上布置的電極42和44包括第一電極42，該第一電極42被電連接和物理連接到第一導電區(qū)域32；以及第二電極44，該第二電極44被電連接和物理連接到第二導電區(qū)域34。

第一和第二電極42和44可以包括各種金屬材料。另外，第一和第二電極42 和44可以具有為了分別被連接到第一導電區(qū)域32和第二導電區(qū)域34而不彼此電連接所需的各種平面形狀，以便收集載流子并向外部傳輸這些載流子。即，本發(fā)明不限于第一和第二電極42和44的平面形狀。

下文中，將參照圖1和圖2詳細描述第一導電區(qū)域32、第二導電區(qū)域34、阻隔區(qū)域36以及第一和第二電極42和44的平面形狀的一個示例。

參照圖1和圖2，在本實施方式中，使第一導電區(qū)域32和第二導電區(qū)域34伸長以形成條形，并且沿與縱向交叉的方向交替排列。阻隔區(qū)域36可以作為間隔物而位于第一導電區(qū)域32與第二導電區(qū)域34之間。雖然圖1和圖2中未例示，但彼此間隔開的多個第一導電區(qū)域32可以在一個邊緣處彼此連接，并且彼此間隔開的多個第二導電區(qū)域34可以在相反的邊緣處彼此連接。然而，本發(fā)明不限于此。

此時，第一導電區(qū)域32可以比第二導電區(qū)域34更寬。在一個示例中，第一導電區(qū)域32和第二導電區(qū)域34的面積可以通過設置第一和第二導電區(qū)域32和34以具有不同寬度來調節(jié)。即，第一導電區(qū)域32的寬度W1可以大于第二導電區(qū)域34的寬度W2。

另外，第一電極42可以具有條形，以便對應于第一導電區(qū)域32，并且第二電極44可以具有條形，以便對應于第二導電區(qū)域34。各種其它變型也是可行的。另外，雖然圖1和圖2中未例示，但是多個第一電極42可以在一個邊緣處彼此連接，并且多個第二電極44可以在相反的邊緣處彼此連接。然而，本發(fā)明不限于此。

再次參照圖1，前鈍化膜24和/或防反射膜26可以被設置在半導體基板10的正面之上(更具體地，在半導體基板10的正面上形成的前場區(qū)域130之上)。在一些實施方式中，僅前鈍化膜24可以被形成在半導體基板10之上，僅防反射膜26可以被形成在半導體基板10之上，或者前鈍化膜24和防反射膜26可以依次被設置在半導體基板10之上。圖1例示了前鈍化膜24和防反射膜26依次被形成在半導體基板10之上，使得半導體基板10與前鈍化膜24接觸。然而，本發(fā)明不限于此，并且半導體基板10可以與防反射膜26接觸。各種其它變型也是可行的。

前鈍化膜24和防反射膜26可以基本上被形成在半導體基板10的整個正面上。這里，表述“膜被形成在整個基板上”不僅包括膜物理上完全被形成在整個基板上的情況，而且還包括膜不可避免地被形成在除了基板的一小部分之外的所有部分上的情況。

前鈍化膜24與半導體基板10的正面接觸，以便使半導體基板10的正面或體中存在的缺陷鈍化。由此可見，可以通過去除少數(shù)載流子的復合位置來增大太陽能電池100的開路電壓。防反射膜26減小被引入到半導體基板10的正面中的光的反射率。這可以增加到達在基區(qū)110和第一導電區(qū)域32的界面處形成的pn結的光的量。從而，可以增大太陽能電池100的短路電流Isc。總之，前鈍化膜24和防反射膜26可以增大太陽能電池100的開路電壓和短路電流，從而提高太陽能電池100的效率。

前鈍化膜24和/或防反射膜26可以由各種材料形成。在一個示例中，前鈍化膜24和/或防反射膜26可以是單層膜或多層膜，所述多層膜具有從氮化硅層、含有氫的氮化硅層、氧化硅層、氮氧化硅層、氧化鋁層、碳化硅層、MgF₂、ZnS、TiO₂和CeO₂的組當中選擇的兩層或更多層的組合的形式。在一個示例中，前鈍化膜24可以采取在半導體基板10上形成的氧化硅層的形式，并且防反射膜26可以采取氮化硅層和碳化硅層被依次彼此堆疊的堆疊體的形式。

當光被引入到根據(jù)本實施方式的太陽能電池100中時，空穴和電子在基區(qū)110與第一導電區(qū)域32之間形成的pn結處經(jīng)由光電轉換而生成。所生成的空穴和電子通過穿過控制鈍化層20而移動到第一導電區(qū)域32和第二導電區(qū)域34，并且此后移動到第一和第二電極42和44。這會導致電的生成。

在根據(jù)本實施方式的電極42和44被形成在半導體基板10的背面上并且沒有電極被形成在半導體基板10的正面上的背接觸式太陽能電池100中，可以最小化半導體基板10的正面上的遮蔽損失。這可以提高太陽能電池100的效率。然而，本發(fā)明不限于此。

在本實施方式中，控制鈍化層20是設置在半導體基板10之上的保護膜，且被形成為具有良好質量。下面將參照圖3a至圖3f針對根據(jù)本發(fā)明的一種實施方式的太陽能電池100的制造方法對此進行詳細描述。將省略與上述元件有關的詳細描述，并且下面將僅詳細描述以上未描述的元件。

圖3a至圖3f是例示根據(jù)本發(fā)明的一種實施方式的太陽能電池的制造方法的截面圖。

首先，如圖3a中示例性例示，作為保護膜的控制鈍化層20被形成在半導體基板10的背面之上，該半導體基板10包括含有第二導電摻雜劑的基區(qū)110。在本實施方式中，控制鈍化層20經(jīng)由包括熱處理工藝的方法而形成，該熱處理工藝在包括 具有鹵素元素的鹵素氣體的氣體環(huán)境下以相對高的溫度來執(zhí)行。

下面將參照圖4和圖5結合圖3a更詳細地對此進行描述。圖4例示了熱處理裝置的一個示例，該熱處理裝置可以執(zhí)行在根據(jù)本發(fā)明的一種實施方式的太陽能電池的制造方法中的熱處理工藝。圖5是例示在根據(jù)本發(fā)明的一種實施方式的太陽能電池的制造方法中的熱處理工藝的溫度循環(huán)的視圖。

在本實施方式中，控制鈍化層20可以通過在熱處理裝置200中布置多個半導體基板10并且此后對所有半導體基板10執(zhí)行熱處理工藝而形成。此時，半導體基板10可以彼此平行且間隔開預定距離d地被布置在熱處理裝置200中，以便確保在熱處理工藝中實現(xiàn)充分的熱氧化。在一個示例中，半導體基板10之間的距離d可以在從1mm至5mm的范圍內(nèi)。當半導體基板10之間的距離d低于1mm時，控制鈍化層20可能由于例如氣流中的停滯而被不均勻地形成。當半導體基板10之間的距離d超過5mm時，可以經(jīng)由單個熱處理工藝處理的半導體基板10的數(shù)量不大，這可能降低生產(chǎn)率。然而，本發(fā)明不限于此，并且可以調節(jié)半導體基板10之間的距離d，以便具有各種值。

在一個示例中，控制鈍化層20可以經(jīng)由包括熱處理工藝的方法來形成，該熱處理工藝在包括鹵素氣體和源氣的氣體環(huán)境下以600攝氏度或更高(更具體地，在從600攝氏度至900攝氏度的范圍內(nèi))的熱處理溫度T在熱處理裝置200中被執(zhí)行。這里，熱處理溫度可以是指在半導體基板10被引入到熱處理裝置200中之后在給定時間內(nèi)持續(xù)保持以便形成控制鈍化層20的溫度。另外，在半導體基板10被引入到熱處理裝置200中時的引入溫度T1和在其上已形成控制鈍化層20的半導體基板10從熱處理裝置200中被釋放出時的釋放溫度T2可以與熱處理溫度T不同。

更具體地，半導體基板10在引入溫度T1下被引入到熱處理裝置200中，并且從引入溫度T1到熱處理溫度T的溫度上升在升溫區(qū)間S1期間發(fā)生。然后，在主區(qū)間S2期間在熱處理溫度T下執(zhí)行熱處理。然后，從熱處理溫度T到釋放溫度T2的溫度下降在降溫區(qū)間S3期間發(fā)生，并且半導體基板10在釋放溫度T2下從熱處理裝置200被釋放出。如上所述，當引入溫度T1和釋放溫度T2低于熱處理溫度T時，可以防止歸因于溫度的快速變化的半導體層10和控制鈍化層20的質量劣化。

當在主區(qū)間S2期間在相對較高的熱處理溫度T(即，600攝氏度或更高)下執(zhí)行使用鹵素氣體的熱處理工藝時，由于界面陷阱密度(DIT)的減小(因為鹵素氣 體在熱處理工藝期間吸附摻雜劑顆粒)，可以增大控制鈍化層20的純度并且可以增大控制鈍化層20的密度。這樣，可以提高由熱處理工藝形成的控制鈍化層20的質量。

上述摻雜劑顆粒在鹵素氣體中的吸附在600攝氏度或更高的熱處理溫度T下可以是顯著的，并且在低于600攝氏度的熱處理溫度下可能不太明顯。另外，鹵素氣體可以保持(而不是分解)在低于600攝氏度的溫度下，這可能在熱處理工藝之后造成有毒鹵素氣體的問題性泄漏。另外，當熱處理溫度T在形成控制鈍化層20期間超過900攝氏度時，高熱處理溫度可能造成嚴重問題，諸如設施負擔和制造成本增大，并且對控制鈍化層20的厚度進行控制可能變難，由此造成控制鈍化層20的厚度的不均勻性增大。此時，熱處理溫度T可以是650攝氏度或更高，以便提高摻雜劑顆粒在鹵素氣體中的吸附并且提高工藝穩(wěn)定性。另外，熱處理溫度T可以是850攝氏度或更低，以便減小與高溫工藝相關聯(lián)的負擔。

在本實施方式中，引入溫度T1可以是550攝氏度或更低(例如，在從400攝氏度至550攝氏度的范圍內(nèi)，且更具體地，在從500攝氏度至550攝氏度的范圍內(nèi))。當引入溫度T1低于400攝氏度時，升溫區(qū)間S1的處理時間可能增加，或者半導體基板10的質量可能由于溫度的快速上升而劣化。另一方面，當引入溫度T1超過550攝氏度時，可能難以控制控制鈍化層20的厚度，因為甚至在半導體基板10被引入到熱處理裝置200中的同時，控制鈍化層20也可能被形成在半導體基板10上。當進一步考慮處理時間時，引入溫度T1可以在從500攝氏度至550攝氏度的范圍內(nèi)。

另外，釋放溫度T2可以是550攝氏度或更低(例如，在從400攝氏度至550攝氏度的范圍內(nèi)，更具體地，在從500攝氏度至550攝氏度的范圍內(nèi))。當釋放溫度T2低于400攝氏度時，降溫區(qū)間S3的處理時間可能增加。另外，當釋放溫度T2超過550攝氏度時，由于在半導體基板10和控制鈍化層20從熱處理裝置200被釋放出之后溫度大幅變化，所以可能發(fā)生諸如質量劣化的問題。當進一步考慮處理時間時，釋放溫度T2可以在從500攝氏度至550攝氏度的范圍內(nèi)。

然而，本發(fā)明不限于此，并且引入溫度T1和釋放溫度T2可以彼此不同。

在主區(qū)間S2期間使用的鹵素氣體中包括的鹵素元素可以包括氟、氯、溴、碘、砹和Uus(ununseptium)中的至少一種。如上所述，這是因為鹵素元素具有在形成控制鈍化層20的工藝中吸附摻雜劑的良好能力。具體地，鹵素氣體可以包括氯，以 作為鹵素元素。包括氯的鹵素氣體容易獲得并且表現(xiàn)出相當優(yōu)異的活性能力(reactive power)和相對較高的使用安全性，并且已開發(fā)出能夠使用鹵素氣體的各種設備。在一個示例中，包括氯的鹵素氣體可以包括Cl₂、C₂H₂Cl₂和HCl中的至少一種，且更具體地，可以包括Cl₂和C₂H₂Cl₂中的至少一種。另一方面，包括氟的鹵素氣體可以具有蝕刻特性，并因此可能限制其使用。另外，可能難以購買包括溴、碘、砹或Uus的鹵素氣體，并且碘、砹和Uus在特定條件下承擔發(fā)出放射性的風險。

此時，鹵素氣體的量可以等于或小于氧氣的量，因為鹵素氣體可能增大控制鈍化層20的生長速率。在一個示例中，氧氣與鹵素氣體的體積比可以在從1∶0.01至1∶1的范圍內(nèi)。當該比例低于1∶0.01時，歸因于氯氣的純度的提高可能是不充分的。當該比例超過1∶1時，包括比所需量更大的氯氣的量，這可能劣化控制鈍化層20的純度并且增大控制鈍化層20的生長速率，由此增大控制鈍化層20的厚度。然而，本發(fā)明不限于此，并且各種變型也是可行的。

在本實施方式中，除了鹵素氣體之外，熱處理工藝中的氣體環(huán)境可以包括源氣。因此，控制鈍化層20可以經(jīng)由熱處理工藝中的熱氧化而形成，該熱氧化在高溫下被執(zhí)行。從而，控制鈍化層20可以僅通過熱處理工藝而無需附加工藝來形成，這可以簡化整個制造工藝。在本實施方式中，源氣可以包括氧氣，使得控制鈍化層20是氧化物層。即，控制鈍化層20可以是熱氧化物層(例如，熱氧化硅層)，其經(jīng)由氧和半導體基板10的半導體材料(例如，硅)在高溫下的反應而形成。

另外，熱處理工藝中的氣體環(huán)境可以包括作為源氣的除了氧氣之外的各種種類的氣體。例如，該氣體環(huán)境還可以包括氮氣。氮氣參與調節(jié)控制鈍化層20的生長速率并且還參與控制鈍化層20的均勻性的調節(jié)，該調節(jié)與漏電流和摻雜劑滲透相關聯(lián)。氮氣的量可以考慮形成控制鈍化層20所在的腔室的大小來調節(jié)?？梢哉{節(jié)鹵素氣體、氧氣和氮氣的總量，以便實現(xiàn)所需壓強。

在本實施方式中，執(zhí)行熱處理工藝的熱處理裝置200可以是難以調節(jié)壓強的典型熱處理爐，可以是化學氣相沉積(CVD)裝置，或者可以是低壓化學氣相沉積(LPCVD)裝置，該低壓化學氣相沉積(LPCVD)裝置可以具有壓強調節(jié)功能，并且由此可以在比正常壓強更低的壓強下執(zhí)行熱處理工藝。

當作為保護膜的控制鈍化層20通過在典型熱處理爐中執(zhí)行熱處理工藝經(jīng)由熱氧化來形成時，控制鈍化層20可以在短時間內(nèi)容易生長，這可以縮短處理時間。

CVD裝置或LPCVD裝置可以適合于維持期望的工藝條件。在一個示例中，當作為保護膜的控制鈍化層20通過在LPCVD裝置中執(zhí)行熱處理工藝經(jīng)由沉積而形成時，可以在比正常壓強更低的壓強下執(zhí)行熱處理工藝，這能夠很容易地調節(jié)控制鈍化層20的厚度。從而，可以均勻地形成控制鈍化層20。這里，壓強可以指包括源氣和其它氣體的所有氣體的壓強，即，控制鈍化層20的制造裝置的壓強。

此時，即使在使用CVD裝置或LPCVD裝置時，源氣也不包括構成控制鈍化層20的所有源材料，而是僅包括在構成控制鈍化層20的氧化物當中的氧氣。即，源氣不包括其它源材料。例如，當控制鈍化層20是氧化硅層時，源氣僅包括氧氣，而不包括具有作為源材料的硅的任何其它氣體。從而，控制鈍化層20經(jīng)由熱氧化而形成，其中，氧氣的氧被擴散到半導體基板10中，以便與半導體材料反應。與此不同，例如，在沉積工藝中，包括氧的氧氣和包括硅的硅烷(SiH4)氣體兩者被供應為源氣。從而，當經(jīng)由熱分解分別從氧氣和硅烷氣體分離的氧和硅彼此進行化學反應時，形成氧化硅。

當如上所述在高溫下經(jīng)由熱氧化形成控制鈍化層20時，可以很容易地增大控制鈍化層20的厚度。當控制鈍化層20在等于或低于大氣壓強的壓強下于CVD裝置或LPCVD裝置中被形成時，可以防止控制鈍化層20的厚度的快速增大(即，可以控制控制鈍化層20的生長速率)，這可以允許均勻且薄地形成整個控制鈍化層20。

此時，當熱處理裝置200中的壓強維持在760Torr或更低(即，等于或低于大氣壓強的壓強)時，即使控制鈍化層20在相對較高溫度下經(jīng)由熱氧化來形成，由于低壓強也可以將控制鈍化層20的生長速率維持在給定水平。這樣，可以相當程度地減小控制鈍化層20的厚度。

更具體地，壓強可以在從1Torr至760Torr的范圍內(nèi)(例如，在從100Torr至760Torr的范圍內(nèi))。當形成控制鈍化層20所在的壓強低于1Torr時，例如，需要高成本來維持壓強，并且應變可能被施加于控制鈍化層20的制造裝置。更多地考慮生長速率、成本等，形成控制鈍化層20所在的壓強可以在從1Torr至700Torr的范圍內(nèi)，且更具體地，在從1Torr至600Torr的范圍內(nèi)，例如，在從100Torr至600Torr的范圍內(nèi)。然而，本發(fā)明不限于此，并且可以改變形成控制鈍化層20所在的壓強。

另一方面，例如，現(xiàn)有的半導體領域不需要確保載流子穿過的薄氧化物層，如太陽能電池的控制鈍化層。即，在半導體領域中，將氧化物層的厚度在載流子不穿 過氧化物層的范圍內(nèi)進行調節(jié)，但是不必將氧化物層形成為載流子穿過的厚度。另外，因為例如控制鈍化層的純度對半導體元件等的特性沒有大影響，所以難以提出一種增加控制鈍化層的純度的方法。

然而，如上所述，在本實施方式中，例如，當經(jīng)由一種包括熱處理工藝的方法來形成控制鈍化層20時，可以調節(jié)控制鈍化層20的純度、密度和厚度，該熱處理工藝(更具體地，在熱處理工藝期間執(zhí)行的熱氧化)在包括鹵素氣體的氣體環(huán)境下在高熱處理溫度T下被執(zhí)行。

此時，當在CVD裝置或LPCVD裝置中在大氣壓強下或低于大氣壓強來執(zhí)行熱氧化時，可以調節(jié)控制鈍化層20的生長速率，由此使得能夠形成薄且均勻的控制鈍化層20。另外，在一些實施方式中，因為形成在控制鈍化層20之上的半導體層(參見圖3b中的附圖標記300)由沉積設備形成，所以當控制鈍化層20被形成在沉積設備中時，控制鈍化層20和半導體層300可以經(jīng)由原位工藝而形成，該控制鈍化層20和半導體層300在相同的沉積設備(例如，LPCVD裝置)中被相繼形成。當控制鈍化層20和半導體層300如上所述經(jīng)由原位工藝形成時，可以明顯簡化制造工藝，這可以明顯降低例如制造成本并縮短制造時間。

沉積設備的內(nèi)部溫度可以通過長時間施加熱或去除熱來調節(jié)，并且需要長時間來使溫度穩(wěn)定。另一方面，氣體環(huán)境和壓強可以通過改變例如要供給到沉積設備中的氣體的種類和量來調節(jié)。因此，氣體環(huán)境和壓強可以比溫度更容易受控制。

考慮到這一點，在本實施方式中，形成控制鈍化層20的溫度與沉積半導體層300的溫度之間的差可以在200攝氏度內(nèi)(即，在從0攝氏度至200攝氏度的范圍內(nèi))。更具體地，形成控制鈍化層20的溫度與沉積半導體層300的溫度之間的差可以在100攝氏度內(nèi)(即，在從0攝氏度至100攝氏度的范圍內(nèi))。這是因為，控制鈍化層20被形成在大氣壓強下或低于大氣壓強被形成，且因此，可以升高形成控制鈍化層20的溫度，以便減小與沉積半導體層300的溫度的差。由于如上所述可以保持相對難以調節(jié)的溫度而沒有大變化這一事實，所以可以進一步提高相繼形成控制鈍化層20和半導體層300的原位工藝的效率。另一方面，沉積半導體層300所在的氣體環(huán)境可以與形成控制鈍化層20所在的氣體環(huán)境不同，并且沉積半導體層300的壓強可以與形成控制鈍化層20的壓強相同或不同。

然而，本發(fā)明不限于此，并且控制鈍化層20和半導體層300可以經(jīng)由例如單獨 的工藝和裝置而形成。

雖然附圖例示了控制鈍化層20僅被形成在半導體基板10的背面上，但本發(fā)明不限于此。根據(jù)控制鈍化層20的制造方法，該控制鈍化層20可以附加地被形成在半導體基板10的正面和/或側面上。形成在例如半導體基板10的正面上的控制鈍化層20可以之后在單獨的操作中被去除。

另外，雖然圖5的溫度循環(huán)例示了單獨執(zhí)行形成保護膜的熱處理工藝的情況，但本發(fā)明不限于此。因此，如上所述，在形成作為保護膜的控制鈍化層20之后，控制鈍化層20可以經(jīng)受任何后續(xù)工藝(例如，形成半導體層300的工藝)，而不從熱處理裝置200被釋放。在這種情況下，根據(jù)后續(xù)工藝的溫度，可以不執(zhí)行降溫區(qū)間S3。另選地，熱處理工藝可以在已執(zhí)行形成保護膜之前的先前工藝的裝置中被相繼執(zhí)行。在這種情況下，根據(jù)執(zhí)行先前工藝的溫度，可以不執(zhí)行升溫區(qū)間S1。

隨后，如圖3b至圖3d所例示，包括第一和第二導電區(qū)域32和34的半導體層30可以被形成在控制鈍化層20上，并且紋理和前場區(qū)域130可以被形成在半導體基板10的正面上。下面將更詳細地描述這一點。

首先，如圖3b示例性地例示，具有晶體結構并且由本征半導體形成的半導體層300被形成在控制鈍化層20之上，該控制鈍化層20被形成在半導體基板10的背面之上。半導體層300可以由微晶、非晶或多晶半導體形成。半導體層300可以經(jīng)由例如熱生長或化學沉積(例如，等離子體化學氣相沉積或低壓化學氣相沉積)來形成。然而，本發(fā)明不限于此，并且可以經(jīng)由各種方法中的任何方法來形成半導體層300。

在一個示例中，在本實施方式中，本征半導體層300可以由化學氣相沉積來形成，且更具體地，可以經(jīng)由低壓化學氣相沉積來形成。因此，如上所述，控制鈍化層20和本征半導體層300可以經(jīng)由原位工藝形成。然而，本發(fā)明不限于此，并且原位工藝可以不應用于控制鈍化層20和半導體層300。

在沉積半導體層300的工藝中使用的氣體可以包括具有構成半導體層300的半導體材料的氣體(例如，硅烷氣)。在本實施方式中，因為本征半導體層300被沉積，所以氣體環(huán)境可以僅由包括半導體材料的氣體構成。這可以簡化氣體的供給，并且可以增加要形成的半導體層300的純度。然而，本發(fā)明不限于此，并且任何其它氣體均可以另外被使用以促進半導體層300的沉積或改進半導體層300的特性。另外， 在沉積半導體層300的工藝中執(zhí)行使用第一摻雜劑和/或第二摻雜劑的摻雜的情況下，可以另外使用包括第一或第二導電摻雜劑(例如，B₂H₆或PH₃)的氣體。

除了包括半導體材料的氣體之外，在沉積半導體層300的工藝中，引入二氧化氮(N₂O)氣體和/或氧氣(O₂)，以便調節(jié)例如晶粒的大小和結晶度。

沉積半導體層300的溫度可以等于或小于形成控制鈍化層20的溫度。具體地，當沉積半導體層300的溫度低于形成控制鈍化層20的溫度時，直接參與光電轉換的半導體層300可以實現(xiàn)均勻特性。另選地，沉積半導體層300的溫度可以在從500攝氏度至700攝氏度的范圍內(nèi)。這受限于適合于沉積半導體層300的溫度，該半導體層300具有與半導體基板10的晶體結構不同的晶體結構。具體地，在如本實施方式中那樣不摻雜半導體層300的情況下，沉積半導體層300的溫度可以在從600攝氏度至700攝氏度的范圍內(nèi)，因為半導體層300具有低于摻雜半導體層的反應速率。這樣，可以進一步減小沉積半導體層300的溫度與形成控制鈍化層20的溫度之間的差。

如上所述，因為形成控制鈍化層20的溫度與沉積半導體層300的溫度相同或類似，所以例如，不需要調節(jié)溫度所需的時間或使溫度穩(wěn)定所需的時間，這可以簡化該工藝。

雖然圖3b例示了半導體層300僅被形成在半導體基板10的背面上，但本發(fā)明不限于此。根據(jù)半導體層300的制造方法，半導體層300可以附加地被形成在半導體基板10的正面和/或側面上。形成在例如半導體基板10的正面上的半導體層300之后將在單獨的操作中被去除。

隨后，如圖3c和圖3d示例性地例示，半導體基板10的正面可以經(jīng)過紋理化，使得突起被形成在半導體基板10的正面上，并且可以形成第一和第二導電區(qū)域32和34以及前場區(qū)域130。

在一個示例中，如圖3c示例性地例示，半導體層300的一部分可以用第一導電摻雜劑摻雜，以便形成第一導電區(qū)域32，且然后如圖3d示例性地例示，半導體基板10的正面經(jīng)過紋理化，并且半導體基板10的正面和半導體層300的另一部分可以用第二導電摻雜劑摻雜，以便形成前場區(qū)域130和第二導電區(qū)域34。此時，未摻雜有摻雜劑的未摻雜區(qū)域可以位于第一導電區(qū)域32與第二導電區(qū)域34之間，并且該區(qū)域可以是阻隔區(qū)域36。

各種已知方法可以被用于形成第一和第二導電區(qū)域32和34以及前場區(qū)域130的摻雜工藝。在一個示例中，可以應用各種方法，諸如離子注入、熱擴散(該熱擴散是使用包括摻雜劑的氣體的熱處理)、在形成摻雜層之后執(zhí)行的熱處理或激光摻雜。本發(fā)明不限于此。

對半導體基板10的表面執(zhí)行的紋理化可以是濕法紋理化或干法紋理化。濕法紋理化可以通過將半導體基板10浸入在紋理化溶液中來執(zhí)行，并且具有處理時間短的優(yōu)點。干法紋理化是使用例如金剛石鉆頭或激光來研磨半導體基板10的表面的工藝，并且可能牽涉到處理時間長和對半導體基板10的潛在損傷的缺點(盡管其在使突起均勻形成方面可以是有利的)。另外，在半導體基板10上的紋理化可以是例如反應離子蝕刻(RIE)。由此可見，在本發(fā)明中，半導體基板10可以經(jīng)由各種方法來經(jīng)受紋理化。

本實施方式例示了在依次形成半導體層300和第一導電區(qū)域32之后，半導體基板10的正面經(jīng)受紋理化，此后，在相同的摻雜工藝中形成前場區(qū)域130和第二導電區(qū)域34。然而，本發(fā)明不限于此。因此，形成第一導電區(qū)域32、第二導電區(qū)域34、前場區(qū)域130和紋理的順序可以以各種方式變更。另外，第二導電區(qū)域34和前場區(qū)域130可以經(jīng)由不同的摻雜工藝而形成。

隨后，如圖3e示例性地例示，其它保護膜被形成在半導體基板10的正面和背面上。即，前鈍化膜24和防反射膜26被形成在半導體基板10的正面上，并且后鈍化膜40被形成在半導體基板10的背面上。

更具體地，前鈍化膜24和防反射膜26被形成在半導體基板10的整個正面之上，并且后鈍化膜40被形成在半導體基板10的整個背面之上。前鈍化膜24、防反射膜26或后鈍化膜40可以經(jīng)由諸如例如真空沉積、化學氣相沉積、旋轉涂布、絲網(wǎng)印刷或噴涂的各種方法中的任何方法來形成。不限制形成前鈍化膜24、防反射膜26和后鈍化膜40的順序。

隨后，如圖3f示例性地例示，形成分別被連接到第一和第二導電區(qū)域32和34的第一和第二電極42和44。

在一個示例中，第一和第二開口402和404經(jīng)由圖案化工藝被形成在后鈍化膜40中，并且此后，被填充有第一和第二電極42和44。此時，第一和第二開口402和404可以經(jīng)由各種方法中的任何方法來形成，諸如使用激光器的激光燒蝕或使用 蝕刻溶液或蝕刻漿料的蝕刻。另外，第一和第二電極42和44可以經(jīng)由各種方法(諸如鍍制或沉積)中的任何方法來形成。

在另一示例中，在用于形成第一和第二電極42和44的漿料可以經(jīng)由絲網(wǎng)印刷等被涂覆于后鈍化膜40上之后，例如，可以使用火穿(fire-through)現(xiàn)象或激光燒穿接觸，以便形成具有上述形狀的第一和第二電極42和44。在這種情況下，因為第一和第二開口402和404在形成第一和第二電極42和44時被形成，所以不會增加形成第一和第二開口402和404的工藝。

在本實施方式中，控制鈍化層20可以經(jīng)由熱處理工藝來形成，該熱處理工藝在包括鹵素氣體的氣體環(huán)境下以從600攝氏度至900攝氏度的范圍內(nèi)的熱處理溫度來執(zhí)行，這可以提高控制鈍化層20的純度和密度并降低界面陷阱密度。從而，可以提高控制鈍化層20的鈍化，并且太陽能電池100的效率可以由于載流子的平穩(wěn)通過而提高。另外，控制鈍化層20可以在后續(xù)高溫工藝期間持續(xù)地保持良好質量和特性。這可以進一步提高太陽能電池100的效率，因為可以自由選擇后續(xù)高溫工藝(例如，摻雜工藝)的溫度。在一些實施方式中，在與將在形成控制鈍化層20之后沉積半導體層300所處的溫度類似的溫度下形成控制鈍化層20的情況下，控制鈍化層20和半導體層30可以在相繼的工藝中被形成，這可以簡化制造工藝。

下面將參照圖6a和圖6b描述根據(jù)上述一種實施方式的太陽能電池100的制造方法的另選實施方式。下面將省略與和參照圖3a至圖3f以及圖4和圖5的實施方式的部件相同或極其類似的部件有關的詳細描述，并且以下描述將聚焦于不同的部件。另外，上述實施方式或其變型與以下實施方式或其變型的組合均落入本發(fā)明的范圍內(nèi)。

圖6a和圖6b是例示在根據(jù)本發(fā)明的另選實施方式的太陽能電池的制造方法中形成控制鈍化層的操作的截面圖。

參照圖6a和圖6b，在本另選實施方式中，作為形成在半導體基板10之上的保護膜的控制鈍化層20可以是通過在形成初步保護膜200之后執(zhí)行熱處理工藝而形成的保護膜。

即，如圖6a示例性地例示，初步保護膜200被形成在半導體基板10之上。初步保護膜200可以使用各種工藝中的任何工藝來形成，該工藝在等于或低于熱處理工藝的溫度(即，600攝氏度或更低的溫度)的溫度下執(zhí)行。當在低于熱處理工藝 的溫度下形成初步保護膜200時，可以防止附加任何高溫工藝，這可以降低工藝負擔。

在一個示例中，初步保護膜200可以經(jīng)由使用濕化學溶液的濕法化學工藝來形成。在濕法化學工藝中，具有比控制鈍化層20更小的厚度和/或更低的密度的初步保護膜200經(jīng)由濕化學溶液的涂覆或定位被形成在半導體基板10的表面上。濕化學溶液可以是可以用于經(jīng)由與半導體基板10的反應而在半導體基板10的表面上形成初步保護膜200的各種溶液中的任何溶液。在一個示例中，濕化學溶液可以是鹽酸(HCl)、過氧化氫(H₂O₂)或其混合物。這是因為，溶液可以經(jīng)由與半導體基板10的反應而很容易地在半導體基板10上形成由氧化物形成的初步保護膜20。

另選地，初步保護膜200可以經(jīng)由例如干法工藝(例如，沉積(諸如化學氣相沉積或低壓化學氣相沉積))而形成。

隨后，如圖6b示例性地例示，控制鈍化層20通過對初步保護膜200執(zhí)行熱處理工藝而形成。因為熱處理工藝與上面參照圖3a、圖4和圖5描述的熱處理工藝相同或極其類似，所以可以無改變地應用參照圖3a、圖4和圖5的描述。然而，與參照圖3a描述的熱處理工藝不同，參照圖6b的熱處理工藝可以不需要氧氣，并且熱處理可以在不提供氧氣的狀態(tài)下被執(zhí)行。

如上所述，在本另選實施方式中，在首先形成具有比控制鈍化層20更小的厚度和/或更低的密度的初步保護膜200之后，經(jīng)由熱處理工藝的實施來形成控制鈍化層20。從而，可以提高鈍化控制層20的均勻性和密度。另外，圖6a例示的初步保護膜200可以在清洗半導體基板10的工藝中形成，而不是另外執(zhí)行形成圖6a例示的初步保護膜200的工藝。從而，圖6a例示的初步保護膜200可以以簡化方式形成，而沒有附加工藝。

以上描述和附圖例示了控制鈍化層20在形成氧化物膜200之后經(jīng)由熱處理工藝的實施而形成。另選地，圖6b例示的熱處理工藝可以用用于制造太陽能電池100的另一熱處理工藝(例如，圖3b例示的半導體層300的形成工藝、圖3d例示的摻雜工藝或用于該摻雜工藝的活化熱處理工藝或電極形成工藝)來代替。然而，本發(fā)明不限于此。

上述實施方式例示了當?shù)谝缓偷诙щ妳^(qū)域32和34被單獨布置在半導體基板10的背面上時，作為形成在半導體基板10之上的保護膜的控制鈍化層20經(jīng)由上述 熱處理工藝而形成。然而，本發(fā)明不限于此。在一個示例中，形成在半導體層10之上的前鈍化膜24和形成在半導體層30(或導電區(qū)域32和34)之上的后鈍化膜40中的至少一個可以是經(jīng)由上述熱處理工藝形成的保護膜。另外，下面將參照圖7和圖8詳細描述經(jīng)由上述熱處理工藝形成的保護膜的另一示例。下面將省略與和參照圖3a至圖3f以及圖4和圖5的實施方式的部件相同或極其類似的部件有關的詳細描述，并且以下描述將聚焦于不同的部件。另外，上述實施方式或其變型與以下實施方式或其變型的組合均落入本發(fā)明的范圍內(nèi)。

圖7是例示由根據(jù)本發(fā)明的實施方式的太陽能電池的制造方法制造的太陽能電池的另一示例的截面圖。圖8是圖7例示的太陽能電池的示意性平面圖。

參照圖7，根據(jù)本實施方式的太陽能電池100包括具有基區(qū)110的半導體基板10；導電區(qū)域32和34，它們形成在半導體基板10上；前和后鈍化膜24和40，它們是形成在半導體基板10之上的保護膜；以及電極42和44，它們穿透后鈍化膜40，從而被連接到導電區(qū)域32和34。此時，作為形成在半導體基板10之上的保護膜的前和后鈍化膜24和40中的至少一個可以通過根據(jù)本實施方式的包括熱處理工藝的制造方法來形成。

更具體地，導電區(qū)域32和34可以包括第一導電區(qū)域32，該第一導電區(qū)域32位于半導體基板10的正面上并且表現(xiàn)出第一導電類型；以及第二導電區(qū)域34，該第二導電區(qū)域34位于半導體基板10的背面上并且表示出第二導電類型。另外，電極42和44可以包括連接到第一導電區(qū)域32的第一電極42和連接到第二導電區(qū)域34的第二電極44。另外，形成在半導體基板10之上的保護膜可以包括前鈍化膜24，該前鈍化膜24在第一導電區(qū)域32之上被形成在半導體基板10的正面上；以及后鈍化膜40，該后鈍化膜40在第二導電區(qū)域34之上被形成在半導體基板10的背面上。另外，保護膜還可以包括設置在前鈍化膜24上的防反射膜26。

在本實施方式中，導電區(qū)域32和34是摻雜區(qū)域，它們構成半導體基板10的一部分，該摻雜區(qū)域通過用摻雜劑摻雜半導體基板10的一些內(nèi)部區(qū)域而形成。如上所述構成半導體基板10的基區(qū)110以及導電區(qū)域32和34可以基于其中包括的摻雜劑的種類和濃度來限定。例如，半導體基板10的包括第一導電摻雜劑并由此表現(xiàn)出第一導電類型的區(qū)域可以被限定為第一導電區(qū)域32，半導體基板10的用第二導電摻雜劑以低摻雜濃度摻雜并由此表現(xiàn)出第二導電類型的區(qū)域可以被限定為基區(qū)110， 并且半導體基板10的用第二導電摻雜劑以比基區(qū)110中更高的摻雜濃度摻雜并由此表現(xiàn)出第二導電類型的區(qū)域可以被限定為第二導電區(qū)域34。即，基區(qū)110和導電區(qū)域32和34是具有半導體基板10的晶體結構但具有不同的導電類型和摻雜濃度的區(qū)域。

在第一導電區(qū)域32中包括的第一導電摻雜劑可以是n型或p型摻雜劑，并且在基區(qū)110和第二導電區(qū)域34中包括的第二導電摻雜劑可以是p型或n型摻雜劑，該摻雜劑與第一導電區(qū)域32的第一導電類型相反。可以無改變地應用對與p型或n型摻雜劑有關的上述實施方式的描述。

在一個示例中，第一導電區(qū)域32可以具有p型，而基區(qū)110和第二導電區(qū)域34可以具有n型。當光被發(fā)射到由第一導電區(qū)域32和基區(qū)110形成的pn結時，由光電轉換生成的電子移動到半導體基板10的背面，從而被第二電極44收集，并且空穴移動到半導體基板10的正面，從而被第一電極42收集。因此，生成電。當比電子更緩慢地移動的空穴移動到半導體基板10的正面而不是背面時，可以提高轉換效率。然而，本發(fā)明不限于此，并且基區(qū)110和第二導電區(qū)域34可以具有p型，以及第一導電區(qū)域32可以具有n型。

圖7例示了經(jīng)由紋理化在半導體基板10的正面和背面上形成突起。然而，本發(fā)明不限于此。因此，可以經(jīng)由紋理化在半導體基板10的正面和背面中的任一個上形成突起，或者可以不經(jīng)由紋理化在半導體基板10的正面和背面上形成突起。

在本實施方式中，作為分別形成在半導體基板10的正面和背面上的保護膜的前鈍化膜24和后鈍化膜40中的至少一個可以是經(jīng)由包括根據(jù)本實施方式的熱處理工藝的方法形成的保護膜。在一個示例中，形成在導電區(qū)域32和34當中的n型區(qū)域之上的鈍化膜24和40可以是經(jīng)由包括根據(jù)本實施方式的熱處理工藝的方法形成的保護膜。經(jīng)由包括根據(jù)本實施方式的熱處理工藝的方法形成的保護膜是氧化硅層。這是因為，氧化硅層具有固定正電荷，且由此適合于鈍化。然而，本發(fā)明不限于此。

在一個示例中，當?shù)诙щ妳^(qū)域34具有n型時，位于(例如，接觸)半導體基板10的背面上的后鈍化膜40可以是經(jīng)由包括根據(jù)本實施方式的熱處理工藝的方法形成的保護膜。后鈍化膜40的厚度可以在從2nm至10nm的范圍內(nèi)(例如，在從3nm至6nm的范圍內(nèi))。當后鈍化膜40的厚度低于2nm時，后鈍化膜40的鈍化可能不好。當后鈍化膜40的厚度超過10nm時，可能增加處理時間。當進一步考慮 鈍化和處理時間時，后鈍化膜40的厚度可以在從3nm至6nm的范圍內(nèi)。然而，本發(fā)明不限制后鈍化膜40的厚度。

另外，前鈍化膜24和/或防反射膜26可以由在以上實施方式中描述的各種材料中的任何材料形成。將省略與此有關的描述。

然而，本發(fā)明不限于此，并且第一導電區(qū)域32可以具有n型并且前鈍化膜24可以經(jīng)由根據(jù)本實施方式的熱處理工藝而形成。另選地，前鈍化膜24和/或后鈍化膜40可以經(jīng)由根據(jù)本實施方式的熱處理工藝來形成，而與導電類型無關。各種其它變型也是可行的。

參照圖8，第一和第二電極42和44可以包括多個指狀電極42a和44a，它們彼此間隔開恒定的間距。雖然圖8例示了指狀電極42a和44a彼此平行并且還與半導體基板10的邊緣平行，但本發(fā)明不限于此。另外，第一和第二電極42和44可以包括匯流條電極42b和44b，它們在與指狀電極42a和44a交叉的方向上形成，以便將指狀電極42a和44a彼此連接?？梢詢H設置一個匯流條電極42b或44b，或者如圖8示例性地例示，多個匯流條電極42b或44b可以按照比指狀電極42a和44a的間距更大的間距來排布。此時，雖然匯流條電極42b和44b的寬度可以大于指狀電極42a和44a的寬度，但本發(fā)明不限于此。因此，匯流條電極42b和44b的寬度可以等于或小于指狀電極42a和44a的寬度。

當觀看截面時，可以形成第一電極42的指狀電極42a和匯流條電極42b，以便穿透前鈍化膜24和防反射膜26。即，第一開口402可以被形成為對應于第一電極42的指狀電極42a和匯流條電極42b兩者。另外，可以形成第二電極44的指狀電極44a和匯流條電極44b兩者，以便穿透后鈍化膜40。即，第二開口404可以被形成為對應于第二電極44的指狀電極44a和匯流條電極44b兩者。然而，本發(fā)明不限于此。在另一示例中，第一電極42的指狀電極42a可以被形成為穿透前鈍化膜24和防反射膜26，并且匯流條電極42b可以被形成在前鈍化膜24和防反射膜26之上。另外，第二電極44的指狀電極44a可以被形成為穿透后鈍化膜40，并且匯流條電極44b可以被形成在后鈍化膜40之上。

在本實施方式中，太陽能電池100的第一和第二電極42和44具有給定圖案，使得太陽能電池100具有雙面結構以用于允許光被引入到半導體基板10的正面和背面中。從而，可以增加在太陽能電池100中使用的光量，這可以有助于提高太陽能 電池100的效率。

雖然圖8例示了第一電極42和第二電極44具有相同形狀。然而，本發(fā)明不限于此，并且第一電極42的指狀電極42a和匯流條電極42b的寬度和間距可以與第二電極44的指狀電極44a和匯流條電極44b的寬度和間距不同。另外，第一電極42和第二電極44可以具有不同形狀，并且各種其它變型也是可行的。例如，第二電極44可以不被圖案化，而是可以被形成在半導體基板10的整個背面之上。

下面將參照圖9a至圖9d來描述根據(jù)本實施方式的具有后鈍化膜40的太陽能電池100的制造工藝。下面將省略與和參照圖3a至圖3f、圖4和圖5以及圖6a和圖6b的實施方式的部件相同或極其類似的部件有關的詳細描述，并且以下描述聚焦于不同的部件。

圖9a至圖9d是例示根據(jù)本發(fā)明的另一實施方式的太陽能電池的制造方法的截面圖。

如圖9a示例性地例示，第一和第二導電區(qū)域32和34被形成在半導體基板10上。第一和第二導電區(qū)域32和34可以經(jīng)由各種方法中的任何方法(諸如熱擴散、離子注入或激光摻雜)來形成。

隨后，如圖9b示例性地例示，后鈍化膜40被形成在第二導電區(qū)域34之上。形成后鈍化膜40的熱處理工藝與參照圖3a、圖4和圖5的以上描述相同或極其類似。然而，為了設置后鈍化膜40具有相對大的厚度，例如，熱處理溫度或熱處理時間可以在上述溫度范圍內(nèi)被調節(jié)。即，如上所述，熱處理溫度可以是600攝氏度或更高(更具體地，在從600攝氏度至900攝氏度的范圍內(nèi))。在本實施方式中，例如，熱處理溫度可以在從800攝氏度至900攝氏度的范圍內(nèi)。這是因為，后鈍化膜40可以比控制鈍化層(參見圖1中的附圖標記20)稍厚，并且因此，可以允許略微升高熱處理溫度T。然而，本發(fā)明不限于此。

隨后，如圖9c示例性地例示，前鈍化膜24和防反射膜26被形成在第一導電區(qū)域32之上。

雖然圖9b和圖9c及其相關的描述例示了后鈍化膜40在形成前鈍化膜24和/或防反射膜26之前被形成，但本發(fā)明不限于此。形成后鈍化膜40、前鈍化膜24和防反射膜26的順序可以以各種方式變化。另外，后鈍化膜40和前鈍化膜24可以在使用上述工藝的同時形成，或者后鈍化膜40和防反射膜26可以在使用上述工藝的 同時形成。

隨后，如圖9d示例性地例示，形成穿透后鈍化膜40的第二電極44和穿透前鈍化膜24和防反射膜26的第一電極42。

當后鈍化膜40在氣體環(huán)境下以給定的熱處理溫度形成時，可以提高后鈍化膜40的純度和密度，并且可以減小界面陷阱密度。另外，后鈍化膜40甚至在后續(xù)高溫工藝中也可以實現(xiàn)良好穩(wěn)定性。雖然以上描述例示了僅后鈍化膜40在氣體環(huán)境下在給定溫度下被形成，但是前鈍化膜24或防反射膜26也可以在氣體環(huán)境下在上述熱處理溫度T下形成。下面將參照圖10a至圖10d詳細描述可以經(jīng)由上述熱處理工藝制造的保護膜的另一示例。因為圖10a至圖10d的實施方式與參照圖1至圖5描述的實施方式相同或類似，所以可以無改變地應用參照圖1至圖5的描述。由此，下面將省略與和參照圖1至圖5的實施方式的部件相同或極其類似的部件有關的詳細描述，并且以下描述將聚焦于不同的部件。另外，上述實施方式或其變型與以下實施方式或其變型的組合均落入本發(fā)明的范圍內(nèi)。

圖10a至圖10d是例示根據(jù)本發(fā)明的又一實施方式的太陽能電池的制造方法的截面圖。

本實施方式與參照圖3a至圖3f描述的實施方式的不同之處在于后鈍化膜40和/或前鈍化膜24在包括鹵素氣體的氣體環(huán)境下經(jīng)由熱處理形成方面(雖然太陽能電池100如圖1和圖2示例性地例示而制造)。

如圖10a示例性地例示，控制鈍化層20、包括第一和第二導電區(qū)域32和34的半導體層30、半導體基板10的正面上的紋理和前場區(qū)域130被形成在半導體基板10上?？刂柒g化層20可以經(jīng)由已知的各種方法中的任何方法來形成，并且其它形成工藝可以經(jīng)由與上面參照圖3a至圖3d描述的相同的方法來形成。

隨后，如圖10b示例性地例示，其它保護膜被形成在半導體基板10的正面和/或背面上。例如，前鈍化膜24被形成在半導體基板10的正面上，并且后鈍化膜40被形成在半導體基板10的背面上。

在本實施方式中，后鈍化膜40和前鈍化膜24經(jīng)由包括熱處理工藝的方法而形成，該熱處理工藝在包括具有鹵素元素的鹵素氣體的氣體環(huán)境下在相對較高的溫度下被執(zhí)行。熱處理工藝與上面參照圖3a、圖4和圖5描述的相同或極其類似。然而，為了設置前和后鈍化膜24和40具有相對較大厚度，例如，熱處理溫度或熱處理時 間可以在上述溫度范圍內(nèi)被調節(jié)。即，如上所述，熱處理溫度可以是600攝氏度或更高(更具體地，在從600攝氏度至900攝氏度的范圍內(nèi))。在本實施方式中，例如，熱處理溫度可以在從800攝氏度至900攝氏度的范圍內(nèi)。這是因為，前和后鈍化膜24和40可以比控制鈍化層(參見圖1中的附圖標記20)稍厚，并且因此，可以允許略微升高熱處理溫度T。然而，本發(fā)明不限于此。

在本實施方式的熱處理工藝中，可以經(jīng)由熱氧化來形成前和后鈍化膜24和40。當源氣包括氧氣時，前和后鈍化膜24和40可以是氧化物層。在一個示例中，前和后鈍化膜24和40可以是熱氧化物(例如，熱氧化硅)層，該熱氧化物層經(jīng)由氧和半導體基板10的半導體材料(例如，硅)在高溫下的反應而形成。

在本實施方式中，具有從1nm至3nm的范圍內(nèi)的厚度的半導體材料可以與半導體層30的表面上的氧組合，以便形成前和后鈍化膜24和40，各鈍化膜具有從3nm至6nm的范圍內(nèi)的厚度。當前和后鈍化膜24和40具有該厚度時，可以實現(xiàn)明顯改善的鈍化。即，當前和后鈍化膜24和40中的每一個的厚度低于3nm時，可能難以實現(xiàn)充分的鈍化。當前和后鈍化膜24和40中的每一個的厚度超過6nm時，增加了熱處理工藝的時間，由此造成半導體層30的特性的劣化。與氧組合的半導體層300的厚度、前和后鈍化膜24和40的厚度等可以使用例如透射電子顯微鏡(TEM)來測量和估計。

此時，當位于靠近半導體基板10的正面的前鈍化膜24經(jīng)由上述熱處理工藝而形成時，前鈍化膜24具有良好質量。從而，前鈍化膜24可以實現(xiàn)明顯改善的鈍化。此時，因為半導體基板10的內(nèi)部(體)通過半導體基板10的正面上的紋理而暴露，所以與背面上相比，造成質量劣化的更大量的離子(例如，鈉離子)存在于正面上，并且由此所謂的吸雜(gettering)效應可能更大程度地在正面上發(fā)生。當前鈍化膜24具有良好質量時，可以明顯提高鈍化效果。

在本實施方式中，位于半導體基板10的相對側上的前和后鈍化膜24和40同時被形成，使得前鈍化膜24用于正面上而不進行圖案化，而如圖10d示例性地例示，后鈍化膜40在背面上被圖案化。這可以簡化處理。然而，本發(fā)明不限于此。前鈍化膜24和后鈍化膜40可以經(jīng)由不同的工藝形成，并且上述熱處理工藝可以被應用于前鈍化膜24和后鈍化膜40中的至少一個。另選地，在形成前鈍化膜24和后鈍化膜40這兩者之后，可以去除其中之一。另選地，防反射膜26和后鈍化膜40可以經(jīng)由 上述熱處理工藝同時形成。各種其它變型也是可行的。

隨后，如圖10c示例性地例示，在本實施方式中，防反射膜26可以被形成在前鈍化膜24之上。在一個示例中，防反射膜26可以被形成在整個前鈍化膜24之上。防反射膜26可以經(jīng)由各種方法(諸如真空沉積、化學氣相沉積、旋轉涂布、絲網(wǎng)印刷或噴涂)中的任何方法來形成。

隨后，如圖10d示例性地所示，形成分別連接到第一和第二導電區(qū)域32和34的第一和第二電極42和44。參照圖3f的描述可以直接應用于此，并且由此，將省略對其的詳細描述。

下文中，將參照本發(fā)明的實驗示例更詳細地描述本發(fā)明。然而，給出本發(fā)明的實驗示例僅用于例示本發(fā)明，并且本發(fā)明不限于此。

實驗示例1

制造了具有圖1例示的結構的太陽能電池。此時，厚度為2nm的氧化硅層在熱處理工藝中經(jīng)由熱氧化來形成，該熱處理工藝在包括Cl₂氣、O₂氣和N₂氣的氣體環(huán)境下在700攝氏度的溫度下被執(zhí)行。所形成的氧化硅層作為控制鈍化層而被包括。在熱處理工藝中，O₂氣∶Cl₂氣的比是1∶0.1。

實驗示例2

制造了具有圖1例示的結構的太陽能電池。此時，在半導體基板用HCl和H₂O₂的混合溶液清洗的同時形成薄氧化物膜之后，該薄氧化物膜經(jīng)過熱處理工藝，該熱處理工藝在包括Cl₂氣、O₂氣和N₂氣的氣體環(huán)境下在700攝氏度的溫度下被執(zhí)行。厚度為2nm的所形成的氧化硅層作為控制鈍化層而被包括。在熱處理工藝中，O₂氣∶Cl₂氣的比是1∶0.1。

比較示例1

太陽能電池由與實驗示例相同的方法(除了形成控制鈍化層的工藝之外)來制造。此時，厚度為2nm的氧化硅層在熱處理工藝中經(jīng)由熱氧化形成，該熱處理工藝在包括Cl₂氣、O₂氣和N₂氣的氣體環(huán)境下在500攝氏度的溫度下被執(zhí)行。所形成的氧化硅層作為控制鈍化層而被包括。

比較示例2

太陽能電池由與實驗示例相同的方法(除了形成控制鈍化層的工藝之外)來制造。此時，氧化硅層在熱處理工藝中經(jīng)由熱氧化形成，該熱處理工藝在包括O₂氣和 N₂氣的氣體環(huán)境下在700攝氏度的溫度下被執(zhí)行。厚度為2nm的所形成的氧化硅層作為控制鈍化層而被包括。

拍攝了根據(jù)實驗示例1和比較示例1和2的太陽能電池的光致發(fā)光(PL)照片。根據(jù)實驗示例1的太陽能電池的PL照片被例示在圖11中，根據(jù)比較示例1的太陽能電池的PL照片被例示在圖12中，并且根據(jù)比較示例2的太陽能電池的PL照片被例示在圖13中。在PL照片中，明亮部分是沒有金屬雜質、缺陷等存在的部分，并且黑暗部分是存在金屬雜質、缺陷等的部分。

參照圖11，將理解的是，根據(jù)實驗示例1的太陽能電池總體上發(fā)出亮光，且由此基本不存在金屬雜質、缺陷等。另一方面，參照圖12，將理解的是，根據(jù)比較示例1的太陽能電池具有黑色部分，并且由此在對應部分上存在金屬雜質、缺陷等。另外，參照圖13，將理解的是，根據(jù)比較示例2的太陽能電池總體上出現(xiàn)黑色，并且由此在太陽能電池中存在許多雜質、缺陷等。

如上所述，在實驗示例1和比較示例1和2中，所有其它制造工藝均是相同的，并且僅形成控制鈍化層的工藝不同。因此，將理解的是，具有良好特性的控制鈍化層被形成在熱處理工藝中，該熱處理工藝在包括鹵素氣體的氣體環(huán)境下在600攝氏度或更高的熱處理溫度下被執(zhí)行。另外，將理解的是，具有良好特性的控制鈍化層未被形成在比較示例1和比較示例2中，在比較示例1中，即使提供了包括鹵素氣體的氣體環(huán)境，也在低于600攝氏度的熱處理溫度下執(zhí)行熱處理工藝；在比較示例2中，即使熱處理溫度是600攝氏度或更高，該熱處理工藝也在包括鹵素氣體的氣體環(huán)境下被執(zhí)行。

測量根據(jù)實驗示例1和比較示例1的太陽能電池的默示開路電壓Voc的結果被例示在圖14中。參照圖14，將理解的是，根據(jù)實驗示例1的太陽能電池的默示開路電壓高于根據(jù)比較示例1的太陽能電池的默示開路電壓約50mV。根據(jù)熱處理工藝在包括鹵素氣體的氣體環(huán)境下在600攝氏度或更高的熱處理溫度下被執(zhí)行的實驗示例1的控制鈍化層具有低界面陷阱密度，且由此，預期包括該控制鈍化層的太陽能電池具有高默示開路電壓。另一方面，如比較示例1中在600攝氏度或更低的熱處理溫度下形成的控制鈍化層具有比實驗示例1中更高的界面陷阱密度，且由此預期包括該控制鈍化層的太陽能電池具有相對較低的默示開路電壓。

另外，測量在900攝氏度的溫度下執(zhí)行附加熱處理之后根據(jù)實驗示例1和2以 及比較示例1的太陽能電池的默示開路電壓Voc的結果被例示在圖15中。將理解的是，根據(jù)實驗示例1和2的太陽能電池的默示開路電壓高于根據(jù)比較示例1的太陽能電池的默示開路電壓約100mV。從而，將理解的是，根據(jù)實驗示例1和2的太陽能電池甚至在后續(xù)高溫工藝中也具有良好穩(wěn)定性，而根據(jù)比較示例1的太陽能電池的特性可能在后續(xù)高溫工藝中被劣化。

根據(jù)本發(fā)明的實施方式，包括例如控制鈍化層以及前和后鈍化膜的保護膜經(jīng)由包括熱處理工藝的方法來形成，該熱處理工藝在氣體環(huán)境下在特定溫度下被執(zhí)行，從而實現(xiàn)改善的特性和質量。因此，可以提高太陽能電池的效率。另外，所形成的保護膜可以在后續(xù)高溫工藝中繼續(xù)保持良好質量和特性，由此改善工藝穩(wěn)定性。

上述特征、配置、效果等被包括在本發(fā)明的至少一種實施方式中，并且不應僅限于一種實施方式。另外，如各實施方式例示的特征、配置、效果等可以針對其它實施方式來實施，鑒于它們彼此組合或被本領域技術人員修改。由此，與這些組合和修改有關的內(nèi)容應被解釋為包括在如所附權利要求書中所公開的本發(fā)明的范圍和精神中。

相關申請的交叉引用

本申請要求于2015年6月10日在韓國知識產(chǎn)權局提交的韓國專利申請No.10-2015-0082111和于2016年5月2日在韓國知識產(chǎn)權局提交的韓國專利申請No.10-2016-0053932的優(yōu)先權權益，將其公開內(nèi)容通過引用結合于此。