本說明書所公開的技術涉及一種半導體裝置及其制造方法。

背景技術：

已知一種具有被形成在硅基板的上表面上的溝槽的二極管。例如，在單一的硅基板上形成有二極管與IGBT(Insulated Gate Bipolar Transistor，絕緣柵雙極性晶體管)的半導體裝置(所謂的RC-IGBT(Reverse Conducting Insulated Gate Bipolar Transistor，反向導通型絕緣柵雙極性晶體管))中，在IGBT區(qū)域內形成有溝槽型的柵電極并且在二極管區(qū)域內也形成有與柵電極同樣地被配置在溝槽內的電極。在如此而具有溝槽電極的二極管中，以對硅基板的上表面進行覆蓋的方式配置有層間絕緣膜，并且在該層間絕緣膜上配置有上部電極層(陽極電極)。溝槽電極通過層間絕緣膜而與上部電極層絕緣。此外，在層間絕緣膜上設置有接觸孔，并且在該接觸孔內也配置有上部電極層。在接觸孔內，上部電極層與硅基板連接。在該結構的二極管中，接觸孔相對于層間絕緣膜的上表面呈凹狀凹陷，并且沿著凹狀的接觸孔而形成有上部電極層。因此，在上部電極層的上表面上也形成有凹部。當在上部電極層的上表面上形成有凹部時，通過二極管動作時的溫度變化而容易在凹部的附近產生較高的熱應力。通過熱應力反復增加，從而有可能會在上部電極層上產生裂紋。

在專利文獻1中公開了一種使上部電極層的上表面平坦化的半導體裝置。在該半導體裝置中，在層間絕緣膜上設置有寬度較窄的接觸孔。在該接觸孔的底部配置有較薄的第一金屬層(由Ti、TiN等構成的勢壘金屬)。在第一金屬層的上部配置有第二金屬層(鎢)。通過第二金屬層而無間隙地使接觸孔被填埋。由于層間絕緣膜的上表面與第二金屬層的上表面被配置于大致相同的高度，因此通過這些上表面而構成大致平坦的平面。上部電極層對層間絕緣膜的上表面與接觸金屬層的上表面(即，平坦的平面)進行覆蓋。由于上部電極層被形成在平坦的平面上，因此上部電極層的上表面也被平坦化。由此，在上部電極層上不易產生熱應力，從而不易在上部電極層上產生裂紋。上部電極層經由第一金屬層和第二金屬層而與硅基板連接。通過將該技術應用在上述的二極管(具有溝槽電極的二極管)上，從而能夠使二極管的上部電極層平坦化。

在專利文獻2中公開了具有勢壘區(qū)與柱區(qū)的二極管。更詳細而言，在該二極管中且在硅基板內，形成有陽極區(qū)、勢壘區(qū)、柱區(qū)、漂移區(qū)以及陰極區(qū)。陽極區(qū)為與上部電極層(陽極電極)以低電阻的方式進行連接的p型區(qū)。勢壘區(qū)為被配置在陽極區(qū)的下側的n型區(qū)。柱區(qū)為從與上部電極層相接的位置起延伸至與勢壘區(qū)相接的位置為止的n型區(qū)。在柱區(qū)與上部電極層之間存在相對于從柱區(qū)起朝向上部電極層流動的電流的較高的勢壘(所謂的肖特基勢壘)。漂移區(qū)為被配置在勢壘區(qū)的下側的n型區(qū)。漂移區(qū)的n型雜質濃度與勢壘區(qū)的n型雜質濃度相比而較低。陰極區(qū)被配置在漂移區(qū)的下側，并且所述陰極區(qū)為與下部電極層(陰極電極)連接的n型區(qū)。陰極區(qū)的n型雜質濃度與漂移區(qū)的n型雜質濃度相比而較高。

在專利文獻2的二極管中，當使上部電極層的電位上升時，電子開始從下部電極層起經由陰極區(qū)、漂移區(qū)、勢壘區(qū)以及柱區(qū)而流向上部電極層。即，在上部電極層的電位未上升結束的階段中，二極管中流動有電子。由于勢壘區(qū)經由柱區(qū)而與上部電極層連接，因此在該階段中勢壘區(qū)與上部電極層之間的電位差較小。因此，在勢壘區(qū)與陽極區(qū)的界面的pn結上不容易產生電位差，并且在該階段中，該pn結未導通。當使上部電極層的電位進一步上升時，由上述的電子實現的電流增加，并且勢壘區(qū)與上部電極層之間的電位差變大。當該電位差達到預定的電位差時，勢壘區(qū)與陽極區(qū)的界面的pn結將導通，并且空穴將從上部電極層起經由陽極區(qū)、勢壘區(qū)而流入漂移區(qū)。如此，在該二極管中，在勢壘區(qū)與陽極區(qū)的界面的pn結導通之前，電子經由勢壘區(qū)與柱區(qū)而流動。因此，pn結導通的時刻延遲，從而抑制了空穴流入漂移區(qū)的情況。因此，在該二極管的反向恢復動作時，從漂移區(qū)被排出到上部電極層的空穴較少。因此，在該二極管中，反向恢復電流較小，從而抑制了反射恢復動作時的損失。此外，在二極管上被施加有反向電壓的狀態(tài)下，由于柱區(qū)與上部電極層之間存在較高的肖特基勢壘，因此抑制了經由柱區(qū)而流動的漏電流。

在先技術文獻

專利文獻

專利文獻1：日本特開2014-192351號公報

專利文獻2：日本特開2013-048230號公報

技術實現要素：

發(fā)明所要解決的課題

本申請發(fā)明人對將上述的三個技術(即，具有溝槽電極的二極管、使上部電極層平坦化的技術、以及具有勢壘區(qū)與柱區(qū)的二極管)組合的情況進行研究。如果要將這三個技術進行組合，則在柱區(qū)與上部電極層之間的連接部處會產生問題。即，在將上述的三個技術組合的情況下，則需要在層間絕緣膜上形成接觸孔并且穿過該接觸孔而對上部電極層與柱區(qū)進行連接。另一方面，需要在柱區(qū)與上部電極層之間形成上述的肖特基勢壘。由于在專利文獻2的技術中被形成在接觸部上的第一金屬層(勢壘金屬)無法與柱區(qū)(n型硅)肖特基接觸，因此無法使用在與柱區(qū)的連接部上。為了與柱區(qū)(n型硅)肖特基接觸，需要將具有特定的功函數(例如，4.25～5.05eV)的金屬(例如，AlSi等)形成在柱區(qū)上。此處，當將能夠肖特基接觸的金屬較薄地形成在柱區(qū)上時，會產生金屬與硅基板的相互擴散從而無法在這些界面上獲得預期的特性。因此，能夠肖特基接觸的金屬需要以一定程度以上的厚度而形成在柱區(qū)上。然而，作為能夠肖特基接觸的金屬，通常已知的金屬的填埋性較差，從而難以在寬度較窄的接觸孔內較厚地進行堆積。當使這樣的金屬較厚地堆積在寬度較窄的接觸孔內時，接觸孔不完全地被金屬層填埋，從而會在接觸孔內(即，金屬層的內部)形成空隙。當接觸孔內形成空隙時，則無法確保半導體裝置的可靠性。在為了避免該問題而將接觸孔的寬度擴寬時，會在金屬的上表面上形成有凹部，從而無法使上部電極層的上表面平坦化。因此，存在無法抑制上部電極層的裂紋的問題。

用于解決課題的方法

本申請發(fā)明人發(fā)現，在不使二極管的上部電極層的上表面平坦化的情況(即，沿著接觸孔而在上部電極層的上表面上形成有凹部的情況)下，存在容易產生裂紋的部位和不容易產生裂紋的部位。容易產生裂紋的部位為在橫切溝槽的方向上延伸的保護絕緣膜的端部的附近。即，一般情況下，二極管的硅基板具有形成有二極管的元件區(qū)域、和元件區(qū)域的外側的元件外部區(qū)域。在元件區(qū)域上配置有上部電極層而元件外部區(qū)域上被保護絕緣膜覆蓋。保護絕緣膜還對元件區(qū)域上的上部電極層的外邊緣部進行覆蓋。因此，在上部電極層上配置有保護絕緣膜的端部。

在保護絕緣膜的端部中，在與溝槽交叉的方向上延伸的端部的下側的部分處，尤其在上部電極層上容易產生裂紋。相反地，可知在遠離該部分的位置處，即使存在凹部但在上部電極層上也不太容易產生裂紋?？烧J為，在橫切溝槽的方向上延伸的保護絕緣膜的端部的附近處，上部電極層上容易產生裂紋的原因如下。保護絕緣膜的端部位于上部電極層被保護絕緣膜覆蓋的部分和未被覆蓋的部分之間的邊界處。因此，保護絕緣膜的端部的下方的部分的上部電極層為應力分布局部性地變化的部分，并且容易產生較高的應力。因此，在二極管溫度發(fā)生變化時，在保護絕緣膜的端部的下方的部分的上部電極層上會產生較高的熱應力。另一方面，由于位于相鄰的兩個溝槽之間的范圍的層間絕緣膜上形成有接觸孔，因此在上部電極層的上表面上，沿著橫切溝槽的方向而周期性地形成有凹部。如上所述，在凹部容易產生熱應力。因此，可以認為，當在周期性地形成有凹部的區(qū)域的上部配置有在橫切溝槽的方向上延伸的保護絕緣膜的端部時，在保護絕緣膜的端部的下方的各個凹部處會產生極高的熱應力并且會在上部電極層上產生裂紋。

如上文所說明的那樣，在上部電極層的凹部與保護絕緣膜的上述端部(在與溝槽交叉的方向上延伸的端部)重疊時會產生較高的熱應力。為了避免這樣的較高的熱應力，也考慮到以使保護絕緣膜的上述端部穿過不存在接觸孔的部分的上部的方式而進行配置。然而，當考慮到上部電極層與硅基板之間的電特性以及放熱特性時，則優(yōu)選為接觸孔盡可能地形成在較寬的范圍內。即，優(yōu)選為，盡量使不存在接觸孔的部分變少。因此，保護絕緣膜的上述端部不得不穿過接觸孔上部。本說明書公開的半導體裝置基于這些見解而具有以下的結構。

本說明書所公開的半導體裝置具有二極管。該半導體裝置具有硅基板、溝槽絕緣膜、溝槽電極、層間絕緣膜、接觸插頭、上部電極層、保護絕緣膜和下部電極層。所述硅基板具有在所述硅基板的表面上形成有呈條紋狀延伸的多個溝槽的元件區(qū)域、和在所述溝槽的長度方向上與所述元件區(qū)域鄰接的元件外部區(qū)域。存在多個俯視觀察所述硅基板的所述上表面時位于相鄰的兩個所述溝槽之間的溝槽間范圍。所述硅基板在選自多個所述溝槽間范圍中的多個特定溝槽間范圍中分別具有陽極區(qū)、勢壘區(qū)、柱區(qū)。所述陽極區(qū)為，在所述硅基板的所述上表面上露出的p型區(qū)。所述勢壘區(qū)為，被配置在所述陽極區(qū)的下側的n型區(qū)。所述柱區(qū)為，從在所述硅基板的所述上表面上露出的位置起延伸至與所述勢壘區(qū)相接的位置為止的n型區(qū)。所述硅基板在所述勢壘區(qū)的下側具有漂移區(qū)與陰極區(qū)。所述漂移區(qū)被配置在所述勢壘區(qū)的下側，且直接或經由p型半導體區(qū)域而與所述勢壘區(qū)連接，并且所述漂移區(qū)為與所述勢壘區(qū)相比雜質濃度較低的n型區(qū)。所述陰極區(qū)被配置在所述漂移區(qū)的下側，且在所述硅基板的下表面上露出，并且所述陰極區(qū)為與所述漂移區(qū)相比雜質濃度較高的n型區(qū)。所述溝槽絕緣膜對各個所述溝槽的內表面進行覆蓋。所述溝槽電極被配置在通過所述溝槽絕緣膜而使所述內表面被覆蓋的各個所述溝槽內。所述層間絕緣膜對所述元件區(qū)域內的所述硅基板的所述上表面和多個所述溝槽電極的上表面進行覆蓋。在所述特定溝槽間范圍的每一個中，形成有貫穿所述層間絕緣膜的第一接觸孔和第二接觸孔。所述第二接觸孔被配置在比所述第一接觸孔更接近所述元件外部區(qū)域的位置處，并且與所述第一接觸孔相比寬度較窄。所述接觸插頭被配置在各個所述第二接觸孔內。所述接觸插頭具有被配置在與所述硅基板的所述上表面相接的部分處的第一金屬層、和被配置在所述第一金屬層上的第二金屬層。所述上部電極層對所述層間絕緣膜的上表面、所述第二金屬層的上表面、所述第一接觸孔的內表面進行覆蓋，并且所述上部電極層與所述第一金屬層相比厚度較厚。所述保護絕緣膜對所述元件外部區(qū)域的上表面和所述上部電極層的一部分進行覆蓋，并且所述保護絕緣膜具有端部，所述端部在所述上部電極層上穿過多個所述第二接觸孔的上部而在與多個所述溝槽交叉的方向上延伸。所述下部電極層對所述硅基板的下表面進行覆蓋。所述陽極區(qū)與所述第一金屬層歐姆接觸。所述柱區(qū)與所述上部電極層肖特基接觸而不與所述第一金屬層相接。所述陰極區(qū)與所述下部電極層相接。

另外，第一接觸孔(或第二接觸孔)的寬度是指，俯視觀察硅基板時的第一接觸孔(或第二接觸孔)的寬度方向上的尺寸。此外，在元件區(qū)域內，既可以以劃分開的方式而形成IGBT與二極管，也可以使IGBT與二極管混在一起。例如，也可以使IGBT的p型體區(qū)與二極管的p型陽極區(qū)共同化。此外，上述的特定溝槽間范圍是指，第一接觸孔、第二接觸孔、陽極區(qū)、勢壘區(qū)以及柱區(qū)全部被形成的溝槽間范圍。也可以采用如下方式，即，溝槽間范圍的全部為特定溝槽間范圍。此外，也可以采用如下方式，即，一部分溝槽間范圍并非特定溝槽間范圍。即，也可以在一部分溝槽間范圍內不形成第一接觸孔、第二接觸孔、陽極區(qū)、勢壘區(qū)以及柱區(qū)中的任意一種。

在該半導體裝置中，在層間絕緣膜上形成有寬度較寬的第一接觸孔和寬度較窄的第二接觸孔。在第二接觸孔內配置有與陽極區(qū)相接的接觸插頭。接觸插頭的第一金屬層(被配置在與硅基板相接的部分處的金屬層)與陽極區(qū)(p型硅)歐姆接觸。由于第一金屬層的厚度較薄，因此即使第二接觸孔的寬度較窄，也能夠在第二接觸孔內適當地配置第一金屬層。此外，第一金屬層上的第二金屬層能夠在無需考慮對于硅基板的影響(是否歐姆接觸、構成材料是否相對于硅基板而進行擴散等)的條件下而采用填埋性較高的金屬。因此，能夠利用第二金屬層而無間隙地對寬度較窄的第二接觸孔進行填埋。因此，能夠使第二金屬層的上表面與層間絕緣膜的上表面設為比較平坦。因此，上部電極層的上表面在接觸插頭的上部成為比較平坦。

另一方面，在第一接觸孔內配置有由與柱區(qū)肖特基接觸的金屬構成的上部電極層。此外，上部電極層的厚度與第一金屬層的厚度相比而較厚。由于以此方式而使上部電極層被形成為較厚，因此能夠抑制上部電極層與硅基板之間的界面中的相互擴散。此外，由于在該界面上形成有肖特基勢壘，因此能夠在二極管中被施加有反向電壓的狀態(tài)下抑制經由柱區(qū)的漏電流。此外，由于第一接觸孔的寬度較寬，因此能夠在第一接觸孔內配置較厚的上部電極層。即，在第一接觸孔內幾乎不形成空隙。此外，由于第一接觸孔的寬度較寬，因此在上部電極層的上表面上沿著第一接觸孔而形成有凹部。

如上文所說明的那樣，在第二接觸孔的位置處，上部電極層的上表面較為平坦，并且在第一接觸孔的位置處，上部電極層的上表面上形成有凹部。在該二極管中，保護絕緣膜的端部(更詳細而言，在與溝槽交叉的方向上延伸的端部)穿過第二接觸孔的上部(即，平坦的區(qū)域)而延伸。即，以凹部與保護絕緣膜的上述端部不重疊的方式而被配置。因此，防止了在上部電極層上產生極高的熱應力的情況，并且在上部電極層上不容易產生裂紋。

如此，根據該半導體裝置，能夠抑制二極管的漏電流且能夠抑制上部電極層的裂紋。

此外，本說明書還提供一種制造具有二極管的半導體裝置的方法。該制造方法包括硅基板準備工序、層間絕緣膜形成工序、接觸孔形成工序、第一金屬層形成工序、第二金屬層形成工序、上部電極層形成工序、保護絕緣膜形成工序、陰極區(qū)形成工序以及下部電極層形成工序。在硅基板準備工序中，準備具有以下結構的硅基板。所述硅基板具有在所述硅基板的上表面上形成有呈條紋狀延伸的多個溝槽的元件區(qū)域、和在所述溝槽的長度方向上與所述元件區(qū)域鄰接的元件外部區(qū)域。各個所述溝槽的內表面通過溝槽絕緣膜而被覆蓋。在所述內表面被所述溝槽絕緣膜覆蓋的各個所述溝槽內配置有溝槽電極。存在多個俯視觀察所述硅基板的所述上表面時位于相鄰的兩個所述溝槽之間的溝槽間范圍。各自位于選自多個所述溝槽間范圍中的多個特定溝槽間范圍中的所述硅基板，具有陽極區(qū)、勢壘區(qū)、柱區(qū)。所述硅基板在選自多個所述溝槽間范圍中的多個特定溝槽間范圍分別具有陽極區(qū)、勢壘區(qū)、柱區(qū)。所述陽極區(qū)為，在所述硅基板的所述上表面上露出的p型區(qū)。所述勢壘區(qū)為，被配置在所述陽極區(qū)的下側的n型區(qū)。所述柱區(qū)為，從在所述硅基板的所述上表面上露出的位置起延伸至與所述勢壘區(qū)相接的位置為止的n型區(qū)。所述硅基板具有漂移區(qū)，所述漂移區(qū)被配置在所述勢壘區(qū)的下側，且直接或經由p型半導體區(qū)而與所述勢壘區(qū)連接，并且所述漂移區(qū)為與所述勢壘區(qū)相比雜質濃度較低的n型的漂移區(qū)。在所述層間絕緣膜形成工序中，形成對所述元件區(qū)域內的所述硅基板的所述上表面和多個所述溝槽電極的上表面進行覆蓋的層間絕緣膜。在所述接觸孔形成工序中，在所述特定溝槽間范圍的每一個中形成貫穿所述層間絕緣膜的第一接觸孔和第二接觸孔。此處，以如下方式形成所述第一接觸孔和所述第二接觸孔，即，所述第二接觸孔被配置在比所述第一接觸孔更接近所述元件外部區(qū)域的位置處，所述第二接觸孔與所述第一接觸孔相比寬度較窄，在所述第一接觸孔的底面上所述柱區(qū)露出，在所述第二接觸孔的底面上所述陽極區(qū)露出且所述柱區(qū)不露出。在所述第一金屬層形成工序中，在所述第二接觸孔的底面上形成與所述陽極區(qū)歐姆接觸的第一金屬層。在所述第二金屬層形成工序中，在形成了所述第一金屬層之后，通過CVD而在所述第一金屬層上形成第二金屬層。在所述上部電極層形成工序中，在形成了所述第二金屬層之后，在所述層間絕緣膜的上表面、所述第二金屬層的上表面、所述第一接觸孔的內表面上，形成與所述第一金屬層相比厚度較厚且在所述第一接觸孔內與所述柱區(qū)肖特基接觸的上部電極層。在所述保護絕緣膜形成工序中形成保護絕緣膜，所述保護膜對所述元件外部區(qū)域的上表面和所述上部電極層的一部分進行覆蓋，并且所述保護絕緣膜具有端部，所述端部在所述上部電極層上穿過多個所述第二接觸孔的上部而在與多個所述溝槽交叉的方向上延伸。在所述陰極區(qū)形成工序中形成陰極區(qū)，所述陰極區(qū)被配置在所述漂移區(qū)的下側且在所述硅基板的下表面上露出，并且所述陰極區(qū)為與所述漂移區(qū)相比雜質濃度較高的n型的陰極區(qū)。在所述下部電極層形成工序中，在所述硅基板的下表面上形成與所述陰極區(qū)相接的下部電極層。

另外，只要不產生矛盾，則各個工序的實施順序能夠自由地變更。例如，陰極區(qū)形成工序以及下部電極層形成工序既可以在層間絕緣膜形成工序之前實施，也可以在表面電極層形成工序之后實施，還可以在其他時刻實施。

在該制造方法中，在第二接觸孔內形成有第一金屬層。雖然第二接觸孔的寬度較窄，但由于第一金屬層的厚度較薄，因此能夠將第一金屬層適當地形成在第二接觸孔內。在形成了第一金屬層之后，在第一金屬層上(即，第二接觸孔內)形成有第二金屬層。通過CVD能夠將第二金屬層適當地形成在寬度較窄的第二接觸孔內。因此，在第二接觸孔內不容易形成空隙。在形成了第二金屬層之后，形成上部電極層。此處，在層間絕緣膜上、第二金屬層上以及第一接觸孔內較厚地形成有上部電極層。由于在第二接觸孔內形成有第二金屬層，因此在第二接觸孔的上部中上部電極層的上表面比較平坦。此外，由于第一接觸孔的寬度較寬，因此即使在第一接觸孔內較厚地形成上部電極層，也不容易在第一接觸孔內形成空隙。此外，由于第一接觸孔的寬度較寬，因此在與第一接觸孔對應的位置處，在上部電極層的上表面上形成凹部。接下來，在保護絕緣膜形成工序中，形成保護絕緣膜。此處，在上部電極層上且在與多個溝槽交叉的方向上延伸的保護絕緣膜的端部以穿過多個所述第二接觸孔的上部而延伸的方式形成保護絕緣膜。保護絕緣膜的所述端部被配置在第二接觸孔的上部(平坦的區(qū)域)。之后，形成了表面電極層、陰極區(qū)以及下部電極層。根據該方法，由于在與多個溝槽交叉的方向上延伸的保護絕緣膜的端部被配置在平坦的上部電極層上(第二接觸孔的上部)，因此能夠抑制在上部電極層上增加較高的熱應力的情況。此外，由于上部電極層與柱區(qū)肖特基接觸，因此能夠抑制經由柱區(qū)的漏電流。

附圖說明

圖1為表示溝槽20與保護絕緣膜56的配置的半導體裝置10的俯視圖。

圖2為圖1的范圍X1所示的部分的立體剖視圖。

圖3為圖1的范圍X1所示的部分的俯視圖。

圖4為圖3的Ⅳ-Ⅳ線處的縱剖視圖。

圖5為圖3的Ⅴ-Ⅴ線處的縱剖視圖。

圖6為圖3的Ⅵ-Ⅵ線處的縱剖視圖。

圖7為接觸插頭52的放大剖視圖。

圖8為IGBT區(qū)域17在y方向上的縱剖視圖。

圖9為IGBT區(qū)域17在x方向上的縱剖視圖。

圖10為半導體裝置10的制造工序的說明圖(對應于圖6的剖視圖)。

圖11為半導體裝置10的制造工序的說明圖(對應于圖6的剖視圖)。

圖12為半導體裝置10的制造工序的說明圖(對應于圖6的剖視圖)。

圖13為半導體裝置10的制造工序的說明圖(對應于圖4的剖視圖)。

圖14為半導體裝置10的制造工序的說明圖(對應于圖6的剖視圖)。

圖15為半導體裝置10的制造工序的說明圖(對應于圖6的剖視圖)。

圖16為半導體裝置10的制造工序的說明圖(對應于圖6的剖視圖)。

圖17為半導體裝置10的制造工序的說明圖(對應于圖6的剖視圖)。

圖18為半導體裝置10的制造工序的說明圖(對應于圖6的剖視圖)。

圖19為半導體裝置10的制造工序的說明圖(對應于圖6的剖視圖)。

圖20為改變例的半導體裝置的立體剖視圖。

具體實施方式

如圖1所示，半導體裝置10具有硅基板12。另外，雖然硅基板12的上表面12a被絕緣膜、電極等覆蓋，但圖1中省略了這些圖示以便于說明。此外，在以下的說明中，將硅基板12的厚度方向稱為z方向、將與硅基板12的上表面12a平行的一個方向(與z方向正交的一個方向)稱為x方向、將與硅基板12的上表面12a平行且與x方向正交的方向稱為y方向。如圖1所示，硅基板12的上表面12a上形成有多個溝槽20。各個溝槽20在上表面12a上相互平行地延伸。各個溝槽20在上表面12a上且在x方向上較長地延伸。多個溝槽20以在y方向上隔開間隔的方式排列。以下，將俯視觀察硅基板12的上表面12a時形成有多個溝槽20的區(qū)域稱為元件區(qū)域14。此外，將俯視觀察硅基板12的上表面12a時元件區(qū)域14的外側的區(qū)域(元件區(qū)域14與硅基板12的端面12c之間的區(qū)域)稱為元件外部區(qū)域16。元件區(qū)域14具有IGBT區(qū)域17與二極管區(qū)域18。在IGBT區(qū)域17內形成有IGBT。在二極管區(qū)域18內形成有二極管。IGBT區(qū)域17與二極管區(qū)域18以在y方向上交替地重復的方式而配置。

圖2表示圖1的范圍X1內的部分的立體圖。此外，圖3表示范圍X1內的部分的硅基板12的上表面12a的俯視圖。另外，在圖3中省略了一部分硅基板12的上表面12a上的電極、絕緣膜的圖示。此外，圖4至圖6表示范圍X1內的部分的半導體裝置10的剖視圖。范圍X1內包含二極管區(qū)域18、在溝槽20的長度方向(x方向)上與該二極管區(qū)域18鄰接的元件外部區(qū)域16。

如圖2至圖6所示，溝槽20從上表面12a起向下方(z方向)延伸。溝槽20的內表面被溝槽絕緣膜22覆蓋。溝槽20內配置有溝槽電極24。溝槽電極24通過溝槽絕緣膜22而與硅基板12絕緣。

硅基板12的上表面12a被層間絕緣膜50覆蓋。層間絕緣膜50在元件區(qū)域14與元件外部區(qū)域16對硅基板12的上表面12a進行覆蓋。層間絕緣膜50也對溝槽電極24的上表面進行覆蓋。層間絕緣膜50由SiO₂(氧化硅)構成。層間絕緣膜50上形成有接觸孔60和接觸孔62。如圖3所示，在被溝槽20夾著的范圍(溝槽間范圍)中的每一個內，形成有接觸孔60和接觸孔62。溝槽20的上部未形成有接觸孔。在各個溝槽間范圍內，存在三個接觸孔62的區(qū)域和形成有一個接觸孔60的區(qū)域在x方向上交替地反復出現。在存在三個接觸孔62的區(qū)域中，三個接觸孔以隔開間隔的方式在y方向上排列。各個接觸孔62在硅基板12的上表面上且在x方向上較長地延伸。各個接觸孔62的寬度(即，y方向上的尺寸)較窄。各個接觸孔60在y方向上的尺寸大于在x方向上的尺寸。各個接觸孔60的寬度(即，x方向上的尺寸)寬于各個接觸孔62的寬度(即，y方向上的尺寸)。位于最接近元件外部區(qū)域16側的接觸孔62a與位于最接近元件外部區(qū)域16側的接觸孔60a相比而被配置在元件外部區(qū)域16側。在溝槽間范圍之間，接觸孔60、62的配置相同。因此，位于最接近元件外部區(qū)域16側的接觸孔62a的x方向上的位置在溝槽間范圍之間相同。因此，各個溝槽間范圍內的接觸孔62a沿著y方向而排成一列。同樣，位于最接近元件外部區(qū)域16側的接觸孔60a的x方向上的位置在溝槽間范圍之間相同。因此，各個溝槽間范圍內的接觸孔60a沿著y方向而排成一列。其他接觸孔60、62也以相同的方式而被配置。如圖4至圖6所示，接觸孔60、62從層間絕緣膜50的上表面貫穿至其下表面為止。

如圖4、6所示，接觸孔62內形成有接觸插頭52。圖7表示接觸插頭52的放大剖視圖。接觸插頭52具有勢壘金屬52a與填充金屬層52b。勢壘金屬52a具有由Ti(鈦)構成的Ti層、和由TiN(氮化鈦)構成的TiN層。Ti層與硅基板12相接，且TiN層被層壓在Ti層上。填充金屬層52b由W(鎢)構成。填充金屬層52b被無間隙地填充在與接觸孔62中的勢壘金屬52a相比靠上側的空間內。填充金屬層52b的上表面與層間絕緣膜50的上表面被配置于大致相同的高度。因此，通過填充金屬層52b的上表面與層間絕緣膜50的上表面而構成了大致平坦的平面。

如圖4至圖6所示，跨及層間絕緣膜50上、接觸插頭52上以及接觸孔60內而形成有上部電極層54。上部電極層54由AlSi(鋁硅)構成。上部電極層54在元件區(qū)域14的幾乎整個區(qū)域內對層間絕緣膜50的上表面、接觸插頭52的上表面以及接觸孔60的內表面進行覆蓋。上部電極層54在接觸孔60內與硅基板12相接。上部電極層54通過層間絕緣膜50而與各個溝槽電極24絕緣。在上部電極層54的上表面上沿著接觸孔60的形狀而形成有凹部54a。另一方面，由于接觸孔62通過接觸插頭52而被填埋，因而接觸孔62的上部的上部電極層54的上表面成為大致平坦。因此，在y方向上對各個接觸孔62進行橫切的剖面(參照圖4)，與在y方向上對各個接觸孔60進行橫切的剖面(參照圖5)相比，上部電極層54的上表面的平坦性較高。

如圖2、6所示，在元件外部區(qū)域16內的層間絕緣膜50上形成有保護絕緣膜56。保護絕緣膜56由聚酰亞胺構成。圖1、3的通過點而被施加了影線的范圍表示保護絕緣膜56的范圍。如圖1、3所示，保護絕緣膜56還被形成在元件外部區(qū)域16附近的元件區(qū)域14內。如圖2、6所示，元件區(qū)域14內的保護絕緣膜56被形成在上部電極層54上。即，上部電極層54的元件外部區(qū)域附近的部分被保護絕緣膜56覆蓋。如圖3所示，在范圍X1內，上部電極層54上的保護絕緣膜56的端部56a沿著y方向延伸。即，在俯視觀察上表面12a時，端部56a以與多個溝槽20交叉的方式延伸。端部56a穿過被配置在最接近元件外部區(qū)域16的位置處的接觸孔62a的上部而在y方向上延伸。

如圖2、4、5、6所示，在上部電極層54上形成有表面電極層58。表面電極層58由Ni(鎳)構成。表面電極層58對未被保護絕緣膜56覆蓋的范圍的上部電極層54的上表面的整個區(qū)域進行覆蓋。此外，表面電極層58的外邊緣附近的部分被配置在保護絕緣膜56上。即，保護絕緣膜56的元件區(qū)域14附近的部分被表面電極層58覆蓋。因此，在保護絕緣膜56的端部56a處，保護絕緣膜56、上部電極層54、表面電極層58這三層彼此相接。

在硅基板12的下表面12b的整個區(qū)域內形成有下部電極層70。

如圖2所示，在二極管區(qū)域18內的硅基板12的內部形成有陽極區(qū)30、勢壘區(qū)32、柱區(qū)38、漂移區(qū)34以及陰極區(qū)36。

陽極區(qū)30為p型區(qū)，并且以在硅基板12的上表面12a上露出的方式而形成。陽極區(qū)30在除了形成有柱區(qū)38的范圍以外的二極管區(qū)域18的大致整個區(qū)域內露出于硅基板12的上表面12a。陽極區(qū)30與接觸孔62內的接觸插頭52(即，勢壘金屬52a)相接并且與接觸孔60內的上部電極層54相接。陽極區(qū)30內的雜質濃度在上表面12a上露出的范圍內與其下側的范圍相比而較高。陽極區(qū)30與接觸插頭52以及上部電極層54以低電阻的方式相接。即，陽極區(qū)30與接觸插頭52的勢壘金屬52a以及上部電極層54歐姆接觸。此外，陽極區(qū)30與溝槽絕緣膜22相接。

勢壘區(qū)32為n型區(qū)，并且被形成在陽極區(qū)30的下側。勢壘區(qū)32從下側與陽極區(qū)30相接。勢壘區(qū)32在陽極區(qū)30的下側的位置處與溝槽絕緣膜22相接。

柱區(qū)38為n型區(qū)。如圖3所示，柱區(qū)38以在接觸孔60內且在硅基板12的上表面12a上露出的方式而形成。柱區(qū)38與接觸孔60內的上部電極層54相接。如圖5、6所示，柱區(qū)38從與上部電極層54相接的位置起延伸至與勢壘區(qū)32相接的位置為止。即，柱區(qū)38在z方向上貫穿陽極區(qū)30。柱區(qū)38的n型雜質濃度被調節(jié)為1×10¹⁵～1×10¹⁹atoms/cm³的范圍內的濃度。此外，柱區(qū)38上較厚地形成有由AlSi組成的上部電極層54。因此，柱區(qū)38與上部電極層54肖特基接觸。柱區(qū)38與上部電極層54的界面37上形成有相對于從柱區(qū)38起朝向上部電極層54流動的電流的較高的勢壘。對于其反向的電流，界面37的勢壘極小。柱區(qū)38被配置在遠離接觸孔62的位置處，從而未與接觸插頭52相接。因此，柱區(qū)38僅在接觸孔60內與上部電極層54連接。

漂移區(qū)34為，與柱區(qū)38以及勢壘區(qū)32相比n型雜質濃度較低的n型區(qū)。漂移區(qū)34被形成在勢壘區(qū)32的下側，并且從下側與勢壘區(qū)32相接。

陰極區(qū)36為，與漂移區(qū)34、柱區(qū)38以及勢壘區(qū)32相比n型雜質濃度較高的n型區(qū)。陰極區(qū)36被形成在漂移區(qū)34的下側，并且從下側與漂移區(qū)34相接。陰極區(qū)36在硅基板12的下表面12b上露出。陰極區(qū)36與下部電極層70以低電阻的方式相接。即，陰極區(qū)36與下部電極層70歐姆接觸。

如圖2所示，元件外部區(qū)域16內的硅基板12的內部形成有漂移區(qū)34、陰極區(qū)36以及外周n型區(qū)42。元件外部區(qū)域16內的陰極區(qū)36與二極管區(qū)域18內的陰極區(qū)36相同地以在硅基板12的下表面12b上露出的方式而形成。外周n型區(qū)42被形成于在硅基板12的端面12c與上表面12a的雙方上露出的位置處。在元件外部區(qū)域16內且在外周n型區(qū)42與陰極區(qū)36之間的區(qū)域的大致整體上形成有漂移區(qū)34。

圖8、9表示IGBT區(qū)域17內的硅基板12的縱剖視圖。如圖8、9所示，IGBT區(qū)域17的結構在具有發(fā)射區(qū)44與集電區(qū)46的方面與二極管區(qū)域18的結構不同。IGBT區(qū)域17的其他結構與二極管區(qū)域18的結構相同。

IGBT區(qū)域17內的硅基板12上形成有發(fā)射區(qū)44。發(fā)射區(qū)44為n型區(qū)，并且局部性地形成于在硅基板12的上表面12a上露出的范圍內。發(fā)射區(qū)44與接觸插頭52以低電阻的方式相接。即，發(fā)射區(qū)44與接觸插頭52歐姆接觸。發(fā)射區(qū)44的下側形成有陽極區(qū)30。發(fā)射區(qū)44通過陽極區(qū)30而與勢壘區(qū)32分離。如圖8所示，發(fā)射區(qū)44在陽極區(qū)30的上側的位置處與溝槽絕緣膜22相接。另外，在IGBT導通時，在IGBT區(qū)域17內的陽極區(qū)30中形成有溝道。因此，IGBT區(qū)域17內的陽極區(qū)30有時被稱為體區(qū)。此外，IGBT區(qū)域17內的溝槽電極24為用于在陽極區(qū)30(體區(qū))內形成溝道的電極，并且有時被稱為柵電極。IGBT區(qū)域17內的溝槽電極24(即柵電極)既可以與二極管區(qū)域18內的溝槽電極24連接，也可以與二極管區(qū)域18內的溝槽電極24分離(即，也可以構成為，柵電極能夠獨立于二極管區(qū)域18內的溝槽電極24而對電位進行控制)。此外，IGBT區(qū)域17內的溝槽絕緣膜22有時被稱為柵絕緣膜。

IGBT區(qū)域17內形成有集電區(qū)46以代替陰極區(qū)36。集電區(qū)46為p型區(qū)，并且被形成于在IGBT區(qū)域17內的硅基板12的下表面12b上露出的范圍內。集電區(qū)46與下部電極層70以低電阻的方式接觸。即，集電區(qū)46與下部電極層70歐姆接觸。

接下來，對半導體裝置10的動作進行說明。在半導體裝置10的使用時，表面電極層58經由焊錫層而與外部端子連接。表面電極層58為用于使相對于焊錫層的潤濕性提高的層。此外，下部電極層70經由焊錫層而與另外的外部端子連接。

首先，對IGBT動作進行說明。在IGBT動作中，向下部電極層70施加與上部電極層54相比而較高的電位。當使柵電極24(即，IGBT區(qū)域17內的溝槽電極24)的電位上升至閾值以上的電位時，在與柵絕緣膜22相接的范圍的體區(qū)30(即，IGBT區(qū)域17內的陽極區(qū)30)內形成有溝道。因此，IGBT導通，從而使電流從下部電極層70向上部電極層54流動。當使柵電極24的電位降低至低于閾值的電位時，溝道消失，從而IGBT斷開。另外，當IGBT斷開時，漂移區(qū)34耗盡化，并且會在漂移區(qū)34內產生較高的電場。當不僅僅在IGBT區(qū)域17內而且在二極管區(qū)域18內也形成有溝槽電極24時，能夠使電場比較均勻地分布在IGBT區(qū)域17與二極管區(qū)域18的大致整個區(qū)域內。由此，能夠抑制電場局部性地集中在漂移區(qū)34內的情況。

接下來，對二極管動作進行說明。當上部電極層54的電位高于下部電極層70的電位時，二極管區(qū)域內的二極管中被施加正向電壓，而當下部電極層70的電位高于上部電極層54的電位時二極管中被施加反向電壓。

首先，對正向電壓施加時的動作進行說明。在被施加比較低的正向電壓的狀態(tài)下，如圖6的箭頭80所示，電子通過界面37而流動。更詳細而言，電子從下部電極層70起經由陰極區(qū)36、漂移區(qū)34、勢壘區(qū)32以及柱區(qū)38而向上部電極層54流動。即，電流向箭頭80的反方向流動。在該電流較小的期間內，勢壘區(qū)32的電位與上部電極層54的電位大致相同。因此，被施加在陽極區(qū)30與勢壘區(qū)32的界面的pn結31上的電壓較小，并且在該階段中pn結31未導通。當正向電壓變大時，箭頭80的電流變大，并且被施加在pn結31上的電壓變大。因此，當正向電壓大于預定值時，pn結31導通，并且電流如圖6的箭頭81、82所示那樣流動。在箭頭81所示的路徑中，電流從上部電極層54起經由接觸插頭52、陽極區(qū)30、勢壘區(qū)32、漂移區(qū)34以及陰極區(qū)36而向下部電極層70流動。在箭頭82所示的路徑中，電流從接觸孔60內的上部電極層54起經由陽極區(qū)30、勢壘區(qū)32、漂移區(qū)34以及陰極區(qū)36而向下部電極層70流動。在pn結31導通的狀態(tài)下，空穴從陽極區(qū)30流入漂移區(qū)34。

如上文所說明的那樣，由于在正向電壓施加時的動作中，在正向電壓較低的階段中電子經由界面37流動，因此電壓難以被施加在pn結31上。因此，使pn結31導通的時刻會延遲，從而抑制了空穴從陽極區(qū)30流入漂移區(qū)34的情況。

接下來，對反向電壓施加時的動作進行說明。當將施加電壓從正向電壓切換到反向電壓時，在正向電壓施加時存在于漂移區(qū)34內的空穴經由勢壘區(qū)32與陽極區(qū)30而被排出到上部電極層54上。因此，反向電流(所謂的反向恢復電流)會瞬間流過二極管。然而，在該二極管中，由于如上述那樣抑制了在正向電壓施加時空穴向漂移區(qū)34的流入，因此在反向電壓施加時被排出到上部電極層54上的空穴較少。因此，反向恢復電流被抑制。因此，在該半導體裝置中，二極管在反向恢復動作時的損失較少。此外，雖然在反向電壓被恒定地施加的狀態(tài)下，在pn結31上被施加電壓，但是因pn結31的勢壘而使pn結31上幾乎沒有電流流過。此外，在該狀態(tài)下，在柱區(qū)38與上部電極層54的界面37上也被施加電壓。此處，由于在界面37上存在有相對于從柱區(qū)38起朝向上部電極層54的方向流動的電流而較高的勢壘(肖特基勢壘)，因此界面37上也幾乎沒有電流流過。如此，在該半導體裝置中，在反向電壓被恒定地施加的狀態(tài)下漏電流難以流過二極管。

當使IGBT與二極管動作時，半導體裝置10重復進行升溫與降溫。因此，在半導體裝置10內反復生成熱應力。此處，保護絕緣膜56的端部56a相當于上部電極層54被保護絕緣膜56覆蓋的區(qū)域與未被覆蓋的區(qū)域之間的界面。因此，在端部56a的正下方的部分的上部電極層54上應力分布容易局部性地被打亂，溫度變化時在該部分會容易產生較高的熱應力。尤其是在端部56a處，由于線膨脹系數不同的保護絕緣膜56、上部電極層54、表面電極層58彼此相接，因此容易產生更高的熱應力。即，端部56a的正下方的部分的上部電極層54與其他部分的上部電極層54相比容易產生較高的熱應力。當該部分的上部電極層54的上表面上形成有較深的凹部時，在該部分會產生更高的熱應力，因此有時在上部電極層54上產生裂紋。然而，在本實施例的半導體裝置10中，由于接觸孔62通過接觸插頭52而被填埋，因此接觸孔62的上部的上部電極層54的上表面成為大致平坦。該部分的上部電極層54的上表面不會形成如凹部54a那樣的較深的凹部。因此，抑制了在端部56a的正下方的上部電極層54上產生極高的熱應力的情況，并且抑制了在該部分的上部電極層54上產生裂紋的情況。

此外，接觸孔60的上部的上部電極層54的上表面形成有較深的凹部54a。然而，由于凹部54a上不存在保護絕緣膜56的端部56a，因此凹部54a附近的上部電極層54上也不會產生較高的熱應力。因此，抑制了在凹部54a附近的上部電極層54上產生裂紋的情況。

接下來，對半導體裝置10的制造方法進行說明。半導體裝置10整體上由具有與漂移區(qū)34相同的n型雜質濃度的n型的硅基板(即，加工前的硅基板12)而制成。

首先，如圖10所示，通過離子注入等而形成陽極區(qū)30、勢壘區(qū)32、柱區(qū)38以及外周n型區(qū)42。此外，雖然未圖示，但此處在IGBT區(qū)域17內也形成發(fā)射區(qū)44。而且還形成溝槽20、溝槽絕緣膜22以及溝槽電極24。這些可以通過現有公知的方法形成，并且這些結構可以按照任意順序形成。

接下，如圖11所示，在硅基板12的上表面12a上形成層間絕緣膜50。另外，雖然未圖示，但層間絕緣膜50以不僅覆蓋硅基板12的上表面12a而且還覆蓋溝槽電極24的上表面的方式而形成。接下來，如圖12所示，通過對層間絕緣膜50局部性地進行蝕刻，從而在層間絕緣膜50上形成接觸孔60與接觸孔62。此處，以在接觸孔62的底面上露出有陽極區(qū)30并且不露出柱區(qū)38的方式而形成接觸孔62。此外，以在接觸孔60的底面上露出有柱區(qū)38與陽極區(qū)30的方式而形成接觸孔60。這些接觸孔以接觸孔62a的寬度窄于接觸孔60a的寬度的方式而形成。此外，在各個溝槽間范圍內，使最接近元件外部區(qū)域16側的接觸孔62a與最接近元件外部區(qū)域16側的接觸孔60a相比而被配置在接近元件外部區(qū)域16的位置處。

接下來，通過陰極真空噴鍍而在基板的上表面整體上較薄地形成勢壘金屬52a。即，使構成勢壘金屬52a的Ti層與TiN層依次在基板的上表面上生長。由于勢壘金屬52a的厚度較薄，因此寬度較窄的接觸孔62的內表面上也會適當地生長勢壘金屬52a。勢壘金屬52a與陽極區(qū)30以低電阻的方式而接觸(即，歐姆接觸)。

之后，如圖13、14所示，通過CVD而使填充金屬層52b堆積在勢壘金屬52a(在圖13、14中省略圖示)上。此處，以膜厚與接觸孔62的寬度的1/2相比而較厚并且與接觸孔60的寬度的1/2相比而較薄的方式使填充金屬層52b進行堆積。填充金屬層52b在接觸孔60的內表面、接觸孔62的內表面以及層間絕緣膜50的上表面上生長。

在接觸孔62內，填充金屬層52b在接觸孔62的底面與兩個側面上生長。由于填充金屬層52b以與接觸孔62的寬度的1/2相比而較厚的方式生長，因此在接觸孔62的兩個側面上生長的填充金屬層52b在接觸孔62的中央部處連接。因此，填充金屬層52b在接觸孔62內以無間隙的方式而生長。因此，接觸孔62的底面上的填充金屬層52b的厚度T2與層間絕緣膜50的上部的填充金屬層52b的厚度T1相比而較厚。根據CVD，能夠在寬度較窄的接觸孔62內使填充金屬層52b緊密地生長。因此，抑制了接觸孔62內的空隙的形成。

另一方面，填充金屬層52b在接觸孔60內且在接觸孔60的底面與兩個側面上生長。由于填充金屬層52b以與接觸孔60的寬度的1/2相比而較薄的方式生長，因此在接觸孔60的兩個側面上生長的填充金屬層52b不會相互連接。因此，填充金屬層52b在接觸孔60內沿著接觸孔60的內表面以均勻的厚度而生長。因此，接觸孔60的底面上的填充金屬層52b的厚度T3與層間絕緣膜50的上部的填充金屬層52b的厚度T1大致相同。因此，接觸孔60的底面上的填充金屬層52b的厚度T3與接觸孔62的底面上的填充金屬層52b的厚度T2相比而較薄。

另外，在形成填充金屬層52b時，通過勢壘金屬52a可防止構成填充金屬層52b的金屬元素(即，鎢)向硅基板12擴散的情況。由此，可防止在硅基板12的接觸部上形成缺陷等的情況。

接下來，如圖15所示，對填充金屬層52b進行蝕刻。此處，對層間絕緣膜50的上部的填充金屬層52b進行去除，并且使填充金屬層52b殘留在接觸孔62內。更詳細而言，以殘留在接觸孔62內的填充金屬層52b的上表面與層間絕緣膜50的上表面大致一致的方式實施蝕刻。此外，接觸孔60內的填充金屬層52b也被蝕刻。如上所述，接觸孔60內的填充金屬層52b的厚度與層間絕緣膜50的上部的填充金屬層52b的厚度大致相等。因此，接觸孔60內的填充金屬層52b也被去除。勢壘金屬52a在接觸孔60內的填充金屬層52b被去除的區(qū)域露出。接下來，通過蝕刻而對露出的范圍的勢壘金屬52a進行去除。由此，在接觸孔60的底面上會露出硅基板12。此外，層間絕緣膜50的上表面也會露出。殘留在接觸孔62內的填充金屬層52b與勢壘金屬52a為接觸插頭52。

接下來，如圖16所示，通過陰極真空噴鍍而使上部電極層54在基板的上表面上生長。即，使上部電極層54在層間絕緣膜50的上表面、接觸插頭52的上表面以及接觸孔60的內表面上生長。另外，當上部電極層54(即，AlSi)的厚度較薄時，上部電極層54的Al與硅基板12的Si在上部電極層54與硅基板12的界面處相互擴散。當在后續(xù)工序以及半導體裝置10的使用時產生熱量時，該相互擴散將進展而產生在硅基板12中Al呈楔子狀延伸的現象(一般被稱為Al尖峰(Al spike))，從而使半導體裝置10的特性惡化。當上部電極層54的厚度較厚時，上述的相互擴散被抑制，從而能夠防止Al尖峰。此處，以不產生Al尖峰的程度而使上部電極層54較厚地生長。此處，使上部電極層54以遠遠厚于勢壘金屬52a的方式生長。由于接觸孔60的寬度較寬，因此即使使上部電極層54在接觸孔60內較厚地生長，也不會在接觸孔60內形成空隙。在接觸孔60內能夠形成較厚的上部電極層54。在接觸孔60內的上部電極層54與柱區(qū)38的界面37上形成了較高的勢壘。即，上部電極層54與柱區(qū)38肖特基接觸。此外，接觸孔60內的上部電極層54也與陽極區(qū)30接觸。上部電極層54與p型的陽極區(qū)30歐姆接觸。此外，由于接觸孔60的寬度較寬，因此在上部電極層54的上表面上沿著接觸孔60而形成有凹部54a。

接下來，如圖17所示，通過對上部電極層54選擇性地進行蝕刻，從而將上部電極層54上的不需要的部分(例如，元件外部區(qū)域16內的上部電極層54)去除。

接下來，如圖18所示，形成保護絕緣膜56。更詳細而言，在基板的整個表面上形成保護絕緣膜56，之后，通過蝕刻而將元件區(qū)域14的中央部的保護絕緣膜56去除。使保護絕緣膜56殘留在元件區(qū)域14的外周部(與元件外部區(qū)域16較近的部分)上。由此，可獲得如圖18所示那樣的元件外部區(qū)域16的上表面與其附近的上部電極層54被保護絕緣膜56覆蓋的結構。此處，保護絕緣膜56在y方向上延伸的端部56a以穿過最接近元件外部區(qū)域16的位置的接觸孔62a的上部的方式而配置。

接下來，如圖19所示而形成表面電極層58。更詳細而言，在基板的整個表面上形成表面電極層58，之后，通過蝕刻而對表面電極層58上的不需要的部分(例如，元件外部區(qū)域16內的表面電極層58)進行去除。但是，以使所殘留的表面電極層58覆蓋保護絕緣膜56的端部56a的方式進行設置。在將保護絕緣膜56上的表面電極層58全部去除時，有可能會存在使保護絕緣膜56的端部56a附近處上部電極層54上的表面電極層58的厚度變薄的情況。對此，如本實施例那樣，通過使表面電極層58以表面電極層58的一部分覆蓋在保護絕緣膜56上的方式而殘留，從而能夠利用大致均勻的厚度的表面電極層58來覆蓋上部電極層54的整個區(qū)域。

通過以上的工序，使上表面12a側的加工工序結束。之后，通過實施下表面12b側的加工工序(即，陰極區(qū)36的形成、集電區(qū)46的形成以及下部電極層70的形成)，從而完成半導體裝置10。

如上文所說明的那樣，在本實施例中，在需要使上部電極層54與硅基板12以低電阻的方式進行連接的部分上形成寬度較窄的接觸孔62。而且，利用接觸插頭來填埋接觸孔62。由于勢壘金屬52a的厚度較薄，因此勢壘金屬52a能夠適當地形成在寬度較窄的接觸孔62內。此外，由于填充金屬層52b通過CVD而被堆積，因此能夠適當地形成在寬度較窄的接觸孔62內。因此，能夠利用接觸插頭52適當地填埋接觸孔62。因此，能夠使接觸孔62的上部的上部電極層54的上表面平坦化。如此，通過在接觸孔62的上部(即，平坦的上部電極層54上)配置保護絕緣膜56的端部56a，從而能夠緩和端部56a的正下方的上部電極層54的熱應力。由此，抑制了端部56a的正下方的上部電極層54上的裂紋。

此外，在本實施例中，在需要使上部電極層54與柱區(qū)38肖特基接觸的部分上形成寬度較寬的接觸孔60，并且在該接觸孔60內較厚地形成上部電極層54。通過采用寬度較寬的接觸孔60，從而即使在接觸孔60內較厚地形成上部電極層54，也能夠抑制在接觸孔60內(即，上部電極層54的內部)形成空隙的情況。而且，通過以此方式較厚地形成上部電極層54，從而能夠防止Al尖峰。此外，當以此方式形成上部電極層54時，沿著接觸孔60而在上部電極層54的上表面上形成有凹部54a。然而，由于在凹部54a上不存在保護絕緣膜56的端部56a，因此抑制了在凹部54a附近的上部電極層54上產生較高的熱應力的情況。由此，抑制了凹部54a附近的上部電極層54上的裂紋。

此外，在該制造方法中，在使填充金屬層52b堆積時，以與接觸孔62的寬度的1/2相比而較厚且與接觸孔60的寬度的1/2相比而較薄的膜厚而使填充金屬層52b堆積。因此，之后，僅對填充金屬層52b進行蝕刻，就能夠使填充金屬層52b殘留在接觸孔62內，并且能夠將填充金屬層52b從接觸孔60的內部去除。由此能夠在不實施填充金屬層52b的遮掩等的條件下，使填充金屬層52b殘留在接觸孔62內，并將填充金屬層52b從接觸孔60的內部去除。因此，根據該方法，能夠有效地制造出半導體裝置10。

另外，雖然在上述的實施例中，從接觸孔60內完全地去除了填充金屬層52b與勢壘金屬52a，但是也可以使填充金屬層52b與勢壘金屬52a部分性地殘留在接觸孔60內。即，只要在接觸孔60內上部電極層54能夠與柱區(qū)38相接，則也可以使填充金屬層52b與勢壘金屬52a殘留在接觸孔60內。

另外，在上述的實施例中，歐姆接觸是指，電流從半導體朝向金屬的流向的勢壘與該反向的勢壘大致相同。此外，肖特基接觸是指，電流從半導體朝向金屬的流向的勢壘大于其反向的勢壘。半導體與金屬歐姆接觸還是肖特基接觸由金屬的功函數與半導體中的雜質濃度等而確定。通過對相對于半導體的金屬的功函數適當地進行設定，從而能夠選擇性地形成歐姆接觸與肖特基接觸。此外，通過將半導體的雜質濃度設為高濃度，從而能夠使被形成在金屬與半導體的界面上的耗盡層(勢壘部)設為較薄。當以這種方式將耗盡層設為較薄時，載流子對耗盡層進行隧道貫穿而流動。在該情況下，無論金屬的功函數如何均可獲得歐姆接觸。

此外，在上述的實施例中，與柱區(qū)38肖特基接觸的上部電極層54由AlSi構成。然而，上部電極層54還可以由具有4.25～5.05eV的范圍內的功函數的另外的金屬(例如，Ni等)構成。

此外，在上述的實施例中，與硅基板12相接的部分的勢壘金屬52a由Ti構成。然而，該部分的勢壘金屬52a還可以由能夠與陽極區(qū)30歐姆接觸的另外的金屬(例如，Co等)構成。與陽極區(qū)30歐姆接觸的金屬優(yōu)選為功函數小于4.25eV，更優(yōu)選為小于4.05eV。此外，即使在該金屬的功函數高于4.25eV的情況下，也能夠通過將陽極區(qū)30的接觸部的p型雜質濃度設為較高，從而能夠獲得由隧道貫穿而實現的歐姆接觸。

此外，在上述的實施例中，填充金屬層52b由W構成。然而，填充金屬層52b還可以由通過CVD而能夠堆積的另外的金屬(例如，銅等)構成。

此外，在上述的實施例中，IGBT區(qū)域17與二極管區(qū)域18被區(qū)分開。然而，也可以采用IGBT與二極管混在一起的結構。例如，可以在整個溝槽間范圍內形成有發(fā)射區(qū)44。即使是這樣的結構，陽極區(qū)30、勢壘區(qū)32、柱區(qū)38、漂移區(qū)34以及陰極區(qū)36也能夠與實施例同樣地作為二極管而動作。

此外，在上述的實施例中，漂移區(qū)34與勢壘區(qū)32直接相接。然而，也可以如圖20所示那樣在漂移區(qū)34與勢壘區(qū)32之間配置有p型區(qū)39。在該結構中，只要p型區(qū)39的p型雜質濃度較低，則二極管以及IGBT也能夠與上述的實施例同樣地進行動作。

此外，雖然上述的實施例的半導體裝置10具有二極管與IGBT，但是也可以具有二極管與MOSFET(Metallic Oxide Semiconductor Field Effect Transistor：金屬氧化物半導體場效應晶體管)。通過將上述的實施例的集電區(qū)46替換為n型區(qū)，從而能夠構成MOSFET。

此外，雖然上述的實施例的半導體裝置10具備了表面電極層58，但也可以不具備表面電極層58。即使是這樣的結構，也能夠在保護絕緣膜56的端部56a的下方的上部電極層54上產生較高的應力。因此，通過將端部56a配置在接觸孔62的上部，從而能夠抑制端部56a的下方的上部電極層54上的裂紋。

此外，在上述的實施例中，在全部的溝槽間區(qū)域中形成了接觸孔60a、62a、陽極區(qū)30、勢壘區(qū)32以及柱區(qū)38。即，在上述的實施例中，全部的溝槽間區(qū)域相當于權利要求書中的特定溝槽間區(qū)域。然而，也可以存在未形成有這些結構中的至少一部分的溝槽間區(qū)域。即，溝槽間區(qū)域的一部分可以不是特定溝槽間區(qū)域。

對上述的實施例中的構成要素與權利要求書中的構成要素之間的關系進行說明。實施例中的接觸孔60a為權利要求書中的第一接觸孔的一個示例。實施例中的接觸孔62a為權利要求書中的第二接觸孔的一個示例。實施例中的勢壘金屬52a為權利要求書中的第一金屬層的一個示例。實施例中的填充金屬層52b為權利要求書中的第二金屬層的一個示例。

以下對上文所說明的實施例的優(yōu)選的結構進行列舉。另外，以下所列舉的結構均為獨立且有用的結構。

在本說明書所公開的一個示例的結構中，半導體裝置具有表面電極層，所述表面電極層對未被保護絕緣膜覆蓋的范圍的上部電極層的上表面與保護絕緣膜的一部分進行覆蓋，并且所述半導體裝置由與上部電極層不同的金屬構成。

以保護上部電極層為目的、以及使與上部電極層的連接性(例如，焊錫潤濕性等)提升為目的而形成表面電極層。在該結構中，上部電極層、保護絕緣膜、表面電極層的三層在保護絕緣膜的端部處彼此相接。當如此使三個不同種類材料在保護絕緣膜的端部處彼此相接時，會因這三層的線膨脹系數之差而使保護絕緣膜的端部附近容易產生更高的應力。即，在這樣的結構中，更需要緩和保護絕緣膜的端部的下方的上部電極層上所產生的應力。因此，通過將保護絕緣膜的端部配置在上表面平坦的上部電極層上，從而能夠恰當地緩和應力。

在本說明書所公開的一個示例的結構中，第一接觸孔內的上部電極層與陽極區(qū)相接。

根據這樣的結構，當二極管導通時上部電極層與陽極電極之間的接觸部也能夠成為電流路徑。因此，能夠抑制在二極管中產生的損失。

作為本說明書所公開的一個示例的結構中，形成第二金屬層的工序具有第一工序與第二工序。在第一工序中，在層間絕緣膜的上表面、第一接觸孔的內表面以及第二接觸孔的內表面上，使膜厚與第二接觸孔的寬度的1/2相比而較厚并且與第一接觸孔的寬度的1/2相比而較薄的第二金屬層進行堆積。在第二工序中，在層間絕緣膜的上表面露出、第一接觸孔的底面露出、且第二接觸孔的底面被覆蓋的狀態(tài)下，以使第一金屬層與第二金屬層殘留的方式對第一金屬層與第二金屬層進行蝕刻。

在該結構中，由于第二金屬層的膜厚與第二接觸孔的寬度的1/2相比而較厚，因此在第二接觸孔的兩個側面上堆積的第二金屬層在第二接觸孔的大致中央部處被連接。因此，第二接觸孔被第二金屬層填埋。其結果為，覆蓋第二接觸孔的金屬層(第一金屬層與第二金屬層)的厚度(即，第二接觸孔的底面與第二金屬層的上表面之間的距離)與層間絕緣膜上的金屬層的厚度相比而較厚。另一方面，由于第二金屬層的厚度與第一接觸孔的寬度的1/2相比而較薄，因此第二金屬層以大致均勻的厚度堆積在第一接觸孔內。其結果為，第一接觸孔內的金屬層的厚度與層間絕緣膜上的金屬層的厚度大致相同。即，覆蓋第二接觸孔的金屬層的厚度與覆蓋第一接觸孔的金屬層的厚度相比而較厚。因此，在之后的蝕刻工序中，使第一接觸孔的底面露出，另一方面，能夠在覆蓋第二接觸孔的底面的狀態(tài)下使第一金屬層與第二金屬層殘留。根據該方法，能夠容易地使第一金屬層與第二金屬層殘留在第二接觸孔內并且能夠使第一接觸孔的底面露出。另外，無需使第一接觸孔的底面整體露出，只要露出至少一部分(柱區(qū)的表面)即可。

以上，雖然對本發(fā)明的具體示例進行了詳細說明，但這些僅為示例，并不對權利要求書進行限定。在權利要求書所記載的技術中包括對上文所例示的具體例進行了各種變形、變更的技術。

在本說明書或附圖中所說明的技術要素通過單獨或各種組合的形式來發(fā)揮技術上的有用性，其并不被限定于申請時權利要求書中所記載的組合。此外，在本說明書或附圖中所例示的技術為同時達成多個目的的技術，并且達成其中一個目的本身也具有技術上的有用性。

符號說明

10：半導體裝置；12：硅基板；14：元件區(qū)域；16：元件外部區(qū)域；17：IGBT區(qū)域；18：二極管區(qū)域；20：溝槽；22：溝槽絕緣膜；24：溝槽電極；30：陽極區(qū)；31：pn結；32：勢壘區(qū)；34：漂移區(qū)；36：陰極區(qū)；37：界面；38：柱區(qū)；44：發(fā)射區(qū)；46：集電區(qū)；50：層間絕緣膜；52：接觸插頭；52a：勢壘金屬；52b：填充金屬層；54：上部電極層；54a：凹部；56：保護絕緣膜；56a：端部；58：表面電極層；60：接觸孔；62：接觸孔；70：下部電極層。