本申請涉及半導體器件，尤其涉及具有高額定電壓的高電子遷移率場效應晶體管。

背景技術(shù)：

半導體晶體管，尤其是場效應控制的開關(guān)器件，諸如MISFET(金屬絕緣體半導體場效應晶體管：Metal Insulator Semiconductor Field Effect Transistor)，下文中也被稱為MOSFET(金屬氧化物半導體場效應晶體管：Metal Oxide Semiconductor Field Effect Transistor)和也被稱為異質(zhì)結(jié)構(gòu)FET(HFET)的HEMT(高電子遷移率場效應晶體管：high-electron-mobility Field Effect Transistor)以及調(diào)制摻雜FET(MODFET)被使用于各種應用中。HEMT是具有兩種材料之間的結(jié)的晶體管，所述兩種材料諸如GaN和AlGaN具有不同帶隙。

HEMT通常由諸如GaN、GaAs、InGaN、AlGaN等等的III-V族半導體材料形成。在基于GaN/AlGaN的HEMT中，二維電子氣(2DEG)在AlGaN阻擋層與GaN緩沖層之間的邊界處產(chǎn)生。所述2DEG形成器件的溝道而非形成傳統(tǒng)MOSFET器件中的溝道的摻雜區(qū)。可使用類似原理來選擇形成作為器件的溝道的二維空穴氣(2DHG)的緩沖和阻擋層。2DEG或2DHG通常被稱為二維載流子氣。無需進一步措施，異質(zhì)結(jié)結(jié)構(gòu)會導致自導電的，即常開的晶體管。在沒有正柵極電壓的情況下，必須采取措施以防止HEMT的溝道區(qū)處于導電狀態(tài)。

一種用于形成用于HEMT的III-V族半導體材料的技術(shù)涉及將硅晶片作為用于III-V族半導體材料的外延生長的基襯底。優(yōu)選硅晶片作為基襯底至少在某種程度上是因為硅的豐富性和可用性。然而，III-V族半導體材料(例如GaN)在硅上的直接外延生長是不可能的。鑒于此，硅晶片的表面被涂覆有利于III-V族半導體材料的外延生長的成核層(例如AlN層)。另外，硅與GaN之間的晶格失配可導致兩種材料之間的應變。這種應變會在GaN材料中產(chǎn)生缺陷并且有害地影響器件性能。鑒于此，可在成核層上設(shè)置晶格過渡層。晶格過渡層是由AlGaN構(gòu)成的層，例如具有逐漸減少的鋁含量的層。另一種技術(shù)涉及例如GaN和AlN層的周期性的重復。用任意一種或這兩種配置，即可在晶格過渡層的頂部上生長無應力且無缺陷的純GaN緩沖層。

HEMT被視為功率晶體管應用的有吸引力的候選者。功率晶體管是能夠切換與大功率應用相關(guān)聯(lián)的大幅度電壓和/或電流的器件。然而，相比于其他器件技術(shù)，與HEMT器件相關(guān)的一些缺點包括較高漏電流以及降低的電壓阻斷能力。GaN材料尤其易受帶-帶遂穿機制的影響，導致在足夠大的電勢下的器件的漏電流。另外，在上述的包括硅晶片和成核層的結(jié)構(gòu)中，由于極化效應，在硅晶片與成核層之間的界面處會產(chǎn)生電子反型層。在足夠大的電勢下，電子通過熱電子機制可從該反型層遂穿通過勢能壘或克服勢能壘。也有可能是兩種效應的組合。

一種用于提高III-V族HEMT器件的電壓阻斷能力的公知技術(shù)是增加緩沖層的厚度。例如，可使用厚度為5μm的或更厚的緩沖層來提供基于GaN的具有400V額定電壓的HEMT器件。然而，由于外延工藝難以控制，因此形成具有該厚度的GaN層(例如通過外延生長)很昂貴。因此，有改善的必要。

技術(shù)實現(xiàn)要素：

公開了一種具有主表面和與主表面相反的后表面的化合物半導體器件結(jié)構(gòu)。根據(jù)一個實施例，化合物半導體器件結(jié)構(gòu)包括硅襯底，所述硅襯底包括第一和第二襯底層。第一襯底層延伸至后表面。第二襯底層延伸至硅襯底的與后表面相反的第一側(cè)，使得第一襯底層通過第二襯底層與第一側(cè)完全分隔開。化合物半導體器件結(jié)構(gòu)還包括形成在硅襯底的第一側(cè)上并且包括氮化物層的成核區(qū)，以及形成在成核區(qū)上并且包括類型III-V族半導體氮化物的晶格過渡層。晶格過渡層被配置成用于減輕由于化合物半導體器件結(jié)構(gòu)中的硅襯底與其他層之間的晶格失配而在硅襯底中產(chǎn)生的應力。第二襯底層被配置成用于抑制硅襯底中的在硅襯底與成核區(qū)之間的邊界處產(chǎn)生的反型層。

公開了一種在具有主表面和與主表面相反的后表面的化合物半導體器件結(jié)構(gòu)中形成的半導體器件。根據(jù)一個實施例，半導體器件包括具有第一和第二襯底層的硅襯底。第一襯底層延伸至后表面。第二襯底層延伸至硅襯底的與后表面相反的第一側(cè)，使得第一襯底層通過第二襯底層與第一側(cè)完全分隔開。半導體器件還包括形成在硅襯底的第一側(cè)上并且包括氮化物層的成核區(qū)，以及形成在成核區(qū)上并且包括類型III-V族半導體氮化物的晶格過渡層。半導體器件還包括在晶格過渡層上形成的類型III-V族半導體氮化物區(qū)。所述類型III-V族半導體氮化物區(qū)包括高電子遷移率半導體器件。晶格過渡層被配置成用于減輕由于化合物半導體器件結(jié)構(gòu)中的硅襯底與其他層之間的晶格失配而在硅襯底中所產(chǎn)生的應力。第二襯底層被配置成用于抑制硅襯底中的在硅襯底與成核區(qū)之間的邊界處產(chǎn)生的反型層。

公開了一種在具有主表面和與主表面相反的后表面的化合物半導體器件結(jié)構(gòu)中形成半導體器件的方法。根據(jù)一個實施例，所述方法包括形成包括第一和第二襯底層的硅襯底。第一襯底層延伸至后表面。第二襯底層延伸至硅襯底的與后表面相反的第一側(cè)，使得第一襯底層通過第二襯底層與第一側(cè)完全分隔開。所述方法還包括在硅襯底的第一側(cè)上形成包括氮化物層的成核區(qū)，以及在成核區(qū)上形成晶格過渡層。晶格過渡層被配置成用于減輕由于化合物半導體器件結(jié)構(gòu)中的硅襯底與其他層之間的晶格失配而在硅襯底中產(chǎn)生的應力。所述方法還包括在晶格過渡層上外延生長類型III-V族半導體氮化物區(qū)。

在閱讀以下詳細描述并查看附圖時，本領(lǐng)域的技術(shù)人員將會認識到附加的特征和優(yōu)點。

附圖說明

附圖的元件不一定相對彼此按比例繪制。相似的附圖標記表示相應的相似部分。圖示出的各種實施例的特征可結(jié)合起來，除非它們彼此排斥。各實施例在圖中被示出并且在接下來的描述中被具體化。

圖1示出根據(jù)一個實施例的化合物半導體器件結(jié)構(gòu)。

圖2包括圖2A和圖2B，示出根據(jù)一個實施例的兩種不同化合物半導體器件結(jié)構(gòu)的擊穿電壓對比。

圖3示出根據(jù)另一個實施例的化合物半導體器件結(jié)構(gòu)。

圖4示出根據(jù)另一個實施例的化合物半導體器件結(jié)構(gòu)。

圖5示出根據(jù)一個實施例的在化合物半導體器件結(jié)構(gòu)中形成的半導體器件。

具體實施方式

本文公開的實施例包括具有減輕電子發(fā)射和隧穿機制以增加半導體材料的垂直擊穿強度的特征的化合物半導體器件結(jié)構(gòu)?；衔锇雽w器件結(jié)構(gòu)的一個有利特征是設(shè)置在化合物半導體器件的硅襯底部分中的高度摻雜層。此高度摻雜層可以是p-型層。硅襯底的剩余部分可以是n-型，或替代地例如可以是相比于該高度摻雜層具有更低摻雜濃度的p-型。高度摻雜層劃定硅襯底與成核區(qū)之間的界面并且耗盡界面區(qū)的電子。因此，在此界面處形成的反型層喪失電子，注入成核區(qū)的電子源基本上被廢除或至少被抑制?；衔锇雽w器件結(jié)構(gòu)的另一有利特征是成核區(qū)的組成。根據(jù)一個實施例，成核區(qū)是化合物半導體層，具有插入在兩個氮化物(例如AlN)層之間的摻雜類型III-V族半導體氮化物(例如AlGaN)層。所述摻雜類型III-V族半導體氮化物層抬高了對存在于成核區(qū)中的載流子的能壘，因此在整個成核區(qū)減輕了隧穿效應?；谝韵旅枋?，化合物半導體器件結(jié)構(gòu)的另外有利之處對本領(lǐng)域普通技術(shù)人員將變得顯而易見。

參考圖1，示出了根據(jù)一個實施例的化合物半導體器件結(jié)構(gòu)100?；衔锇雽w器件結(jié)構(gòu)100具有主表面102以及與主表面102相反的后表面104。主表面102和后表面104是橫向表面，并且化合物半導體器件結(jié)構(gòu)100還包括在主表面102與后表面104之間延伸的垂直邊側(cè)。

化合物半導體器件結(jié)構(gòu)100包括襯底106。襯底106可由適合于制造半導體器件的任何半導體材料形成，尤其是由適合于類型III-V族半導體氮化物在其上外延生長的任何材料形成。襯底106的示例性材料包括硅(Si)，諸如碳化硅(SiC)或硅鍺(SiGe)的IV族化合物半導體材料。根據(jù)一個實施例，襯底106由硅(Si)形成。

襯底106包括第一和第二襯底層108、110。根據(jù)一個實施例，第一襯底層108可具有第一導電類型(例如n-型)，以及第二襯底層110可具有第二導電類型(例如p-型)。就是說，第一與第二襯底層108、110彼此相反摻雜。替代性地，第一和第二襯底層108、110二者都可具有第二導電類型，同時與第二襯底層110相比，第一襯底層108具有較低的摻雜濃度。例如，第一襯底層108可以是“P-型”層，而第二襯底層110可以是“P++-型”層。摻雜濃度是指所指的半導體區(qū)的多數(shù)載流子濃度。例如，第一襯底層108可包括一定量的n-型摻雜劑，盡管如此，如果所有n-型摻雜劑被完全補償，那么第一襯底層108也可以是“P-型”層。

第一襯底層108延伸至化合物半導體器件的后表面104。就是說，第一襯底層108以化合物半導體器件結(jié)構(gòu)100的最下層半導體表面為界。第二襯底層110延伸至硅襯底106的與后表面104相反的第一側(cè)112。另外，第一襯底層108可通過第二襯底層110與第一側(cè)112完全分隔開。就是說，第二襯底層110完全劃出襯底106的第一側(cè)112的界線，使得襯底106中沒有任何第一導電類型半導體材料接觸襯底106的第一側(cè)112。

可選地，襯底106可包括第一或第二導電類型的附加襯底層。另外，襯底106中任意層的摻雜分布曲線可以是非線性的?？傮w上，具有以下?lián)诫s分布曲線的任意數(shù)量的層都是可行的：能夠在硅襯底106的第一側(cè)112處或靠近第一側(cè)112處抑制電子累積的層。

根據(jù)一個實施例，襯底106通過提供具有第一導電類型的塊狀硅襯底形成。所述塊狀硅襯底可具有第一或第二導電類型的固有摻雜。替代性地，可摻雜塊狀硅襯底(例如通過注入或擴散)以實現(xiàn)期望的摻雜類型和濃度。根據(jù)一個實施例，塊狀襯底的摻雜濃度在10¹⁴cm^-3與10¹⁹cm^-3之間。隨后，第二導電類型摻雜劑可注入或擴散至第一導電類型塊狀襯底的橫向表面，以便形成從塊狀襯底的橫向表面延伸至襯底106中的第二襯底層110。第二襯底層110可以以至少為10¹⁹cm^-3的摻雜濃度被高度摻雜(例如P++)。根據(jù)一個實施例，第二襯底層110具有至少10²⁰cm^-3的摻雜濃度。

第二襯底層110可外延地形成，而不是在塊狀襯底106中作為摻雜區(qū)形成第二襯底層110。例如，根據(jù)一個實施例，提供有第一或第二導電類型塊狀襯底，第二襯底層110在塊狀襯底上外延地生長以形成圖1中示出的多層襯底106。

化合物半導體器件結(jié)構(gòu)100還包括在硅襯底106的第一側(cè)112上形成的成核區(qū)114。該成核區(qū)114包括至少一個相對較薄(例如≤300nm)的氮化物層116，所述氮化物層116有利于類型III-V族半導體氮化物(例如GaN)在其上外延生長。就是說，成核區(qū)114包括能夠確保類型III-V族半導體氮化物材料的穩(wěn)健和無缺陷生長的材料。氮化物層116還是電絕緣層。根據(jù)一個實施例，氮化物層116是AlN(氮化鋁)層。

根據(jù)一個實施例，成核區(qū)114是具有不同組成的多個半導體層的化合物半導體層。例如，成核區(qū)114可包括兩個或兩個以上的氮化物層116。所述氮化物層116通過摻雜類型III-V族半導體氮化物層118彼此分隔開。根據(jù)一個實施例，成核區(qū)114包括形成在硅襯底106的第一側(cè)112上的第一氮化物層116。第一氮化物層116可由AlN形成。成核區(qū)114還包括形成在第一氮化物層116上的第一摻雜類型III-V族半導體氮化物層118。所述第一摻雜類型III-V族半導體氮化物層118可由AlGaN形成。成核區(qū)114還包括形成在第一摻雜類型III-V族半導體氮化物層118上的第二氮化物層116。第二氮化物層116可由AlN形成。第一和第二氮化物層116均可具有≤300nm的厚度。第一摻雜類型III-V族半導體氮化物層118可具有≤0.5μm的厚度。

化合物半導體器件結(jié)構(gòu)100還包括在成核區(qū)114上形成的晶格過渡層120。所述晶格過渡層120可由摻雜類型III-V族半導體氮化物材料形成。例如，晶格過渡層120可以是AlGaN層。晶格過渡層120被配置成用于減輕由于化合物半導體器件結(jié)構(gòu)100中的襯底106的硅材料與其他層之間的晶格失配(諸如與襯底106上形成的任意類型III-V族半導體氮化物之間的晶格失配)而在硅襯底106中產(chǎn)生的應力。晶格過渡層120逐漸分散由于材料之間的晶格失配而在襯底106與生長在襯底106上的類型III-V族半導體氮化物之間所產(chǎn)生的應力。因此，晶格過渡層120的頂部與成核區(qū)114的頂部相比，更適合基本上無應力且無缺陷的類型III-V族半導體氮化物在其上的形成。

根據(jù)一個實施例，晶格過渡層120的金屬含量(在AlGaN層的情況下即是鋁)隨著與成核區(qū)114的間隔距離增加而降低。根據(jù)另一個實施例，晶格過渡層120包括一系列的外延層，這些層中的每層相比于緊接下層具有減小的金屬含量。根據(jù)另一個實施例，晶格過渡層120包括周期性地插入于多個類型III-V族半導體層(例如GaN)之間的多個氮化物層(例如AlN)?？傮w上，對于晶格過渡層120，可使用任何能夠逐漸分散由于晶格失配而在襯底106中產(chǎn)生的應力的結(jié)構(gòu)。

化合物半導體器件結(jié)構(gòu)100還包括緩沖層122和阻擋層124。緩沖層122在晶格過渡層120上形成并且阻擋層124在緩沖層122上形成。緩沖層122與阻擋層124相比由具有不同帶隙的半導體材料形成。由于極化效應，沿緩沖層122與阻擋層124之間的界面產(chǎn)生了二維電荷載流子氣溝道126。

通常，諸如GaN的III-V族半導體材料被用于形成高電子遷移率半導體器件。通過GaN技術(shù)，極化電荷和應變效應的存在導致了二維電荷載流子氣的實現(xiàn)，所述二維電荷載流子氣是以非常高的載流子密度和非常高的載流子遷移率為特征的二維電子或空穴反型層。這種諸如2DEG(二維電子氣)或2DHG(二維空穴氣)的二維電荷載流子氣形成了器件的溝道區(qū)。例如1-2nm的薄的AlN層可設(shè)置在GaN緩沖層與合金阻擋層之間，以盡量減少合金散射和提高2DEG遷移率。如本領(lǐng)域公知的，可使用III-V族半導體材料的其他組合以形成2DEG或2DHG溝道區(qū)?？傮w上，可使用任何以下異質(zhì)結(jié)構(gòu)，其中，能帶不連續(xù)性負責器件概念。例如對于AlGaAs系統(tǒng)，沒有壓電效應，但涉及布置量子阱用于限制溝道區(qū)的限制概念是可行的。

根據(jù)一個實施例，緩沖層122包括GaN，阻擋層124包括AlGaN。緩沖層122可以是純的或基本上純的GaN的本征層。替代性地，緩沖層122可由具有非常低的Al含量(例如≤10％)的AlGaN的層形成。緩沖層122可附加地或作為替代地包括其他摻雜劑原子(例如碳或鐵)。這些摻雜技術(shù)通過減小帶-帶遂穿效應增加化合物半導體器件結(jié)構(gòu)100的擊穿強度。緩沖和阻擋層122、124兩者都可例如由外延生長技術(shù)形成。

圖2示出兩個半導體器件結(jié)構(gòu)的垂直擊穿特性曲線圖。在這些仿真中，半導體器件結(jié)構(gòu)的兩個相反的橫向表面被施加高壓，并且觀察材料的垂直傳導。對于在這些半導體器件結(jié)構(gòu)中的一個內(nèi)形成的晶體管，這些仿真指出器件中產(chǎn)生垂直泄漏路徑時的電壓。

曲線A代表除兩處不同以外，與圖1的化合物半導體器件結(jié)構(gòu)100基本類似的結(jié)構(gòu)的I/V曲線。第一處是曲線A繪制的結(jié)構(gòu)不包括硅襯底106中的第二襯底層110。就是說，襯底106直接接觸成核區(qū)114，在與成核區(qū)114的交界處沒有高度摻雜的第二導電類型層用于在此區(qū)域中抑制反型層。第二處是曲線A所繪制的結(jié)構(gòu)的成核區(qū)114不是化合物半導體層。就是說，成核區(qū)114包括僅一個單獨的氮化物層116而不包括摻雜類型III-V族半導體氮化物層118。曲線B代表圖1的化合物半導體器件結(jié)構(gòu)100的I/V曲線。因此，可觀察到第二襯底層110和成核區(qū)114的化合物方面對化合物半導體器件結(jié)構(gòu)100的整體垂直擊穿特性的作用。

如圖2中可看出的，曲線A描繪的結(jié)構(gòu)與曲線B描繪的化合物半導體器件結(jié)構(gòu)100相比更易遭受垂直擊穿。曲線A描繪的結(jié)構(gòu)在曲線B描繪的化合物半導體器件結(jié)構(gòu)100之前開始擊穿(即變得導電)。當緩沖和阻擋層122、124中的電場足夠大時，隧穿效應和失控效應導致GaN材料變得導電。成核區(qū)114中的帶-帶遂穿效應和熱電子發(fā)射使得載流子從成核區(qū)114進入化合物半導體器件結(jié)構(gòu)100的緩沖和阻擋層122、124。成核區(qū)114中摻雜類型III-V族半導體氮化物層118的存在引入了能夠減輕遂穿效應的能壘，因此使得初始傳導在較高值下發(fā)生。在甚至更高的電壓值下，開始發(fā)生從襯底106至成核區(qū)114的電子注入。這種注入可產(chǎn)生于電子發(fā)射或遂穿或其他陷阱相關(guān)機制。對于該注入效應，第二襯底層110的存在剝奪了成核區(qū)114的電子。圖中可示出這一點，因為曲線B中的電流與曲線A中的電流相比，在較低值處達到平穩(wěn)。事實上，曲線B中的擊穿電流比曲線A中的擊穿電流低幾個數(shù)量級。因此，化合物半導體器件結(jié)構(gòu)100的特性大幅度減小了在高電壓下的導通狀態(tài)的泄漏。

參考圖3，示出了根據(jù)另一個實施例的化合物半導體器件結(jié)構(gòu)100。除關(guān)于成核區(qū)114的結(jié)構(gòu)方面不同以外，化合物半導體器件結(jié)構(gòu)100與圖1的化合物半導體器件結(jié)構(gòu)100基本類似。更具體地說，成核區(qū)114包括附加的層。根據(jù)一個實施例，成核區(qū)114包括在第二氮化物層116上形成的第二摻雜類型III-V族半導體氮化物層118。所述第二摻雜類型III-V族半導體氮化物層118可由AlGaN形成。成核區(qū)114還包括在第二摻雜類型III-V族半導體氮化物層118上形成的第三氮化物層116。所述第三氮化物層116可由AlN形成。第二摻雜類型III-V族半導體氮化物層118和第三氮化物層116可分別與第一摻雜類型III-V族半導體氮化物層118和第一或第二氮化物層116具有同一組成和厚度?？裳由焓褂孟嗤乃枷雭砼渲镁哂腥齻€、四個、五個等等氮化物層116的成核區(qū)114，每個氮化物層通過摻雜類型III-V族半導體氮化物層118中的一層將彼此間隔開。

參考圖4，示出了根據(jù)另一個實施例的化合物半導體器件結(jié)構(gòu)100。除關(guān)于襯底106的配置方面不同之外，化合物半導體器件結(jié)構(gòu)100與圖1的化合物半導體器件結(jié)構(gòu)100基本類似。圖4的化合物半導體器件結(jié)構(gòu)100包括形成在襯底106中的埋置絕緣層127。所述埋置絕緣層127平行于主表面102和后表面104延伸。就是說，埋置絕緣層127跨越襯底106橫向延伸，并且可到達襯底106的垂直邊側(cè)。埋置絕緣層127與襯底106的第一側(cè)112間隔開。因此，埋置絕緣層127并不物理接觸成核區(qū)114。然而，埋置絕緣層127與成核區(qū)114間隔很近。根據(jù)一個實施例，埋置絕緣層127與襯底106的第一側(cè)112(成核區(qū)114設(shè)置在其上)之間的間隔距離是在數(shù)十納米，例如≤200nm。埋置絕緣層127的整體厚度也可在數(shù)十納米，例如≤200nm。埋置絕緣層127將另一能壘引入至硅襯底106，從而進一步減少從襯底106注入至成核區(qū)114的可用電子量。

埋置絕緣層127可以是氧化物層，諸如SiO₂。在此實施例中，襯底106可通過一系列的外延沉積和氧化物生長形成。例如，埋置絕緣層127可沉積在襯底106的表面上。隨后，第二導電類型硅的薄層可在埋置絕緣層127上外延生長以形成接觸成核區(qū)114的第二襯底層110。替代性地，埋置絕緣層127可通過高能注入步驟形成，所述高能注入步驟損壞襯底106中硅晶格的周期性以便形成無定形區(qū)。

參考圖5，示出了根據(jù)一個實施例的在化合物半導體器件結(jié)構(gòu)100中形成的半導體器件。所述化合物半導體器件結(jié)構(gòu)100可以與圖1的化合物半導體器件結(jié)構(gòu)100基本上類似或相同。半導體器件包括高電子遷移率半導體器件129，所述高電子遷移率半導體器件129在由緩沖層122和阻擋層124共同形成的類型III-V族半導體氮化物器件區(qū)中形成。

高電子遷移率半導體器件129是HEMT，其被配置成用于控制二維電荷載流子氣溝道126的響應于柵極偏置的傳導狀態(tài)。高電子遷移率半導體器件129包括導電柵極電極128，所述柵極電極128設(shè)置在二維電荷載流子氣溝道126上方并且被配置成能夠施加可耗盡二維電荷載流子氣溝道126中的載流子的電場，從而提供ON/OFF控制。高電子遷移率半導體器件129還包括導電源極電極和導電漏極電極130、132，其兩者都與二維電荷載流子氣溝道126歐姆接觸。高電子遷移率半導體器件129還包括設(shè)置在主表面102上的鈍化層134。所述鈍化層134可由多種電絕緣材料中的任意材料、例如Si0₂或SiN形成，其通常用于保護并且隔離半導體器件的半導電部分的。

圖5的高電子遷移率半導體器件129是可在化合物半導體器件結(jié)構(gòu)100中形成的多種潛在器件配置中的一種示例。這些器件可包括將器件的固有的“常開”配置改變成“常關(guān)”配置的特征。例如，摻雜區(qū)(例如p-型GaN)可插入于柵極電極128與二維電荷載流子氣溝道126之間，以在沒有柵極偏置的情況下耗盡二維電荷載流子氣溝道126，從而創(chuàng)建“常關(guān)”配置。替代性地，柵極可設(shè)置在阻擋層124的破壞二維電荷載流子氣溝道126的凹部中。另外，可設(shè)置任意數(shù)量的鈍化層134。源極電極和漏極電極130、132可在這些鈍化層134上形成，或可穿過鈍化層延伸至阻擋層124。圖5中示出的高電子遷移率半導體器件129被配置成橫向器件。就是說，導電溝道部分沿平行于主表面102的橫向方向延伸。替代性地，高電子遷移率半導體器件129可被配置成垂直或類垂直器件，使得至少部分導電溝道沿垂直于主表面102的垂直方向延伸。

本說明書中使用的術(shù)語“功率半導體器件”旨在于描述在單個芯片上的具有高電壓和/或高電流切換功能的半導體器件。換言之，功率半導體器件被用于通常在一安培或一安培以上的范圍內(nèi)的高電流和/或通常在100V以上、更通常地在400V以上的高電壓。

術(shù)語HEMT通常也被稱為HFET(異質(zhì)結(jié)構(gòu)場效應晶體管：heterostructure field effect transistor)、MODFET(調(diào)制摻雜FET：modulation-doped FET)和MESFET(金屬半導體場效應晶體管：metal semiconductor field effect transistor)。術(shù)語HEMT、HFET、MESFET和MODFET在本文中可互換使用以指代包含具有不同帶隙的兩種材料之間的結(jié)(即異質(zhì)結(jié))并將所述結(jié)作為溝道的任何基于III族氮化物的化合物半導體晶體管。例如，GaN可與AlGaN或InGaN結(jié)合以形成電子氣反型區(qū)作為溝道?；衔锇雽w器件可具有AllnN/AlN/GaN的阻擋/分隔/緩沖層結(jié)構(gòu)。通常，可使用允許由于壓電效應而形成相反極性反型區(qū)的諸如GaN的任何合適的III族氮化物技術(shù)來實現(xiàn)常關(guān)化合物半導體晶體管。

術(shù)語“歐姆接觸”或“電連接”或“電接觸”描述具有與歐姆定律相符的線性電流-電壓(I-V)特性的兩個導體之間的永久的、非整流的電接合。相比之下，術(shù)語“電耦合”表示在電耦合元件之間設(shè)置一個或一個以上中間元件，所述一個或一個以上中間元件被配置成能夠以某些具體方式來影響電信號。這些中間元件包括諸如晶體管的有源元件，以及諸如電感器、電容器、二極管、電阻器等等的無源元件。

本說明書中使用的術(shù)語“橫向的”旨在于描述與半導體襯底或本體的第一表面或主表面大致平行的取向。這例如可以是晶片或裸片的表面。

本說明書中使用的術(shù)語“垂直的”旨在于描述與第一表面大致垂直布置，即與半導體襯底或本體的第一表面的法線方向平行的取向。

在本說明書中，半導體本體的半導體襯底的第二表面被認作是由下表面或背側(cè)表面形成的，而第一表面被認作是由半導體襯底的上表面、前表面或主表面形成的。與這種取向相一致，因此本說明書中使用的術(shù)語“上方”和“下方”描述一個結(jié)構(gòu)特征相對于另一個結(jié)構(gòu)特征的相對位置。

在本說明書中，n-摻雜被稱為第一導電類型，而p-摻雜被稱為第二導電類型。替代性地，半導體器件可由與之相反的摻雜關(guān)系形成，使得第一導電類型可以是p-摻雜，第二導電類型可以是n-摻雜。另外，一些附圖通過在摻雜類型旁標示“-”或“+”而示出相對摻雜濃度。例如，“n^-”表示小于“n”-摻雜區(qū)的摻雜濃度的摻雜濃度，而“n⁺”-摻雜區(qū)則比“n”-摻雜區(qū)具有更大的摻雜濃度。然而，除非另有聲明，否則表示相對摻雜濃度并不意味著具有相同相對摻雜濃度的摻雜區(qū)必須具有相同的絕對摻雜濃度。例如，兩個不同的n⁺-摻雜區(qū)可具有不同的絕對摻雜濃度。這同樣適用于例如n⁺-摻雜區(qū)和p⁺-摻雜區(qū)。

諸如“之下”、“下方”、“下部”、“上方”、“上部”等等的空間相對術(shù)語為便于描述而使用，以解釋一個元件相對于第二個元件的位置。這些術(shù)語旨在涵蓋除圖中所示出的各種取向之外的器件的不同取向。另外，諸如“第一”、“第二”等等的術(shù)語也被用于描述各種元件、區(qū)域、部分等等，并且也不表示限制的作用。在整個說明書中相似的術(shù)語表示相似的元件。

如本文所使用的，術(shù)語“具有”、“包含”、“包括”、“含有”等等是表示所陳述的元件或特征存在性的開放性術(shù)語，并不排除其他的元件或特征。除非文章明確表示，否則術(shù)語“一”、“一個”和“所述”旨在于包括復數(shù)以及單數(shù)。

考慮到上述變化和應用的范圍，應該理解的是本發(fā)明不受限于上文描述，也不受限于附圖。相反，本發(fā)明僅由下文權(quán)利要求及其法律上的等同方案限定。