本申請(qǐng)享有以美國(guó)臨時(shí)專利申請(qǐng)62/246,427號(hào)(申請(qǐng)日：2015年10月26日)及美國(guó)專利申請(qǐng)15/059,670號(hào)(申請(qǐng)日：2016年3月3日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過(guò)參照該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部?jī)?nèi)容。

技術(shù)領(lǐng)域

實(shí)施方式涉及一種半導(dǎo)體存儲(chǔ)裝置及其制造方法。

背景技術(shù)：

提出了一種積層型半導(dǎo)體存儲(chǔ)裝置，包含半導(dǎo)體柱及積層體，所述積層體包含在半導(dǎo)體柱的周圍交替地積層的導(dǎo)電膜及絕緣膜。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施方式提供一種能夠提高可靠性之半導(dǎo)體存儲(chǔ)裝置及其制造方法。

實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置包含襯底、第1絕緣膜、積層體及第1柱。所述襯底的上層部分的至少一部分為導(dǎo)電性。所述第1絕緣膜設(shè)置在所述襯底上的一部分。所述積層體是將導(dǎo)電膜及絕緣膜在第1方向上交替地積層。所述導(dǎo)電膜與所述絕緣膜設(shè)置在所述襯底上及所述第1絕緣膜上。所述第1柱在所述第1方向上貫通所述積層體。所述第1柱包含第1下端部及第1延伸部。所述第1下端部配置在所述第1絕緣膜內(nèi)。所述第1延伸部配置在所述積層體內(nèi)。

附圖說(shuō)明

圖1是例示第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的示意性立體圖。

圖2是圖1所示的D1-D2線上的示意性剖視圖。

圖3是圖1所示的E1-E2線上的示意性剖視圖。

圖4是圖1所示的F1-F2線上的示意性剖視圖。

圖5A及圖5B是例示第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的一部分的示意性剖視圖。

圖6A～圖15是例示第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的制造方法的示意性剖視圖。

圖16A及圖16B是例示第2實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的示意性剖視圖。

圖17是例示接觸件與第1柱PI接觸的情況下的半導(dǎo)體存儲(chǔ)裝置的示意性剖視圖。

具體實(shí)施方式

以下，一邊參照附圖，一邊對(duì)本發(fā)明的實(shí)施方式進(jìn)行說(shuō)明。

(第1實(shí)施方式)

圖1是例示第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的示意性立體圖。

如圖1所示，在第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置110中設(shè)置多個(gè)第2柱SP。

將多個(gè)第2柱SP的延伸方向設(shè)為“第1方向Dr1”。將與第1方向Dr1交叉的方向設(shè)為“第2方向Dr2”。將與第1方向Dr1及第2方向Dr2交叉的方向設(shè)為“第3方向Dr3”。將“第1方向Dr1”例如設(shè)為“Z方向”。將與Z方向正交的方向設(shè)為“X方向”。將與Z方向及X方向正交的方向設(shè)為“Y方向”。

在本申請(qǐng)的說(shuō)明書(shū)中，第2要素設(shè)置在第1要素之上的狀態(tài)包含第2要素與第1要素物理性地相接的狀態(tài)、及在第2要素與第1要素之間設(shè)置第3要素的狀態(tài)。

在半導(dǎo)體存儲(chǔ)裝置110的例子中，設(shè)置著襯底10。襯底10包含p型部分10p、設(shè)置在p型部分10p上的n型阱10n及設(shè)置在n型阱10n上的p型阱11E。襯底10的上層部分的至少一部分具有導(dǎo)電性。此外，也可設(shè)置導(dǎo)電膜來(lái)代替p型阱11E。

在襯底10上設(shè)置著積層體20。在積層體20與襯底10之間設(shè)置著絕緣膜52。積層體20是將導(dǎo)電膜21E及絕緣膜22在Z方向上交替地積層。積層體20具有第2區(qū)域R2及配置在第2區(qū)域R2的Y方向側(cè)的第1區(qū)域R1。積層體20中配置在第1區(qū)域R1的部分的形狀為階梯狀。下層的導(dǎo)電膜21E的第1區(qū)域R1中沿Y方向的長(zhǎng)度比上層的導(dǎo)電膜21E的第1區(qū)域R1中沿Y方向的長(zhǎng)度大。在第1區(qū)域R1，設(shè)置著在Z方向上貫通第1區(qū)域R1的第1柱PI。在第2區(qū)域R2，設(shè)置著在Z方向上貫通第2區(qū)域R2的第2柱SP。在第1區(qū)域R1并未設(shè)置第2柱SP。在第2區(qū)域R2并未設(shè)置第1柱PI。

在該例中，將積層體20的最下層的導(dǎo)電膜21E稱為源極側(cè)選擇柵極電極SGS。將積層體20的最上層的導(dǎo)電膜21E稱為漏極側(cè)選擇柵極電極SGD。將漏極側(cè)選擇柵極電極SGD與源極側(cè)選擇柵極電極SGS之間的導(dǎo)電膜21E稱為字線WL。包含最下層的導(dǎo)電膜21E在內(nèi)設(shè)置著多層源極側(cè)選擇柵極電極SGS。包含最上層的導(dǎo)電膜21E在內(nèi)設(shè)置著多層漏極側(cè)選擇柵極電極SGD。

在第2柱SP上設(shè)置著位線BL。位線BL沿X方向延伸。在第2柱SP與位線BL之間，設(shè)置著沿Z方向延伸的接觸件65。位線BL與第2柱SP經(jīng)由接觸件65而電連接。

在襯底10上設(shè)置著源極電極31E。源極電極31E沿Y方向及Z方向擴(kuò)展。在源極電極31E上設(shè)置著配線61L。配線61L沿X方向延伸。在源極電極31E與配線61L之間，設(shè)置著沿Z方向延伸的接觸件(未圖示)。配線61L與源極電極31E經(jīng)由接觸件而電連接。

在源極側(cè)選擇柵極電極SGS的Y方向的端部EY上設(shè)置著接觸件62。接觸件62沿Z方向延伸。在接觸件62上設(shè)置著配線62L。配線62L沿Y方向延伸。配線62L與源極側(cè)選擇柵極電極SGS經(jīng)由接觸件62而電連接。

在漏極側(cè)選擇柵極電極SGD的Y方向的端部EY上設(shè)置著接觸件63。接觸件63沿Z方向延伸。在接觸件63上設(shè)置著配線63L。配線63L沿Y方向延伸。配線63L與漏極側(cè)選擇柵極電極SGD經(jīng)由接觸件63而電連接。

在字線WL的Y方向的端部EY上設(shè)置著接觸件64。接觸件64沿Z方向延伸。在接觸件64上設(shè)置著配線64L。配線64L沿Y方向延伸。配線64L與字線WL經(jīng)由接觸件64而電連接。

圖2是圖1所示的D1-D2線上的示意性剖視圖。

圖3是圖1所示的E1-E2線上的示意性剖視圖。

圖4是圖1所示的F1-F2線上的示意性剖視圖。圖4是包含第2柱SP在內(nèi)的示意性XZ剖視圖。其中，圖4表示積層體20以下的部分。

如圖2～圖4所示，在襯底10的一部分設(shè)置著STI(Shallow Trench Isolation，淺溝槽隔離膜)(絕緣膜12)。絕緣膜12與襯底10接觸。第1柱PI的第1下端部Ep1配置在絕緣膜12內(nèi)。第1柱PI的除第1下端部Ep1以外的部分即第1延伸部T1配置在積層體20內(nèi)。第1柱PI的第1下端部Ep1未到達(dá)絕緣膜12的底部。因此，第1下端部Ep1并不與襯底10電連接。

第2柱SP的第2下端部Ep2配置在襯底10內(nèi)。第2柱SP的除第2下端部Ep2以外的部分即第2延伸部T2配置在積層體20內(nèi)。第2下端部Ep2與襯底10接觸，且與襯底10電連接。第2絕緣膜12并未設(shè)置在第2柱SP的第2下端部Ep2的周圍。

在積層體20與第2柱SP之間，設(shè)置著第1存儲(chǔ)膜40。在積層體20與第1柱PI之間，設(shè)置著第2存儲(chǔ)膜40p。

第1下端部Ep1的沿Z方向的第1長(zhǎng)度L1比第2下端部Ep2的沿Z方向的第2長(zhǎng)度L2長(zhǎng)。例如，第1長(zhǎng)度L1為第2長(zhǎng)度L2的10倍以上。另外，絕緣膜12的沿Z方向的第3長(zhǎng)度L3比第2長(zhǎng)度L2長(zhǎng)。

第1柱PI包含芯部71p、導(dǎo)電膜72p及導(dǎo)電膜73p。芯部71p包含沿Z方向延伸的芯部71ap及芯部71bp。在第1柱PI的中心，設(shè)置著沿Z方向延伸的芯部71p。在芯部71p的周圍設(shè)置著導(dǎo)電膜72p。在導(dǎo)電膜72p的周圍設(shè)置著導(dǎo)電膜73p。

第2柱SP包含芯部71、導(dǎo)電膜72及導(dǎo)電膜73。芯部71包含沿Z方向延伸的芯部71a及芯部71b。在芯部71的周圍設(shè)置著導(dǎo)電膜72。在導(dǎo)電膜72的周圍設(shè)置著導(dǎo)電膜73。

在積層體20上設(shè)置著絕緣膜57。在絕緣膜57與積層體20之間設(shè)置著絕緣膜56。在絕緣膜56與積層體20之間設(shè)置著絕緣膜55。在絕緣膜55與積層體20之間設(shè)置著絕緣膜54。在絕緣膜54與積層體20之間設(shè)置著絕緣膜53。

在第1柱PI之上設(shè)置著絕緣膜54。在第1柱PI的周圍，設(shè)置著絕緣膜(絕緣膜12、第2內(nèi)側(cè)絕緣膜41p、第2外側(cè)絕緣膜43p、絕緣膜54)。因此，第1柱PI與襯底10及導(dǎo)電膜21E電分離。

如圖3及圖4所示，如上所述，在襯底10上設(shè)置著沿著YZ平面的源極電極31E。源極電極31E的第3下端部Ep3配置在襯底10內(nèi)。源極電極31E的除第3下端部Ep3以外的部分即第3延伸部T3配置在積層體20內(nèi)。第3下端部Ep3與襯底10電連接。

源極電極31E包含導(dǎo)電膜32、障壁金屬膜33及絕緣膜34。導(dǎo)電膜32包含導(dǎo)電膜32a及導(dǎo)電膜32b。在源極電極31E的中央設(shè)置著導(dǎo)電膜32。在導(dǎo)電膜32與積層體20之間設(shè)置著障壁金屬膜33。在障壁金屬膜33與積層體20之間設(shè)置著絕緣膜34。

圖5A及圖5B是例示第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的一部分的示意性剖視圖。

圖5A是例示圖2所示的部分B的示意性剖視圖。

圖5B是例示圖2所示的部分C的示意性剖視圖。

如圖5A所示，在圖2的部分B，在第2柱SP與積層體20之間設(shè)置著第1外側(cè)絕緣膜43。第1外側(cè)絕緣膜43例如為阻擋絕緣膜。在第1外側(cè)絕緣膜43與第2柱SP之間設(shè)置著第1中間膜42。第1中間膜42例如為電荷蓄積膜。在第1中間膜42與第2柱SP之間設(shè)置著第1內(nèi)側(cè)絕緣膜41。第1內(nèi)側(cè)絕緣膜41例如為隧道絕緣膜。第1內(nèi)側(cè)絕緣膜41、第1中間膜42及第1外側(cè)絕緣膜43包含在第1存儲(chǔ)膜40。

阻擋絕緣膜是即便在半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)電壓的范圍內(nèi)施加電壓，實(shí)質(zhì)上也不會(huì)流動(dòng)電流的膜。電荷蓄積膜是具有蓄積電荷的能力的膜。隧道絕緣膜是通常為絕緣性，但如果施加處于半導(dǎo)體存儲(chǔ)裝置的驅(qū)動(dòng)電壓的范圍內(nèi)的特定電壓，那么會(huì)流動(dòng)隧道電流的膜。

如圖5B所示，在圖2的部分C，在第1柱PI與積層體20之間設(shè)置著第2外側(cè)絕緣膜43p。在第2外側(cè)絕緣膜43p與柱PI之間設(shè)置著第2中間膜42p。在第2中間膜42p與第1柱PI之間設(shè)置著第2內(nèi)側(cè)絕緣膜41p。第2內(nèi)側(cè)絕緣膜41p、第2中間膜42p及第2外側(cè)絕緣膜43p包含在第2存儲(chǔ)膜40p。

以下，表示各部的材料的1例。

襯底10例如含有硅(Si)。導(dǎo)電膜21E、配線61L～配線64L、接觸件61～接觸件65、位線BL及源極電極31E中的任一個(gè)例如含有鎢(W)。絕緣膜12、絕緣膜22及絕緣膜51～絕緣膜57中的任一個(gè)例如含有硅氧化物(SiO₂)。

芯部71a及芯部71ap例如含有添加了磷(P)的硅(Si)。芯部71b及芯部71bp例如含有硅氧化物。導(dǎo)電膜72、導(dǎo)電膜73、導(dǎo)電膜72p及導(dǎo)電膜73p例如含有硅。

第1內(nèi)側(cè)絕緣膜41、第1外側(cè)絕緣膜43、第2內(nèi)側(cè)絕緣膜41p及第2外側(cè)絕緣膜43p例如含有硅氧化物、硅氮化物(SiN)、氧化金屬物等。

也就是說(shuō)，第2柱SP內(nèi)的構(gòu)造與第1柱PI內(nèi)的構(gòu)造及材料可相同。即，第2柱SP內(nèi)的芯部71、導(dǎo)電膜72、導(dǎo)電膜73及第1存儲(chǔ)膜40的構(gòu)造與第1柱PI內(nèi)的芯部71p、導(dǎo)電膜72p、導(dǎo)電膜73p及第2存儲(chǔ)膜40p的構(gòu)造可相同。

此外，構(gòu)成第1柱PI的材料與構(gòu)成第2柱SP的材料也可不同。

導(dǎo)電膜32a例如含有鎢。導(dǎo)電膜32b例如含有多晶硅(p-Si)。障壁金屬膜33例如含有鈦(Ti)、氮化鈦(TiN)、或它們的積層膜。絕緣膜34例如含有硅氧化物。

對(duì)第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的制造方法的例子進(jìn)行說(shuō)明。

圖6A～圖15是例示第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的制造方法的示意性剖視圖。

圖6A～圖12是圖1所示的D1-D2線上的示意性剖視圖。

如圖6A所示，在p型部分10p形成n型阱10n。在n型阱10n上形成p型阱11E。阱例如通過(guò)離子注入法而形成。

對(duì)p型阱11E進(jìn)行蝕刻。在p型阱11E的一部分形成溝槽91。在溝槽91內(nèi)，例如沉積硅氧化物而形成絕緣膜12。

如圖6B所示，在p型阱11E上及絕緣膜12上，例如沉積硅氧化物而形成絕緣膜52。在絕緣膜52上，例如通過(guò)CVD(Chemical Vapor Deposition，化學(xué)氣相沉積)法積層絕緣膜22及填充膜21a而形成積層體20a。絕緣膜22例如含有硅氧化物。填充膜21a例如含有硅氮化物。

如圖7所示，積層體20a的第1區(qū)域R1被蝕刻加工成階梯狀。在積層體20a上，例如沉積硅氧化物而形成絕緣膜53。積層體20a及絕緣膜53通過(guò)CMP(ChemicalMechanical Polishing，化學(xué)機(jī)械研磨)而平坦化。通過(guò)使用光刻法及各向異性蝕刻而形成第1孔81及第2孔82。第1孔81在Z方向上貫通積層體20a且到達(dá)p型阱11E。第2孔82在Z方向上貫通絕緣膜53及積層體20a且到達(dá)絕緣膜12。

該各向異性蝕刻是在硅氧化物(SiO₂)的蝕刻速度高于硅(Si)的蝕刻速度的條件，例如成為硅的蝕刻速度的約10倍的條件下進(jìn)行。襯底10(p型阱11E)例如含有硅。絕緣膜12例如含有硅氧化物。因此，絕緣膜12的挖入量(被去除的量)變得比p型阱11E的挖入量(被去除的量)多。因此，在p型阱11E內(nèi)，第2孔82的沿Z方向的長(zhǎng)度L11變得比第1孔81的沿Z方向的長(zhǎng)度L12長(zhǎng)。

如圖8所示，在積層體20a、孔81內(nèi)及孔82內(nèi)，依序形成外側(cè)基底絕緣膜43ba、中間基底膜42ba及內(nèi)側(cè)基底絕緣膜41ba，而形成存儲(chǔ)器基底膜40ba。在存儲(chǔ)器基底膜40ba形成半導(dǎo)體基底膜73ba。

如圖9所示，例如進(jìn)行各向異性蝕刻，形成貫通孔81內(nèi)的半導(dǎo)體基底膜73ba的底部及存儲(chǔ)器基底膜40ba的底部而到達(dá)p型阱11E的孔83。形成貫通孔82內(nèi)的半導(dǎo)體基底膜73ba的底部及存儲(chǔ)器基底膜40ba的底部而到達(dá)絕緣膜12的孔84。

如圖10所示，在孔83及孔84內(nèi)形成半導(dǎo)體基底膜72ba。在半導(dǎo)體基底膜72ba上沉積絕緣材料，埋入孔83及孔84而形成芯部基底71ba1。

如圖11所示，對(duì)芯部基底71ba1進(jìn)行回蝕而去除一部分。由此，形成孔85及孔86。將殘留在孔83內(nèi)的芯部基底71ba1稱為芯部71b。將殘留在孔84內(nèi)的芯部基底71ba1稱為芯部71bp。埋入孔85內(nèi)及孔86內(nèi)而形成芯部基底71ba2。

如圖12所示，例如通過(guò)RIE(Reactive Ion Etching，反應(yīng)性離子蝕刻)而進(jìn)行蝕刻。由此，形成第1柱PI及第2柱SP。在p型阱11E內(nèi)，第1柱PI形成得比第2柱SP深。即，配置在p型阱11E內(nèi)的第1柱PI的第1下端部Ep1的沿Z方向的長(zhǎng)度L1比第2柱SP的第2下端部Ep2的沿Z方向的長(zhǎng)度L2長(zhǎng)。第1柱PI成為后續(xù)步驟中進(jìn)行的去除填充膜21a時(shí)的柱，抑制構(gòu)造崩塌。

圖13～圖15是圖1所示的E1-E2線上的示意性剖視圖。

如圖13所示，對(duì)積層體20a及絕緣膜53進(jìn)行蝕刻。由此，形成在Z方向上貫通絕緣膜53及積層體20且沿Y方向延伸的狹縫ST。

如圖14所示，經(jīng)由狹縫ST去除填充膜21a。例如通過(guò)使用磷酸溶液(H₃PO₄)的濕式蝕刻去除填充膜21a。通過(guò)去除填充膜21a，于在Z方向上分離的絕緣膜22之間產(chǎn)生空間。在這種情況下，柱PI成為絕緣膜22的支柱。即，第1柱PI成為連接多個(gè)絕緣膜22與襯底10的柱，抑制構(gòu)造崩塌。在p型阱11E內(nèi)，第1柱PI例如形成得比第2柱SP深。第1柱PI的柱的強(qiáng)度高，例如相對(duì)于與Z方向交叉的方向的力，構(gòu)造不易變形。

如圖15所示，在去除填充膜21a后的空間，經(jīng)由狹縫ST例如沉積鎢而形成導(dǎo)電膜21E。在狹縫ST的沿YZ面的內(nèi)表面形成絕緣膜34。在絕緣膜34上形成障壁金屬膜33。在狹縫ST內(nèi)形成導(dǎo)電膜32b。對(duì)導(dǎo)電膜32b進(jìn)行回蝕。在狹縫ST內(nèi)且導(dǎo)電膜32b上，形成導(dǎo)電膜32a。

在第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的制造方法中，如圖14所示，在去除填充膜21a之后，于在Z方向上分離的絕緣膜22之間產(chǎn)生空間。在這種情況下，第1柱PI成為絕緣膜22的支柱。另外，如圖2所示，在p型阱11E內(nèi)，第1柱PI進(jìn)入得比第2柱SP深。由此，第1柱PI的柱的強(qiáng)度高，例如在從與Z方向交叉的方向施加力的情況下，能夠維持絕緣膜22的形狀。

由此，可提供一種能夠提高可靠性的半導(dǎo)體存儲(chǔ)裝置及其制造方法。

在第1實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的制造方法中，第1柱PI的形成是伴隨第2柱SP的形成而進(jìn)行(參照?qǐng)D7～圖12)。因此，無(wú)需追加制作第1柱PI的步驟。由此，能夠削減半導(dǎo)體存儲(chǔ)裝置110的制造步驟。

(第2實(shí)施方式)

圖16A及圖16B是例示第2實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置的示意性剖視圖。

圖16A相當(dāng)于圖1所示的E1-E2線上的示意性剖視圖。

圖16B相當(dāng)于圖1所示的F1-F2線上的示意性剖視圖。

圖17是例示接觸件與第1柱PI接觸的情況下的半導(dǎo)體存儲(chǔ)裝置的示意性剖視圖。

如圖16A所示，在第2實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置120中，第1柱PI到達(dá)襯底10。即，第1柱PI到達(dá)STI的底部。第1柱PI具有與襯底10接觸的第1柱第1面PIf1。第2柱SP具有與襯底10接觸的第2柱第1面SPf1。

在第2實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置120中，第1柱第1面PIf1到源極側(cè)選擇柵極電極SGS之間的第4長(zhǎng)度L4比第2柱第1面SPf1到源極側(cè)選擇柵極電極SGS之間的第5長(zhǎng)度L5長(zhǎng)。

圖17是表示第2實(shí)施方式的比較例的圖。如圖17所示，接觸件64與第1柱PI有可能接觸。例如，有可能因曝光的對(duì)準(zhǔn)精度低、或者應(yīng)力引起的應(yīng)變或接觸件的形狀為弧狀彎曲形狀等，而導(dǎo)致接觸件64與第1柱PI接觸。

在這種情況下，從接觸部分經(jīng)由第1柱PI朝襯底10流動(dòng)漏電流。因?yàn)槁╇娏鳎瑹o(wú)法向字線(導(dǎo)電膜21E)施加電壓，有可能無(wú)法進(jìn)行單元的動(dòng)作(寫(xiě)入或讀入)。

因此，在第2實(shí)施方式的半導(dǎo)體存儲(chǔ)裝置120中，在第1柱PI的下部具備外延硅柱(第4下端部Ep4)。外延硅柱配置在比源極側(cè)選擇柵極電極SGS更靠下方。在此，外延硅柱使用雜質(zhì)少的所謂的非摻雜硅。也就是說(shuō)，第1柱PI經(jīng)由電性高電阻的外延硅柱電連接在襯底10。

即，第1柱PI與襯底10之間的電阻變高，在接觸件64與第1柱PI接觸的情況下(參照?qǐng)D17)，能夠抑制從接觸件64經(jīng)由第1柱PI朝向襯底10的漏電流。結(jié)果可提供一種能夠提高可靠性的半導(dǎo)體存儲(chǔ)裝置。

根據(jù)實(shí)施方式，可提供一種能夠提高可靠性的半導(dǎo)體存儲(chǔ)裝置及其制造方法。

雖然對(duì)本發(fā)明的若干實(shí)施方式進(jìn)行了說(shuō)明，但這些實(shí)施方式是作為例子而提出的，并非意在限定發(fā)明的范圍。這些新穎的實(shí)施方式能夠以其他各種方式加以實(shí)施，可在不脫離發(fā)明的主旨的范圍內(nèi)進(jìn)行各種省略、替換、變更。這些實(shí)施方式或其變化包含在發(fā)明的范圍或主旨內(nèi)，并且包含在權(quán)利要求書(shū)所記載的發(fā)明及其均等的范圍內(nèi)。