本申請享有以美國臨時專利申請62/216,175號(申請日：2015年9月9日)及美國專利申請15/049,258號(申請日：2016年2月22日)為基礎(chǔ)申請的優(yōu)先權(quán)。本申請通過參照所述多個基礎(chǔ)申請而包含基礎(chǔ)申請的全部內(nèi)容。

技術(shù)領(lǐng)域

下述實(shí)施方式涉及一種半導(dǎo)體存儲裝置及其制造方法。

背景技術(shù)：

提出有將存儲器單元三維配置而成的三維結(jié)構(gòu)的存儲器裝置。在此種存儲器裝置的制造中，在襯底上形成包含多個導(dǎo)電層的積層體。然后，形成貫通積層體的存儲器孔。在該存儲器孔內(nèi)形成用來記錄信息的存儲器膜及包含半導(dǎo)體材料的柱狀部。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施方式提供一種能夠抑制存儲器孔的開孔故障的半導(dǎo)體存儲裝置及其制造方法。

實(shí)施方式的半導(dǎo)體存儲裝置具備襯底、積層體、柱狀部、及存儲器膜。所述積層體設(shè)置在所述襯底上，且包含在與所述襯底的主面交叉的第1方向上相互隔開排列的多個導(dǎo)電層。所述柱狀部包含在所述積層體內(nèi)沿第1方向延伸的第1部分及設(shè)置在所述襯底內(nèi)的第2部分。所述存儲器膜設(shè)置在所述積層體與所述柱狀部之間。所述第1部分在與所述第1方向交叉的第2方向上具有與所述多個導(dǎo)電層中的1個重疊的區(qū)域。所述區(qū)域在所述第2方向上的第1長度短于所述第2部分在所述第2方向上的第2長度。

附圖說明

圖1是例示實(shí)施方式的半導(dǎo)體存儲裝置的立體圖。

圖2及圖3是例示實(shí)施方式的半導(dǎo)體存儲裝置的剖視圖。

圖4～圖6是例示實(shí)施方式的半導(dǎo)體存儲裝置的制造方法的步驟剖視圖。

圖7是例示實(shí)施方式的半導(dǎo)體存儲裝置的制造方法的俯視圖。

圖8～圖12是例示實(shí)施方式的半導(dǎo)體存儲裝置的制造方法的步驟剖視圖。

圖13是例示實(shí)施方式的變化例的半導(dǎo)體存儲裝置的剖視圖。

圖14～圖17是相當(dāng)于圖9所示的區(qū)域RE1的區(qū)域的剖視圖。

具體實(shí)施方式

下面，一邊參照附圖一邊對本發(fā)明的實(shí)施方式進(jìn)行說明。

此外，附圖是示意圖或概念圖，各部分的厚度與寬度的關(guān)系、部分間的大小的比系數(shù)等未必與實(shí)物相同。另外，即便在表示相同部分的情況下，也存在根據(jù)圖式而相互的尺寸或比系數(shù)被不同地表示的情況。另外，在本申請說明書與各圖中，關(guān)于已出現(xiàn)的圖，對與上述要素相同的要素標(biāo)注相同的符號并適當(dāng)省略詳細(xì)的說明。

圖1是例示實(shí)施方式的半導(dǎo)體存儲裝置的立體圖。

圖2及圖3是例示實(shí)施方式的半導(dǎo)體存儲裝置的剖視圖。

圖2是例示沿圖1所示的A-A'線的剖面的剖視圖，圖3是例示沿圖2所示的B-B'線的剖面的剖視圖。

如圖1所示，在實(shí)施方式的半導(dǎo)體存儲裝置100設(shè)置有襯底10。襯底10例如為包含硅的半導(dǎo)體襯底。在襯底10上設(shè)置有柱狀部CL、積層體ML及配線層LI。

柱狀部CL在積層體ML內(nèi)沿例如相對于襯底10的主面正交的方向延伸。將柱狀部CL延伸的方向設(shè)為Z方向(第1方向)。將與Z方向正交的1方向設(shè)為Y方向(第2方向)。將與Z方向及Y方向正交的方向設(shè)為X方向(第3方向)。

積層體ML包含相互隔開并沿Z方向排列的多個導(dǎo)電層21。多個導(dǎo)電層21包含在Z方向上多個導(dǎo)電層21中與襯底10的距離最近的第1導(dǎo)電層21a。例如多個導(dǎo)電層21隔著絕緣體而沿Z方向排列。絕緣體例如為絕緣層20。絕緣體例如也可為氣隙。

配線層LI在積層體ML內(nèi)沿X方向及Z方向延伸。配線層LI包含導(dǎo)電部及絕緣部。例如絕緣部設(shè)置在積層體ML與導(dǎo)電部之間。配線層LI與襯底10電連接。

位線BL及源極線SL相互隔開地設(shè)置在積層體ML上。位線BL及源極線SL分別沿Y方向延伸。柱狀部CL經(jīng)由插塞Cb與位線BL電連接。配線層LI與源極線SL電連接。在圖1中，為了使圖便于觀察，絕緣層20以外的絕緣性的部件省略圖示。如圖2所示，插塞Cb設(shè)置在設(shè)于積層體ML上的絕緣膜22內(nèi)。

如圖2所示，柱狀部CL包含芯體絕緣膜40及半導(dǎo)體膜30。芯體絕緣膜40在積層體ML內(nèi)沿Z方向延伸。芯體絕緣膜40在與Z方向正交的方向(例如Y方向)上與積層體ML及襯底10的一部分重疊。半導(dǎo)體膜30設(shè)置在芯體絕緣膜40與積層體ML之間及芯體絕緣膜40與襯底10之間。半導(dǎo)體膜30例如包含第1半導(dǎo)體膜31與第2半導(dǎo)體膜32。第1半導(dǎo)體膜31例如為第1半導(dǎo)體區(qū)域。第2半導(dǎo)體膜32例如為第2半導(dǎo)體膜。

在柱狀部CL與積層體ML之間設(shè)置有存儲器膜MF。存儲器膜MF例如包含阻擋絕緣膜51、電荷儲存膜52及隧道絕緣膜53。阻擋絕緣膜51設(shè)置在積層體ML與柱狀部CL之間。隧道絕緣膜53設(shè)置在阻擋絕緣膜51與柱狀部CL之間。電荷儲存膜52設(shè)置在阻擋絕緣膜51與隧道絕緣膜53之間。

阻擋絕緣膜51是即便在半導(dǎo)體存儲裝置100的驅(qū)動電壓的范圍內(nèi)被施加電壓，實(shí)質(zhì)上也不會流通電流的膜。電荷儲存膜52是具有保存電荷的能力的膜。隧道絕緣膜53是通常為絕緣性，但當(dāng)被施加處于半導(dǎo)體存儲裝置100的驅(qū)動電壓的范圍內(nèi)的指定電壓時會流通隧道電流的膜。

阻擋絕緣膜51及隧道絕緣膜53例如包含氧化硅。阻擋絕緣膜51及隧道絕緣膜53例如也可以包含Al₂O₃、Y₂O₃、La₂O₃，Gd₂O₃，Ce₂O₃、CeO₂、Ta₂O₅、HfO₂、ZrO₂、TiO₂、HfSiO、HfAlO、ZrSiO、ZrAlO、AlSiO。電荷儲存膜52例如包含氮化硅。電荷儲存膜52可為導(dǎo)電膜，也可為絕緣膜。存儲器膜MF例如也可以包含浮柵。

柱狀部CL包含第1部分CLa及第2部分CLb。第1部分CLa在與Z方向正交的方向(例如Y方向)上與積層體ML重疊。第2部分CLb在與Z方向正交的方向(例如Y方向)上與襯底10的一部分重疊。在第2部分CLb，第1半導(dǎo)體膜31包含沿與Z方向正交的方向擴(kuò)展的部分31w。

第1部分CLa在Y方向上具有與多個導(dǎo)電層21中的1個重疊的區(qū)域。將該區(qū)域在Y方向上的長度設(shè)為長度t0。長度t0是該區(qū)域在Y方向上的最大長度。

例如在第1部分CLa的Y方向上具有與第1導(dǎo)電層21a重疊的區(qū)域。將該區(qū)域在Y方向上的長度設(shè)為長度t1。長度t1是該區(qū)域在Y方向上的最大長度。

將第2部分CLb的Y方向的長度設(shè)為長度t2。長度t2是第2部分CLa在Y方向上的最大長度。

長度t2長于長度t1。長度t2也可以長于長度t0。

芯體絕緣膜40例如包含氧化硅等絕緣材料。第2部分CLb中的芯體絕緣膜40也可以包含空氣等空隙。

如圖3所示，半導(dǎo)體膜30包含部分30a、及部分30b。部分30a在Y方向上與第1導(dǎo)電層21a重疊。部分30b在Y方向上與襯底10及芯體絕緣膜40重疊。

部分30a具有外徑r1。部分30b具有外徑r2。圓環(huán)狀的部分30a的剖面例如為圓狀。在實(shí)施方式中，部分30a的剖面也可以為扁平圓狀。部分30b的剖面例如為圓狀。在實(shí)施方式中，部分30b的剖面也可以為扁平圓狀。部分30a的外徑r1例如是根據(jù)包含部分30a的柱狀部CL的X-Y平面上的截面積而獲得的有效直徑。部分30b的外徑r2例如是根據(jù)包含部分30b的柱狀部CL的X-Y平面上的截面積而獲得的有效直徑。

例如將所述截面積設(shè)為S，將所述有效直徑設(shè)為R。此時，成為S＝π(R/2)²的關(guān)系。根據(jù)該式獲得與截面積S相符的有效直徑R。例如該直徑R與外徑r1、r2對應(yīng)。外徑r2例如為部分30b中的最大外徑。外徑r1小于外徑r2。

對實(shí)施方式的半導(dǎo)體存儲裝置100的制造方法進(jìn)行說明。

圖4～圖6是例示實(shí)施方式的半導(dǎo)體存儲裝置的制造方法的步驟剖視圖。

圖7是例示實(shí)施方式的半導(dǎo)體存儲裝置的制造方法的俯視圖。

圖8～圖12是例示實(shí)施方式的半導(dǎo)體存儲裝置的制造方法的步驟剖視圖。

圖7是例示圖6所示的步驟中相當(dāng)于沿圖2所示的B-B'線的剖面的剖面的剖視圖。

如圖4所示，在襯底10上形成積層體ML。積層體ML包含在Z方向上隔開排列的多個犧牲層21f。積層體MLa是通過將例如犧牲層21f與絕緣層20交替地積層而形成。襯底10例如為包含硅的半導(dǎo)體襯底。犧牲層21f例如是使用包含氮化硅的材料而形成。絕緣層20是使用包含氧化硅的材料而形成。多個犧牲層21f包含作為在Z方向上最靠近襯底10的犧牲層21f的第1犧牲層21af。

如圖5所示，對積層體MLa實(shí)施RIE(Reactive Ion Etching，反應(yīng)性離子蝕刻)等各向異性蝕刻。由此，形成在Z方向上貫通積層體MLa的存儲器孔MH。存儲器孔MH的形狀例如為大致圓柱狀。存儲器孔MH到達(dá)至襯底10。

如圖6所示，經(jīng)由存儲器孔MH對襯底10實(shí)施蝕刻處理。由此，襯底10的上層部中的存儲器孔MH的空間擴(kuò)展。該蝕刻處理例如為干式蝕刻處理或濕式蝕刻處理。將在Y方向上與積層體MLa重疊的存儲器孔MH的區(qū)域設(shè)為第1區(qū)域MHa。將在Y方向上與襯底10重疊的存儲器孔MH的區(qū)域設(shè)為第2區(qū)域MHb。

將在Y方向上與多個犧牲層21f中的1個重疊的第1區(qū)域MHa在Y方向上的長度設(shè)為長度t3。長度t3例如為在Y方向上與多個犧牲層21f中的1個重疊的第1區(qū)域MHa在Y方向上的最大長度。

將在Y方向上與第1犧牲層21a重疊的第1區(qū)域MHa在Y方向上的長度設(shè)為長度t4。長度t4例如為在Y方向上與第1犧牲層21af重疊的第1區(qū)域MHa在Y方向上的最大長度。

在Y方向上，將第2區(qū)域MHb在Y方向上的長度設(shè)為長度t5。長度t5例如為第2區(qū)域MHb在Y方向上的最大長度。

長度t5長于長度t4。長度t5也可以長于長度t3。

如圖7所示，在Y方向上與第1犧牲層21af重疊的第1區(qū)域MHa的直徑r3小于第2區(qū)域MHb的直徑r4。

在實(shí)施方式中，表示了圓狀的第1區(qū)域MHa的剖面，也可以為橢圓狀。表示了圓狀的第2區(qū)域MHb的剖面，也可以為橢圓狀。能夠?qū)⒌?區(qū)域MHa的直徑r3定義為根據(jù)第1區(qū)域MHa的X-Y平面上的截面積而獲得的有效直徑。能夠?qū)⒌?區(qū)域MHb的直徑r4定義為根據(jù)第2區(qū)域MHb的X-Y平面上的截面積而獲得的有效直徑。

若將所述截面積設(shè)為S₂、將所述有效直徑設(shè)為R₂，便能夠根據(jù)S₂＝π(R₂/2)²的關(guān)系式獲得與截面積S₂相符的有效直徑R₂。直徑r2例如為第2區(qū)域MHb中的最大直徑。第2區(qū)域MHb的直徑r4與第1區(qū)域MHa的直徑r3的差優(yōu)選為在之后的步驟中形成的存儲器膜MF在Y方向上的長度以上。

如圖8所示，在存儲器孔MH的內(nèi)壁形成存儲器膜MF。存儲器膜MF例如是通過將阻擋絕緣膜51、電荷儲存膜52及隧道絕緣膜53依次積層而形成。在存儲器膜MF的內(nèi)壁形成第1半導(dǎo)體膜31。

如圖9所示，在積層體ML上形成掩模材料MS，并通過RIE等各向異性蝕刻將存儲器孔MH的底部的存儲器膜MF的一部分及第1半導(dǎo)體膜31的一部分去除。由此，襯底10的一部分在存儲器孔MH的底部露出。

如圖10所示，經(jīng)由存儲器孔MH對形成于第2區(qū)域MHb的存儲器膜MF的一部分實(shí)施蝕刻處理。由此，將覆蓋第2區(qū)域MHb的側(cè)壁的存儲器膜MF去除。由此，襯底10在第2區(qū)域MHb的側(cè)壁露出。

如圖11所示，在第1半導(dǎo)體膜31及第2區(qū)域MHb的內(nèi)壁形成第2半導(dǎo)體膜32。由此，形成包含第1半導(dǎo)體膜31及第2半導(dǎo)體膜32的半導(dǎo)體膜30。半導(dǎo)體膜30與襯底10電連接。

如圖12所示，在存儲器孔MH內(nèi)設(shè)置絕緣材料。由此，在存儲器孔MH內(nèi)形成芯體絕緣膜40。將形成于積層體ML的上表面的第1半導(dǎo)體膜30及存儲器膜MF去除。由此，形成包含芯體絕緣膜40及半導(dǎo)體膜30的柱狀部CL。在積層體ML之上、存儲器膜MF之上及柱狀部CL之上形成絕緣膜22。

然后，對積層體MLa的犧牲層21f實(shí)施濕式蝕刻處理。由此，將犧牲層21f去除。在將犧牲層21f去除后的區(qū)域設(shè)置鎢等導(dǎo)電材料。由此，形成導(dǎo)電層21。由此，積層體MLa成為積層體ML。針對犧牲層21f的蝕刻例如是在積層體MLa形成槽部并經(jīng)由該槽部而進(jìn)行。

如圖2所示，在柱狀部CL上形成插塞Cb。插塞Cb貫通絕緣膜22。在插塞Cb及絕緣膜22上形成位線BL。位線BL沿Y方向延伸。由此，制造實(shí)施方式的半導(dǎo)體存儲裝置100。

在本實(shí)施方式中，經(jīng)由存儲器孔MH對襯底10進(jìn)行蝕刻處理。由此，在襯底10內(nèi)形成第2區(qū)域MHb。由此，能夠?qū)⑼ㄟ^RIE將存儲器孔MH的底部的存儲器膜MF去除時受到蝕刻損傷的襯底10的部分去除。由此，襯底10與柱狀部CL之間的接觸電阻被降低。因此，單元電流得到改善。將存儲器孔MH的底部的存儲器膜MF去除的步驟的良率得到改善。存儲器孔MH的開孔故障得到抑制。

柱狀部CL中的第2部分CLb發(fā)揮錨固的作用。由此，在制造中途的加工時，能夠抑制積層體ML(MLa)從襯底10剝落。

對實(shí)施方式的變化例進(jìn)行說明。

圖13是例示變化例的半導(dǎo)體存儲裝置的剖視圖。

圖13是例示相當(dāng)于沿圖1所示的A-A'線的剖面的剖面的剖視圖。

如圖13所示，在本變化例的半導(dǎo)體存儲裝置100a中，柱狀部CL包含第1部分CLa、第2部分CLb及第3部分CLc。第3部分CLc設(shè)置在第1部分CLa與第2部分CLb之間。第3部分是在與Z方向正交的方向(例如Y方向)上與襯底10的一部分及存儲器膜MF的一部分重疊的部分。

存儲器膜MF具有在與Z方向正交的方向(例如Y方向)上與積層體ML重疊的第4部分MF1。將第4部分MF1在Y方向上的長度設(shè)為長度t6。存儲器膜MF具有在與Z方向正交的方向(例如Y方向)上與第3部分CLc重疊的第5部分(MF2)。將第5部分(MF2)在Y方向上的長度設(shè)為t7。長度t7長于長度t6。

將所述第2部分在Z方向上的長度與所述第3部分在Z方向上的長度的和設(shè)為長度t8。長度t8的長度長于長度t6的2倍的長度。

其他構(gòu)成、制造方法與第1實(shí)施方式相同。

接下來，對圖9～圖11所示的制造步驟中的蝕刻詳細(xì)地進(jìn)行敘述。

圖14～圖17是相當(dāng)于圖9所示的區(qū)域RE1的區(qū)域的剖視圖。

如圖14所示，通過RIE等各向異性蝕刻將存儲器孔MH的底部的第1半導(dǎo)體膜31的一部分及存儲器膜MF的一部分去除。

如圖15所示，對第2區(qū)域MHb內(nèi)的存儲器膜MF的電荷儲存膜52實(shí)施蝕刻處理。電荷儲存膜52按箭頭A～箭頭C所示的順序后退。在箭頭C后退的電荷儲存膜52的部分沿與Z方向正交的方向(例如Y方向)延伸。由此，在與Z方向正交的方向(例如Y方向)上產(chǎn)生電荷儲存膜52的蝕刻的偏差。

然后，如圖16所示那樣經(jīng)由通過將第2區(qū)域MHb中的電荷儲存膜52去除而產(chǎn)生的空間對阻擋絕緣膜51及隧道絕緣膜53進(jìn)行蝕刻。由此，將覆蓋第2區(qū)域MHb的側(cè)壁的存儲器膜MF去除。如圖17所示，在存儲器孔MH的內(nèi)壁形成第2半導(dǎo)體膜32。

考慮使電荷儲存膜52沿Z方向直線延伸的構(gòu)成。在此情況下，在Z方向上也會產(chǎn)生蝕刻的偏差。例如在對電荷儲存膜52進(jìn)行蝕刻直至達(dá)到第1犧牲層21af的位置的情況下，存儲器膜MF也會后退至第1犧牲層21af的位置。在此情況下，在之后的步驟中形成的半導(dǎo)體膜30與在之后的步驟中形成的第1導(dǎo)電層21a接觸。因此，該部分作為存儲器單元成為故障。

在實(shí)施方式及變化例中，在第2區(qū)域MHb中，電荷儲存膜52具有沿與Z方向正交的方向(例如Y方向)延伸的部分。該部分成為針對存儲器膜MF的蝕刻中的偏差的裕度。即，能夠抑制Z方向上的存儲器膜MF的蝕刻中的偏差。

根據(jù)以上所說明的實(shí)施方式，能夠?qū)崿F(xiàn)抑制了存儲器孔的開孔故障的半導(dǎo)體存儲裝置及其制造方法。

已對本發(fā)明的若干實(shí)施方式進(jìn)行了說明，但所述多個實(shí)施方式是作為例子而提出的，并不意圖限定發(fā)明的范圍。所述多個新穎的實(shí)施方式能夠以其他各種方式實(shí)施，且能夠在不脫離發(fā)明主旨的范圍內(nèi)進(jìn)行各種省略、替換、變更。所述多個實(shí)施方式或其變化包含在發(fā)明的范圍或主旨中，并且包含在權(quán)利要求書所記載的發(fā)明與其均等的范圍內(nèi)。