技術領域

本發(fā)明涉及一種集成電路，特別是涉及一種強度提升的微凸塊接合結構及其形成方法。

背景技術：

在芯片制造工藝中，首先在半導體基板的表面上形成例如晶體管的集成電路元件。然后，在上述集成電路元件的上方形成內連線結構。在半導體晶片的表面上形成金屬凸塊，且電性耦接至上述集成電路元件。切割上述半導體晶片成為半導體芯片，上述半導體芯片也可視為常見的裸片。

在封裝半導體芯片工藝中，通常利用倒裝芯片接合工藝(flip-chip bonding)將上述半導體芯片與其他芯片接合。使用焊錫以接合上述半導體芯片中的金屬凸塊(bump)，或將上述半導體芯片中的金屬凸塊接合至封裝基板中的接合焊盤。當接合兩個半導體芯片(或一個半導體芯片和一個封裝基板)時，可在一個導電凸塊或接合焊盤上預先形成一焊錫凸塊(solder bump)。然后進行一回焊工藝(re-flow)，以使上述焊錫凸塊與半導體芯片接合。現有技術的導電凸塊通常具有大尺寸，且因而發(fā)展出微凸塊(micro-bump)。微凸塊倒裝芯片內連線結構(Micro-bump flip-chip interconnections)允許高接合密度。

圖1顯示現有技術范例中位于芯片200上的微凸塊(micro-bump)，其中微凸塊210形成于芯片200的一表面。上述微凸塊210包括鎳層212，以及鎳層212上的銅焊盤214。氮化硅層216覆蓋微凸塊210的邊緣部分，且并未覆蓋銅焊盤214頂面的中間部分。無電鍍鎳/無電鍍鈀/浸金表面處理物(ENEPIG finish)220形成覆蓋從氮化硅層216中的開口暴露出來的銅焊盤214。利用回焊焊錫覆蓋物234，將如圖1所示的微凸塊210與芯片232上的金屬凸塊230接合，以使芯片200和232接合在一起。

因此，在此技術領域中，有需要一種微凸塊接合結構及其形成方法，以提升接合強度。

技術實現要素：

有鑒于此，本發(fā)明一實施例提供一種微凸塊接合裝置，包括第一工件，包括：基板；金屬凸塊，位于該基板上方，其中該金屬凸塊包括上表面及側壁；介電層，位于該基板上方，其中該介電層包括第一部分及側壁部分，該第一部分局部覆蓋該金屬凸塊的該上表面，該側壁部分順應地覆蓋該金屬凸塊的該側壁；以及金屬表面處理物，從該介電層的該第一部分的上表面連續(xù)地延伸至該金屬凸塊內，且更連續(xù)地延伸至該介電層的該第一部分的下表面下方。

本發(fā)明一實施例提供一種微凸塊接合裝置的形成方法，包括：提供第一工件，其中該第一工件包括基板和位于該基板上方的金屬凸塊，且該金屬凸塊包括上表面及側壁；在該基板上方毯覆形成介電層，其中該介電層包括第一部分及側壁部分，該第一部分局部覆蓋該金屬凸塊的該上表面，且該側壁部分順應地覆蓋該金屬凸塊的該側壁；在形成該介電層之后，在該金屬凸塊內形成凹陷，其中該凹陷延伸至該介電層的該第一部分下方且露出該第一部分的下表面；以及在露出該第一部分的該下表面之后形成金屬表面處理物，其中該金屬表面處理物從該介電層的該第一部分的上表面連續(xù)地延伸至該凹陷內，且更連續(xù)地延伸至該介電層的該第一部分露出的該下表面下方。

本發(fā)明其他實施例公開如下。

通過本發(fā)明實施例的接合結構，可強化現有技術的弱點，且可改善接合結構的可靠度。

附圖說明

圖1為現有微凸塊結構的剖面示意圖。

圖2至圖6為依據本發(fā)明不同實施例的接合結構的形成方法的工藝剖面圖。

圖7至圖9為依據本發(fā)明其他不同實施例的接合結構的形成方法的工藝剖面圖。

【主要附圖標記說明】

2～工件；

10～基板；

12～內連線結構；

14～半導體元件；

28～金屬焊盤；

30～保護層；

32～焊球下金屬層；

34～銅凸塊；

36～金屬表面處理物；

38～金屬凸塊；

40～焊錫覆蓋物；

100～工件；

108～集成電路元件；

110～金屬凸塊；

110A～中間部分；

110B～邊緣部分；

112～金屬層；

112A～鎳層；

112B～銅種晶層；

114～金屬層；

118～介電層；

118A～第一部分；

118B～側壁部分；

118C～第三部分；

120～開口；

124～凹陷；

126～底部；

128～角落；

124’～底切；

132～金屬表面處理物；

132A、132B、132C、132D～部分；

140～掩模；

200、232～芯片；

210～微凸塊；

212～鎳層；

214～銅焊盤；

216～氮化硅層；

220～無電鍍鎳/無電鍍鈀/浸金表面處理物；

230～金屬凸塊；

234～焊錫覆蓋物；

T～厚度；

W1～水平尺寸；

W2～寬度；

D1、D2～深度。

具體實施方式

以下以各實施例詳細說明并伴隨著附圖說明的范例，做為本發(fā)明的參考依據。在附圖或說明書描述中，相似或相同的部分皆使用相同的圖號。且在附圖中，實施例的形狀或是厚度可擴大，并以簡化或是方便標示。再者，附圖中各元件的部分將以分別描述說明之，值得注意的是，圖中未示出或描述的元件，為本領域普通技術人員所知的形式，另外，特定的實施例僅為公開本發(fā)明使用的特定方式，其并非用以限定本發(fā)明。

本發(fā)明實施例是提供一種新穎的接合結構。以下以各實施例詳細說明并伴隨著附圖說明的范例，做為本發(fā)明的參考依據。在附圖或說明書描述中，相似或相同的部分皆使用相同的圖號。

請參考圖2，提供一工件2，其包括一基板10。工件2可為一元件裸片(device die)，其內部包括例如晶體管的有源元件(active device)，然而，工件2也可為其內部沒有有源元件的一封裝基板或一中介物(interposer)。在本發(fā)明一實施例中，工件2可為一元件裸片(device die)，而基板10可為例如硅基板的一半導體基板，然而基板10也可包括其他半導體材料。例如晶體管的半導體元件14可形成于基板10的一表面。內連線結構12，其包括形成于其中且連接至半導體元件14的金屬線和介層孔插塞(圖未顯示)，形成于基板10的上方。上述金屬線和介層孔插塞可由銅或銅合金形成，且可利用常用的鑲嵌工藝形成上述金屬線和介層孔插塞。內連線結構12可包括常用的層間介電質(ILD)和金屬層間介電質(IMD)。

金屬焊盤28形成于內連線結構12的上方。金屬焊盤28可包括鋁(Al)、銅(Cu)、銀(Ag)、金(Au)、鎳(Ni)、鎢(W)、上述合金及/或上述多層結構。金屬焊盤28可電性耦接至半導體元件14，舉例來說，保護層30可通過其下的內連線結構12電性耦接至半導體元件14。可形成保護層30以覆蓋金屬焊盤28的邊緣部分。在本發(fā)明一實施例中，可由聚酰亞胺(polyimide)或其他常用的介電材料形成保護層30。

焊球下金屬層(Under Bump Metallurgy,UBM)32形成于金屬焊盤28上且電性連接至金屬焊盤28。焊球下金屬層32可包括一銅層和一鈦層(圖未顯示)。銅凸塊34形成于焊球下金屬層32上。在本發(fā)明一實施例中，可利用電鍍工藝形成銅凸塊34。本發(fā)明一實施例的電鍍工藝可包括形成一毯覆焊球下金屬層(圖未顯示，其中焊球下金屬層32為上述毯覆焊球下金屬層的一部分)，在上述毯覆焊球下金屬層上形成一掩模(圖未顯示)，圖案化上述掩模以形成一開口，在上述開口中電鍍銅凸塊34，以及移除上述掩模和先前被上述掩模覆蓋的部分上述毯覆焊球下金屬層。銅凸塊34可大體上由純銅或純銅合金形成。

可利用電鍍工藝在銅凸塊34上形成金屬表面處理物36。金屬表面處理物36可包括不同的材料和層且可用以防止銅凸塊34的氧化和銅凸塊34擴散至焊錫覆蓋物40/焊錫覆蓋物40擴散至銅凸塊34。在本發(fā)明一實施例中，可由鎳(Ni)形成金屬表面處理物36，然而也可添加其他的金屬。在本發(fā)明其他實施例中，金屬表面處理物36可由無電鍍鎳/無電鍍鈀/浸金(ENEPIG)形成，上述無電鍍鎳/無電鍍鈀/浸金(ENEPIG)包括一鎳層、位于鎳層上的一鈀層和位于鈀層上的一金層。金屬表面處理物36可被限制于銅凸塊34正上方的區(qū)域。在本發(fā)明其他實施例中，金屬表面處理物36也可形成于銅凸塊34的側壁上。在后續(xù)的討論中，焊球下金屬層32、銅凸塊34和金屬表面處理物36的組合可視為金屬凸塊38。焊錫覆蓋物40可形成于金屬凸塊38上且可包括包含例如SnAg、SnAgCu或類似材料的一無鉛焊錫材料(lead-free solder material)，然而焊錫覆蓋物40也可由包含例如鉛(Pb)和錫(Sn)的一共镕焊錫材料(eutectic solder material)形成。

圖3顯示工件100，其可為一半導體芯片，然而工件100也可為一封裝基板。另外，如圖3所示的結構可為一硅芯片/裸片/晶片的一背側或一前側。工件100可包括金屬凸塊110。可在工件100中形成導通孔(TSV)以形成立體集成電路(3DICs)。可在工件100中形成例如重布線路(圖未顯示)的電性連接物。通過上述電性連接物，金屬凸塊110可電性耦接至工件100中的集成電路元件108及/或其中的導通孔(TSV)。

金屬凸塊110可包括金屬層112，金屬層112可包括鎳層112A和銅種晶層112B，舉例來說，金屬層112可做為用以形成金屬層114的一焊球下金屬層(UBM)和一阻擋層。在本發(fā)明一實施例中，上述鎳層112A的厚度可約介于至之間，且上述銅種晶層112B的厚度可約介于至之間。然而，本領域普通技術人員可知實施例所提及的尺寸僅做為例子，且如果使用不同的工藝可改變上述尺寸?？衫美珉婂兓驘o電鍍工藝，在金屬層112的上方形成金屬層114。上述金屬層112可由銅(Cu)(舉例來說，純銅或大體上為純銅)、鋁(Al)、銀(Ag)或上述合金形成。上述金屬層114的厚度T可約介于1μm至10μm之間。在說明書描述中，上述金屬層112和金屬層114的組合可視為一微凸塊(金屬凸塊)110。在俯視圖中，微凸塊(金屬凸塊)110似乎可為一長方形、一正方形或一圓形。水平尺寸W1(其可為一長度、一寬度或一尺寸，依據微凸塊(金屬凸塊)110的形狀而定)的厚度可約介于5μm至30μm之間，然而也可使用不同的尺寸。

形成微凸塊(金屬凸塊)110之后，可毯覆形成一介電層118以覆蓋工件100的表面。上述介電層118的形成方式可包括化學氣相沉積(CVD)法、等離子體增強型化學氣相沉積(PECVD)法或其他適合的方式。上述介電層118的厚度可約介于0.1μm至1μm之間。上述介電層118可為一順應層(conformal layer)，其中位于微凸塊(金屬凸塊)110側壁上的側壁部分的厚度接近于水平部分的厚度。另外，上述介電層118可包括位于微凸塊(金屬凸塊)110正上方的一第一部分118A、一側壁部分118B和不位于微凸塊(金屬凸塊)110正上方的一第三部分118C，其中第一部分118A和第三部分118C是連接至側壁部分118B的相對末端。然后，進行一圖案化工藝，以在上述介電層118中形成開口120，且微凸塊(金屬凸塊)110從開口120暴露出來。上述介電層118可由氮化硅形成，然而也可使用例如氧化硅、氮氧化硅或類似的材料形成上述介電層118。形成開口120之后，微凸塊(金屬凸塊)110的頂面包括兩個部分，穿過開口120而暴露出來的中間部分110A，和被介電層118覆蓋的邊緣部分110B，其中中間部分110A大體上與邊緣部分110B對齊。微凸塊(金屬凸塊)110的頂面的邊緣部分110B也可為介電層118的底面和微凸塊(金屬凸塊)110的頂面之間的一介面。因此，上述介面也可標示為110B。

請參考圖4，可使用攻擊微凸塊(金屬凸塊)110/金屬層114的一蝕刻劑來進行一蝕刻工藝。上述蝕刻工藝可為等向性蝕刻，然而可結合非等向性蝕刻作用和等向性蝕刻作用。因此，可使用一濕蝕刻工藝，舉例來說，使用H₂SO₄做為蝕刻劑。因此凹陷金屬層114，且形成凹陷124。在本發(fā)明一實施例中，凹陷124的深度D1可約大于1μm或甚至約大于2μm。深度D1也可約介于至2μm之間。由于等向性蝕刻的性質，凹陷124可包括一大體上平坦的底部126，且底部126也為金屬層114的凹陷部分的頂面。另外，凹陷124的角落128可為圓角。凹陷124可延伸至的介電層118的正下方以形成底切124’，其中底切124’的寬度W2可大于0.5μm或甚至約大于2μm。

接著，如圖5所示，形成金屬表面處理物(metal finish)132。在本發(fā)明一實施例中，可由鎳形成金屬表面處理物132，然而也可添加其他金屬。在本發(fā)明其他實施例中，可由無電鍍鎳/無電鍍鈀/浸金(ENEPIG)形成金屬表面處理物132，上述無電鍍鎳/無電鍍鈀/浸金(ENEPIG)包括一鎳層、位于鎳層上的一鈀層和位于鈀層上的一金層。可利用浸鍍法(immersion plating)形成上述金層。在本發(fā)明其他實施例中，可利用包括但不限制于無電鍍鎳浸金(ENIG)、直接浸金(DIG)或類似方法的其他常用的表面處理材料和方法形成金屬表面處理物132?？梢罁饘俦砻嫣幚砦?32的類型，使用包括無電電鍍法、浸潤法或類似方法的方式，以從金屬層114的暴露部分選擇性形成金屬表面處理物132。因此，填滿包括底切124’的凹陷124。最終形成的金屬表面處理物132可包括位于介電層118的第一部分118A上方的部分132A、與介電層118的第一部分118A對齊的部分132B，以及低于介電層118的第一部分118A且延伸至金屬層114內部的部分132C。此外，部分132D，其為部分132C的一部分，位于底切124’中，且位于介電層118的正下方。金屬表面處理物132的頂面可高于介電層118的頂面。金屬表面處理物132可延伸至部分介電層118的正上方。另外，金屬表面處理物132的頂面可為圓角形。

如圖6所示，工件2可通過倒裝芯片接合(flip-chip bonding)方式與工件100接合。進行一回焊工藝以熔化焊錫覆蓋物40(圖2)。因此，焊錫覆蓋物40可與工件2和工件100接合。在最終結構中，金屬表面處理物132和金屬(銅)層114之間的介面低于介面110B，上述介面110B為現有技術的易于破裂和斷裂的弱點(weak point)。反之，金屬表面處理物132的內部接合部分位于與介面110B相同的高度，且上述金屬表面處理物132的內部接合部分遠較于金屬表面處理物132和金屬(銅)層114之間的介面堅固。另外，金屬表面處理物132與金屬層114不僅會形成一個大的介面區(qū)域，而且金屬表面處理物132會延伸至介電層118的下方。因此，金屬表面處理物132和金屬(銅)層114之間的接合力強?？筛纳普w接合結構的可靠度。

如圖2至圖6所示的實施例中，是使用介電層118為一自對準掩模。在本發(fā)明其他實施例中，可使用一額外的掩模，在金屬層114中形成凹陷。圖7至圖9是顯示不同的實施例。除了特定元件之外，這些實施例的元件符號是顯示類似于如圖2至圖6所示的實施例的元件符號。本實施例的起始步驟實質上與圖2和圖3所示相同。接著，如圖7所示，在工件100的表面上形成一掩模140，其中掩模140可為一光致抗蝕劑。圖案化上述掩模140，以使部分金屬層114的中間部分(頂面)110A暴露出來，且其中一些部分被覆蓋。然后，如圖8A至圖8C所示，進行一蝕刻工藝以蝕刻暴露出部分金屬層114，以形成凹陷124。上述蝕刻工藝可為等向性蝕刻工藝、非等向性蝕刻或上述組合。在最終結構中，凹陷124的深度D2可約大于1μm或甚至約大于2μm。深度D2也可約介于至3μm之間。

進行上述蝕刻工藝之后，移除掩模140。圖8A至圖8C是顯示最終結構，其中圖8A為剖面圖，且圖8B至圖8C為依據本發(fā)明不同實施例的俯視圖。在俯視圖中，可注意到的是，凹陷124可具有多種不同的圖案。舉例來說，如圖8B所示，凹陷124可為排列成為例如一陣列的一周期性圖案的隔絕的孔洞。在圖8C中，凹陷124可為平行的溝槽，長條狀的金屬表面處理物132形成于其中。此外，如圖8C使用的虛線所示，凹陷124可延伸至介電層118的正下方。

請參考圖9，形成金屬表面處理物132，然后將最終形成的工件100接合至工件2。金屬表面處理物132材料和形成方法可與圖5所示實施例實質上相同，且在此不做重復說明。在最終結構中，可注意到的是，金屬表面處理物132可形成為延伸至金屬層114內的介層孔插塞。結果，可增加金屬層114和金屬表面處理物132之間的介面面積，會提升最終接合結構的強度。另外，金屬表面處理物132也會延伸至介電層118的正下方，以更提升最終接合結構的強度。

在本發(fā)明實施例中，通過延伸金屬表面處理物132至介電層118和微凸塊(金屬凸塊)110(金屬層114)之間的介面的下方，會明顯提升最終接合結構的強度。進行實驗以研究現有接合結構，其金屬表面處理物和微凸塊之間的介面與介電層和微凸塊之間的介面對齊。在實驗結果中，通過現有微凸塊接合的兩個芯片被彼此拉開。上述實驗結果顯示出百分之八十的接合破裂處位于金屬表面處理物和微凸塊之間的介面。因此，通過本發(fā)明實施例的接合結構，可強化現有技術的弱點，且可改善接合結構的可靠度。

雖然本發(fā)明已以實施例公開如上，然其并非用以限定本發(fā)明，任何本領域普通技術人員，在不脫離本發(fā)明的精神和范圍內，當可作些許的更動與潤飾，因此本發(fā)明的保護范圍當視所附的權利要求所界的范圍為準。