本發(fā)明涉及一種雙向瞬態(tài)電壓抑制器件，具體涉及一種高可靠性雙向電壓抑制器件。

背景技術(shù)：

瞬態(tài)電壓抑制器件用于并聯(lián)于被保護(hù)電路兩端，處于待機(jī)狀態(tài)，當(dāng)電路兩端受到瞬態(tài)脈沖或浪涌電流沖擊，并且脈沖幅度超過(guò)TVS的擊穿電壓時(shí)，TVS能以極快的速度把兩端的阻抗由高阻抗變?yōu)榈妥杩箤?shí)現(xiàn)導(dǎo)通，并吸收瞬態(tài)脈沖。在此狀態(tài)下，其兩端的電壓基本不隨電流值變化，從而把它兩端的電壓箝位在一個(gè)預(yù)定的數(shù)值，該值約為擊穿電壓的1.3～1.6倍，以而保護(hù)后面的電路元件不受瞬態(tài)脈沖的影響。

現(xiàn)有的TVS的擊穿電壓在6V到600V之間。一般采用單晶硅中擴(kuò)散受主、施主雜質(zhì)，通過(guò)調(diào)整單晶硅電阻率控制產(chǎn)品的擊穿電壓，并以臺(tái)面玻璃鈍化工藝達(dá)到需要電特性。

正常情況下TVS在電路中處于待機(jī)狀態(tài)，只有在較低的反向漏電流條件下，才能減少器件功耗。通常在TVS兩端施加反向電壓VR可測(cè)試反向漏電流。反向漏電流基本上取決于瞬態(tài)電壓抑制器件的擊穿模式，當(dāng)擊穿電壓>10V時(shí)，擊穿模式為雪崩擊穿，該模式下反向漏電流較小，約在1uA以下。當(dāng)擊穿電壓<10V時(shí)，隨著電壓的減小，所用單晶的摻雜濃度提高，擊穿模式由雪崩擊穿逐步轉(zhuǎn)變?yōu)樗淼罁舸?。?duì)普通的臺(tái)面玻璃鈍化工藝來(lái)說(shuō)，低壓TVS反向漏電流會(huì)增加幾個(gè)數(shù)量級(jí)，一般接近1mA。相應(yīng)的，其功耗也會(huì)增加幾個(gè)數(shù)量級(jí)，該功耗會(huì)增加器件的局部溫升，導(dǎo)致電路不穩(wěn)定，嚴(yán)重影響器件工作的穩(wěn)定性和壽命。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種高可靠性雙向電壓抑制器件，該雙向瞬態(tài)電壓抑制器件在低壓隧道擊穿模式下，降低漏電流中來(lái)自表面的漏電流，大大降低整個(gè)器件的反向漏電流，從而進(jìn)一步降低了功耗，避免了器件的局部溫升，提高了電路穩(wěn)定性和可靠性。

為達(dá)到上述目的，本發(fā)明采用的技術(shù)方案是：一種高可靠性雙向電壓抑制器件，包括具有第一重?fù)诫sN型區(qū)、重?fù)诫sP型區(qū)和第二重?fù)诫sN型區(qū)的P型單晶硅片，此第一重?fù)诫sN型區(qū)、第二重?fù)诫sN型區(qū)分別位于重?fù)诫sP型區(qū)兩側(cè)，P型單晶硅片兩側(cè)面四周分別具有第一溝槽、第二溝槽，此第一溝槽位于第一重?fù)诫sN型區(qū)四周并延伸至重?fù)诫sP型區(qū)的上部，此第二溝槽位于第二重?fù)诫sN型區(qū)四周并延伸至重?fù)诫sP型區(qū)的下部；所述第一溝槽的表面覆蓋有第一絕緣鈍化保護(hù)層，此第一絕緣鈍化保護(hù)層由第一溝槽底部延伸至第一重?fù)诫sN型區(qū)表面的邊緣區(qū)域，所述第二溝槽的表面覆蓋有第二絕緣鈍化保護(hù)層，此第二絕緣鈍化保護(hù)層由第二溝槽底部延伸至第二重?fù)诫sN型區(qū)表面的邊緣區(qū)域；第一重?fù)诫sN型區(qū)的表面覆蓋作為電極的第一金屬層，第二重?fù)诫sN型區(qū)的表面覆蓋作為電極的第二金屬層；

其特征在于：所述重?fù)诫sP型區(qū)與第一重?fù)诫sN型區(qū)接觸的區(qū)域且位于邊緣的四周區(qū)域具有第一輕摻雜N型區(qū)，此第一輕摻雜N型區(qū)的上表面與第一重?fù)诫sN型區(qū)的接觸，此第一輕摻雜N型區(qū)的外側(cè)面與第一溝槽接觸；所述重?fù)诫sP型區(qū)與第二重?fù)诫sN型區(qū)接觸的區(qū)域且位于邊緣的四周區(qū)域具有第二輕摻雜N型區(qū)，此第二輕摻雜N型區(qū)的下表面與第二重?fù)诫sN型區(qū)的接觸，此第二輕摻雜N型區(qū)的外側(cè)面與第二溝槽接觸。

上述技術(shù)方案中的有關(guān)內(nèi)容解釋如下：

1. 上述方案中，所述第一輕摻雜N型區(qū)與重?fù)诫sP型區(qū)的接觸面為弧形面，所述第二輕摻雜N型區(qū)與重?fù)诫sP型區(qū)的接觸面為弧形面。

2. 上述方案中，所述第一輕摻雜N型區(qū)的濃度擴(kuò)散結(jié)深大于第一重?fù)诫sN型區(qū)的濃度擴(kuò)散結(jié)深，比值為1.5~2：1；所述第二輕摻雜N型區(qū)的濃度擴(kuò)散結(jié)深大于第二重?fù)诫sN型區(qū)的濃度擴(kuò)散結(jié)深，比值為1.5~2：1。

由于上述技術(shù)方案運(yùn)用，本發(fā)明與現(xiàn)有技術(shù)相比具有下列優(yōu)點(diǎn)和效果：

本發(fā)明高可靠性雙向電壓抑制器件，其包括具有第一重?fù)诫sN型區(qū)、重?fù)诫sP型區(qū)和第二重?fù)诫sN型區(qū)的P型單晶硅片，重?fù)诫sP型區(qū)與第一重?fù)诫sN型區(qū)接觸的區(qū)域且靠位于重?fù)诫sP型區(qū)邊緣的四周區(qū)域具有第一輕摻雜N型區(qū)，此第一輕摻雜N型區(qū)的上表面與第一重?fù)诫sN型區(qū)的下表面接觸，此第一輕摻雜N型區(qū)的外側(cè)面與第一溝槽接觸，重?fù)诫sP型區(qū)與第二重?fù)诫sN型區(qū)接觸的區(qū)域且靠位于重?fù)诫sP型區(qū)邊緣的四周區(qū)域具有第二輕摻雜N型區(qū)，此第二輕摻雜N型區(qū)的下表面與第二重?fù)诫sN型區(qū)的上表面接觸，此第二輕摻雜N型區(qū)的外側(cè)面與第二溝槽接觸；在低壓（10V以下）TVS在隧道擊穿模式下，降低漏電流中來(lái)自表面的漏電流，大大降低整個(gè)器件的反向漏電流，從而進(jìn)一步降低了功耗，避免了器件的局部溫升，提高了電路穩(wěn)定性和可靠性。

附圖說(shuō)明

附圖1為現(xiàn)有電壓抑制器件結(jié)構(gòu)示意圖；

附圖2為本發(fā)明高可靠性雙向電壓抑制器件結(jié)構(gòu)示意圖；

附圖3為附圖2的局部結(jié)構(gòu)示意圖。

以上附圖中：1、重?fù)诫sP型區(qū)；2、第一重?fù)诫sN型區(qū)；3、P型單晶硅片；4、第一溝槽；5、第一絕緣鈍化保護(hù)層；6、第一金屬層；7、第二金屬層；8、第一輕摻雜N型區(qū)；9、第二重?fù)诫sN型區(qū)；10、第二溝槽；11、第二絕緣鈍化保護(hù)層；12、第二輕摻雜N型區(qū)。

具體實(shí)施方式

下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述：

實(shí)施例：一種高可靠性雙向電壓抑制器件，包括具有第一重?fù)诫sN型區(qū)2、重?fù)诫sP型區(qū)1和第二重?fù)诫sN型區(qū)9的P型單晶硅片3，此第一重?fù)诫sN型區(qū)2、第二重?fù)诫sN型區(qū)9分別位于重?fù)诫sP型區(qū)1兩側(cè)，P型單晶硅片3兩側(cè)面四周分別具有第一溝槽4、第二溝槽10，此第一溝槽4位于第一重?fù)诫sN型區(qū)2四周并延伸至重?fù)诫sP型區(qū)1的上部，此第二溝槽10位于第二重?fù)诫sN型區(qū)9四周并延伸至重?fù)诫sP型區(qū)1的下部；所述第一溝槽4的表面覆蓋有第一絕緣鈍化保護(hù)層5，此第一絕緣鈍化保護(hù)層5由第一溝槽4底部延伸至第一重?fù)诫sN型區(qū)2表面的邊緣區(qū)域，所述第二溝槽10的表面覆蓋有第二絕緣鈍化保護(hù)層11，此第二絕緣鈍化保護(hù)層11由第二溝槽10底部延伸至第二重?fù)诫sN型區(qū)9表面的邊緣區(qū)域；第一重?fù)诫sN型區(qū)2的表面覆蓋作為電極的第一金屬層6，第二重?fù)诫sN型區(qū)9的表面覆蓋作為電極的第二金屬層7；

所述重?fù)诫sP型區(qū)1與第一重?fù)诫sN型區(qū)2接觸的區(qū)域且位于邊緣的四周區(qū)域具有第一輕摻雜N型區(qū)8，此第一輕摻雜N型區(qū)8的上表面與第一重?fù)诫sN型區(qū)2的接觸，此第一輕摻雜N型區(qū)8的外側(cè)面與第一溝槽4接觸；所述重?fù)诫sP型區(qū)1與第二重?fù)诫sN型區(qū)9接觸的區(qū)域且位于邊緣的四周區(qū)域具有第二輕摻雜N型區(qū)12，此第二輕摻雜N型區(qū)12的下表面與第二重?fù)诫sN型區(qū)9的接觸，此第二輕摻雜N型區(qū)12的外側(cè)面與第二溝槽10接觸。

上述第一輕摻雜N型區(qū)8與重?fù)诫sP型區(qū)1的接觸面為弧形面，所述第二輕摻雜N型區(qū)12與重?fù)诫sP型區(qū)1的接觸面為弧形面。

上述第一輕摻雜N型區(qū)8的濃度擴(kuò)散結(jié)深大于第一重?fù)诫sN型區(qū)2的濃度擴(kuò)散結(jié)深，比值為1.5~2：1；所述第二輕摻雜N型區(qū)12的濃度擴(kuò)散結(jié)深大于第二重?fù)诫sN型區(qū)9的濃度擴(kuò)散結(jié)深，比值為1.5~2：。

選用高摻雜P型單晶，以獲得更低的擊穿電壓。采用較低濃度的磷源在晶片不同區(qū)域選擇性擴(kuò)散，形成低濃度擴(kuò)散區(qū)，磷源摻雜濃度在1019～1020數(shù)量級(jí)，擴(kuò)散溫度在1000～1200℃，該區(qū)域與芯片尺寸相關(guān)。再在晶片同側(cè)擴(kuò)散高濃度磷源，形成高濃度擴(kuò)散區(qū)，磷源摻雜濃度在10²¹數(shù)量級(jí)，擴(kuò)散溫度在1240～1260℃。兩步擴(kuò)散通過(guò)時(shí)間控制，使得低濃度擴(kuò)散結(jié)深大于高濃度擴(kuò)散結(jié)深，比值約為1.5～2。第二步進(jìn)行臺(tái)面造型，沿低濃度擴(kuò)散區(qū)進(jìn)行腐蝕，并通過(guò)設(shè)計(jì)保證側(cè)向腐蝕寬度小于低濃度擴(kuò)散區(qū)寬度。腐蝕深度大于低濃度擴(kuò)散結(jié)深。第三步通過(guò)清洗去除晶片表面顆粒、金屬離子、有機(jī)物等。第四步進(jìn)行表面鈍化，采用低壓氣相沉積、濕氧方法在晶片表面形成之謎的鈍化層。最后在晶片表面進(jìn)行常規(guī)的金屬化。最終沿腐蝕槽中心切割。

通過(guò)控制同一芯片的不同區(qū)域結(jié)深，且結(jié)深不同區(qū)域的摻雜濃度不同，使得這些區(qū)域在工作中具有不同的擊穿場(chǎng)強(qiáng)，在表面區(qū)域是低濃度擴(kuò)散PN結(jié)，該區(qū)域擊穿場(chǎng)強(qiáng)最小，因此漏電流大幅度可減小，在芯片體內(nèi)是高濃度擴(kuò)散結(jié)，該結(jié)基本為一個(gè)平面，可確保芯片要求的擊穿電壓；2、通過(guò)采用多晶硅鈍化＋氧化工藝，該工藝制作的低壓瞬態(tài)電壓抑制器件的漏電流比用正常工藝制作的低壓瞬態(tài)電壓抑制器件的漏電流地一個(gè)數(shù)量級(jí)。在此工藝條件下，反向漏電流可以控制在0.2mA以下，下降幅度可達(dá)60%。

上述實(shí)施例只為說(shuō)明本發(fā)明的技術(shù)構(gòu)思及特點(diǎn)，其目的在于讓熟悉此項(xiàng)技術(shù)的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，并不能以此限制本發(fā)明的保護(hù)范圍。凡根據(jù)本發(fā)明精神實(shí)質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。