本發(fā)明涉及一種顯示面板，且特別是涉及顯示面板的晶體管陣列基板的像素結(jié)構(gòu)。

背景技術(shù)：

不論在工作處理學(xué)習(xí)上或是個(gè)人休閑娛樂(lè)上，具顯示面板的電子產(chǎn)品，包括智慧型手機(jī)(smartphone)、平板電腦(pad)、筆記型電腦(notebook)、顯示器(monitor)到電視(tv)等許多相關(guān)產(chǎn)品，已是現(xiàn)代人不可或缺的必需品。其中又以液晶顯示面板最為普遍。液晶顯示面板(lcd)是利用電壓驅(qū)動(dòng)液晶(lcs)轉(zhuǎn)動(dòng)進(jìn)而調(diào)整亮度灰階而可構(gòu)成一種平面顯示器、電子視覺(jué)顯示器，及影像顯示器。由于液晶顯示面板在絕大多數(shù)應(yīng)用上具有更簡(jiǎn)潔、更輕盈、可攜帶、更低價(jià)、更高可靠度以及讓眼睛更舒適的功能，因此已經(jīng)廣泛地取代了陰極射線管顯示器(crt)，成為最廣泛使用的顯示器，同時(shí)提供多樣性包括尺寸、形狀、分辨率等多種選擇。

隨著應(yīng)用產(chǎn)品的微型化和分辨率增加的需求，顯示面板上的半導(dǎo)體裝置尺寸也日益減小。然而，顯示面板在制作時(shí)需考慮各元件如相關(guān)金屬和半導(dǎo)體元件的圖案和尺寸是否可使制得的顯示裝置具有穩(wěn)定良好的電子特性，以符合應(yīng)用產(chǎn)品要求的各項(xiàng)規(guī)格，例如符合高穿透率、高良率、良好的電性可靠度和顯示品質(zhì)穩(wěn)定等要求。顯示面板相關(guān)元件和各材料層的設(shè)計(jì)不良，可能造成電性表現(xiàn)降低，進(jìn)而影響顯示品質(zhì)。以一背通道蝕刻型晶體管(bce-typetft)陣列基板上的晶體管為例，目前受限于晶體管的特性，其做為主動(dòng)層的半導(dǎo)體層如氧化銦鎵鋅(indiumgalliumzincoxide，igzo)層在寬度和長(zhǎng)度上縮減的幅度，已無(wú)法直接正比于像素尺寸縮減的幅度。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種顯示面板，其晶體管陣列基板的像素結(jié)構(gòu)的尺寸設(shè)計(jì)，可使像素結(jié)構(gòu)縮小時(shí)仍可維持顯示面板良好的電子特性。

根據(jù)本發(fā)明，其提出一種顯示面板，包括一第一基板、與第一基板相對(duì)設(shè)置的一第二基板，和設(shè)置于第一基板與第二基板之間的一顯示層。第一基板包含一基材；一第一導(dǎo)線，設(shè)置在基材上并沿第一方向延伸；一第二導(dǎo)線與一第三導(dǎo)線，沿第二方向延伸且互相間隔排列，第二導(dǎo)線與第三導(dǎo)線并與第一導(dǎo)線交錯(cuò)設(shè)置；一接觸墊，介于第二導(dǎo)線與第三導(dǎo)線之間；一半導(dǎo)體層，與接觸墊及第二導(dǎo)線連接，且半導(dǎo)體層具有一厚度d(μm)；以及一像素電極，連接接觸墊。其中，半導(dǎo)體層具有一通道寬度w(μm)，在接觸墊與第二導(dǎo)線間具有一通道長(zhǎng)度l(μm)，在第一方向上第二導(dǎo)線與第三導(dǎo)線具有一像素間距px(μm)，且通道寬度w符合下列公式：

根據(jù)本發(fā)明，是提出一種晶體管陣列基板，此基板包含多個(gè)陣列的像素區(qū)域，該些像素區(qū)域其中之一是包括上述第一基板的結(jié)構(gòu)，且通道寬度w符合上方公式。

為了對(duì)本發(fā)明的上述及其他方面有更佳的了解，下文特舉實(shí)施例，并配合所附附圖，作詳細(xì)說(shuō)明如下：

附圖說(shuō)明

圖1為本發(fā)明一顯示面板實(shí)施例的背通道蝕刻型晶體管陣列基板的液晶顯示面板的剖面示意圖；

圖2a為本發(fā)明該顯示面板實(shí)施例的背通道蝕刻型晶體管陣列基板的局部上視圖；

圖2b為圖2a中圈選處的局部放大圖；

圖3為半導(dǎo)體層的通道寬度w固定時(shí)，晶體管的臨界電壓隨半導(dǎo)體層的通道長(zhǎng)度l變化的曲線圖；

圖4a、圖4b為溫度條件25度c，半導(dǎo)體層的通道長(zhǎng)度l為3.4μm到5.4μm，通道寬度w為10μm到1000μm的情況下，分別檢視晶體管的臨界電壓以及磁滯現(xiàn)象的相關(guān)曲線圖；

圖5a、圖5b為溫度條件70度c，半導(dǎo)體層的通道長(zhǎng)度l為3.4μm到5.4μm，通道寬度w為10μm到1000μm的情況下，分別檢視晶體管的臨界電壓以及磁滯現(xiàn)象的相關(guān)曲線圖；

圖6a、圖6b為溫度條件70度c，半導(dǎo)體層的通道長(zhǎng)度l為3.4μm到5.4μm，通道寬度w為10μm到1000μm的情況下，分別量測(cè)各通道寬度w的正柵極偏壓偏移情況和負(fù)柵極偏壓偏移情況的相關(guān)曲線圖；

圖7a-圖7f為攝氏溫度25度時(shí)，對(duì)模擬晶體管進(jìn)行操作所得到的柵極電壓(vg)-源極電流(id)的曲線圖，其中通道寬度w固定為500μm，而通道長(zhǎng)度l則由3.8μm變化至8.8μm；

圖8a是根據(jù)圖7a-圖7f所得到的起始臨界電壓(initialvth)相應(yīng)于通道長(zhǎng)度l做變化的關(guān)系圖；

圖8b是根據(jù)圖7a-圖7f所得到的偏壓(bias，也代表磁滯)相應(yīng)于通道長(zhǎng)度l做變化的關(guān)系圖；

圖9a、圖9b是顯示在維持tft充電能力的情況下，tft與像素設(shè)計(jì)的相關(guān)模擬設(shè)計(jì)曲線；

圖10a、圖10b是顯示實(shí)際制作產(chǎn)品的相關(guān)數(shù)值點(diǎn)(實(shí)驗(yàn)值)以及顯示第9a、9b圖所示的模擬設(shè)計(jì)曲線(虛線)。

符號(hào)說(shuō)明

s1：第一基板

10：基材

12：柵極電極

13：第一絕緣層

14：半導(dǎo)體層

ach：通道區(qū)

d：半導(dǎo)體層的厚度

15：源極電極

16：漏極電極

18：第二絕緣層

19：第三絕緣層

pe：像素電極

21：第一導(dǎo)線

22：第二導(dǎo)線

23：第三導(dǎo)線

pcont：接觸墊

vcont：孔洞

l：通道長(zhǎng)度

w：通道寬度

px：像素間距

s2：第二基板

lc：液晶層

d1：第一方向

d2：第二方向

具體實(shí)施方式

本發(fā)明的實(shí)施例是提出一種顯示面板，其關(guān)于晶體管陣列基板的特殊像素結(jié)構(gòu)設(shè)計(jì)，如何在像素尺寸縮小時(shí)(例如高分辨率的應(yīng)用產(chǎn)品)，相關(guān)元件的尺寸可以相應(yīng)地縮減(例如是主動(dòng)層的通道寬度和通道長(zhǎng)度如何相應(yīng)變化)，但又可維持顯示面板的良好電子特性，包括使晶體管的充電能力和電容負(fù)載仍然符合一般應(yīng)用產(chǎn)品的需求(如符合產(chǎn)品的操作規(guī)格)。

以下是參照所附附圖詳細(xì)敘述本發(fā)明的實(shí)施例。本發(fā)明的實(shí)施例例如是應(yīng)用于背通道蝕刻型晶體管(bce-typetft)陣列基板的液晶顯示面板。需注意的是，實(shí)施例所提出的實(shí)施態(tài)樣的結(jié)構(gòu)和內(nèi)容僅為舉例說(shuō)明之用。本發(fā)明并非顯示出所有可能的實(shí)施例，相關(guān)領(lǐng)域者可在不脫離本發(fā)明的精神和范圍內(nèi)對(duì)實(shí)施例的結(jié)構(gòu)加以變化與修飾，以符合實(shí)際應(yīng)用所需。因此，未于本發(fā)明提出的其他實(shí)施態(tài)樣也可能可以應(yīng)用。再者，附圖是已簡(jiǎn)化以利清楚說(shuō)明實(shí)施例的內(nèi)容，附圖上的尺寸比例并非按照實(shí)際產(chǎn)品等比例繪制。因此，說(shuō)明書(shū)和圖示內(nèi)容僅作敘述實(shí)施例之用，而非作為限縮本發(fā)明保護(hù)范圍之用。再者，實(shí)施例中相同或類(lèi)似的標(biāo)號(hào)是用以標(biāo)示相同或類(lèi)似的部分。

另外，說(shuō)明書(shū)與請(qǐng)求項(xiàng)中所使用的序數(shù)例如”第一”、”第二”、”第三”等的用詞，以修飾請(qǐng)求項(xiàng)的元件，其本身并不意含及代表該請(qǐng)求元件有任何之前的序數(shù)，也不代表某一請(qǐng)求元件與另一請(qǐng)求元件的順序、或是制造方法上的順序，該些序數(shù)的使用僅用來(lái)使具有某命名的一請(qǐng)求元件得以和另一具有相同命名的請(qǐng)求元件能作出清楚區(qū)分。以下是以背通道蝕刻型晶體管陣列基板的液晶顯示面板做實(shí)施例的說(shuō)明。

圖1為本發(fā)明一顯示面板實(shí)施例的背通道蝕刻型晶體管陣列基板的剖面示意圖。圖2a為該顯示面板實(shí)施例的背通道蝕刻型晶體管陣列基板的局部上視圖。圖2b為圖2a中圈選處的局部放大圖。如圖1所示，實(shí)施例的顯示面板包括一第一基板s1、與第一基板s1相對(duì)設(shè)置一第二基板s2和設(shè)置于第一基板s1與第二基板s2之間的一顯示層。實(shí)施例中，第一基板s1例如是一晶體管陣列基板，第二基板s2例如是一彩色濾光基板，顯示層為液晶層lc。此實(shí)施例是以源極電極15和漏極電極16(i.e.第二金屬層)直接形成于半導(dǎo)體層(i.e.主動(dòng)層)上以位于通道區(qū)ach的兩側(cè)為例作第一基板s1的結(jié)構(gòu)說(shuō)明。

如圖1所示，設(shè)置在一基材10上的多個(gè)晶體管其中之一是包含一柵極電極12設(shè)置在基材10上，一第一絕緣層13設(shè)置在柵極電極12上，一半導(dǎo)體層14(做為主動(dòng)層)設(shè)置在第一絕緣層13上且半導(dǎo)體層14包含一通道區(qū)ach，一源極電極15和一漏極電極16(兩者為第二金屬層)設(shè)置在半導(dǎo)體層14上。于一背通道蝕刻型晶體管(bce-typetft)陣列基板中，半導(dǎo)體層14的材料例如是包含金屬氧化物半導(dǎo)體，如氧化銦鎵鋅(indiumgalliumzincoxide，igzo)。另外，晶體管還包括一第二絕緣層18覆蓋源極電極15和漏極電極16，以及位于第二絕緣層18上的一第三絕緣層19。一實(shí)施例中，第一絕緣層13的厚度例如是(但不限制是)介于0.25μm至0.45μm之間。

在各像素區(qū)域中，還包括一像素電極pe(材料例如是ito)通過(guò)第二絕緣層18的孔洞vcont而電連接第二金屬層，例如連接漏極電極16(漏極電極16亦即接觸墊pcont)，如圖1所示。也請(qǐng)參照第2a、2b圖的像素區(qū)域的局部上視圖。其中圖1為沿圖2b的剖面線c1-c1的剖面示意圖。在一個(gè)像素區(qū)域中，第一基板s1包括設(shè)置在基材10上并沿第一方向d1延伸的一第一導(dǎo)線21，第一導(dǎo)線21包含如圖1的柵極電極12；沿第二方向d2延伸且互相間隔排列的一第二導(dǎo)線22(i.e對(duì)應(yīng)于圖1的源極電極15，即，數(shù)據(jù)線)與一第三導(dǎo)線23(即相鄰的另一條數(shù)據(jù)線)，且第二導(dǎo)線22與第三導(dǎo)線23并與第一導(dǎo)線21交錯(cuò)設(shè)置；介于第二導(dǎo)線22與第三導(dǎo)線23之間的接觸墊pcont(即，圖1的漏極電極16)，像素電極pe則與接觸墊pcont連接，且本實(shí)施例中第二導(dǎo)線22、第三導(dǎo)線23與接觸墊pcont是由同一金屬層圖案化所形成；以及連接接觸墊pcont及第二導(dǎo)線22的半導(dǎo)體層14(例如igzo層)，且半導(dǎo)體層14具有一厚度d(μm，請(qǐng)參照?qǐng)D1)。因此，第一導(dǎo)線21、第二導(dǎo)線22與第三導(dǎo)線23對(duì)應(yīng)一個(gè)像素區(qū)域。再者，于一實(shí)施例中，第一方向d1與第二方向d2垂直。當(dāng)然，本發(fā)明并不非局限于圖1所繪示的細(xì)部結(jié)構(gòu)，例如第一方向d1也可與第二方向d2形成一夾角，其范圍例如是在75度至90度之間。第二基板s2也省略了其他元件，以利清楚顯示本發(fā)明。

本發(fā)明是針對(duì)像素尺寸和晶體管尺寸(i.e.通道尺寸)進(jìn)行相關(guān)研究與設(shè)計(jì)。如圖2b所示，半導(dǎo)體層14于第二方向d2具有一第一寬度(即標(biāo)號(hào)w所指)(μm)，在第一方向d1上接觸墊pcont與第二導(dǎo)線22具有一第一間距(即標(biāo)號(hào)l所指)(μm)。半導(dǎo)體層14包含一通道區(qū)ach(大致位于第二導(dǎo)線22和接觸墊pcont之間)，且第一間距即為通道長(zhǎng)度(channellength)l，一般是以第二導(dǎo)線22與接觸墊pcont間的最短距離為基準(zhǔn)，第一寬度即為通道寬度(channelwidth)w，通道長(zhǎng)度l與通道寬度w為本領(lǐng)域人士對(duì)于晶體管的通常知識(shí)，故不在此多加贅述。再者，在第一方向d1上第二導(dǎo)線22與第三導(dǎo)線23具有一像素間距px(μm)。

實(shí)施例中，是根據(jù)上述如圖2a、圖2b的結(jié)構(gòu)中的半導(dǎo)體層14尺寸進(jìn)行多項(xiàng)模擬設(shè)計(jì)，以研究晶體管尺寸變化時(shí)，其元件特性的變化狀況。以下提出其中幾種模擬設(shè)計(jì)做說(shuō)明。

圖3為半導(dǎo)體層的通道寬度w固定時(shí)，晶體管的臨界電壓隨半導(dǎo)體層的通道長(zhǎng)度l變化的曲線圖。圖3中兩條曲線分別代表通道寬度w為9.2μm和13.2μm時(shí)，晶體管的臨界電壓(thresholdvoltage)vth是隨通道長(zhǎng)度l先上升而后穩(wěn)定一區(qū)間后下降。其中x軸上所標(biāo)記的通道長(zhǎng)度l為對(duì)數(shù)尺度(logarithmicscale)。于此實(shí)驗(yàn)結(jié)果可知，當(dāng)通道長(zhǎng)度l介于4μm～10μm會(huì)有較佳的臨界電壓vth一致性，且臨界電壓vth較偏正(nmosprefer)。當(dāng)通道長(zhǎng)度l小于4μm或大于10μm，臨界電壓vth的一致性較差且朝負(fù)偏。

圖4a、圖4b為溫度條件25度c，半導(dǎo)體層的通道長(zhǎng)度l為3.4μm到5.4μm，通道寬度w為10μm到1000μm的情況下，分別檢視晶體管的臨界電壓以及磁滯現(xiàn)象(hysteresis)的相關(guān)曲線圖。實(shí)驗(yàn)中，通道長(zhǎng)度l為3.4μm，而通道寬度w為400μm及1000μm的情況下，通道區(qū)無(wú)法曝開(kāi)，源極/漏極(s/d)直接導(dǎo)通而無(wú)數(shù)值。當(dāng)通道長(zhǎng)度l大于4.4μm，可以得到較一致且偏正的臨界電壓vth(圖4a)，且磁滯(hys.，電壓差，單位伏特(v))較不易隨著通道寬度w的改變而劇烈變化(圖4b)。圖4b的結(jié)果也顯示，當(dāng)通道長(zhǎng)度l大于4.4μm，磁滯是隨通道寬度w的增加而變大，例如通道寬度w為1000μm時(shí)磁滯最大，大于通道寬度w為10μm、50μm時(shí)的磁滯。

圖5a、圖5b為溫度條件70度c，半導(dǎo)體層的通道長(zhǎng)度l為3.4μm到5.4μm，通道寬度w為10μm到1000μm的情況下，分別檢視晶體管的臨界電壓以及磁滯現(xiàn)象(hysteresis)的相關(guān)曲線圖。類(lèi)似圖4a、圖4b的結(jié)果，通道長(zhǎng)度l為3.4μm，而通道寬度w400μm及1000μm的情況下，通道區(qū)無(wú)法曝開(kāi)，源極/漏極(s/d)直接導(dǎo)通而無(wú)數(shù)值。當(dāng)通道長(zhǎng)度l大于4.4μm，可以得到較一致且偏正的臨界電壓vth(圖5a)，且磁滯現(xiàn)象較不易隨著通道寬度w的改變而劇烈變化(圖5b)。圖5b的結(jié)果也顯示，當(dāng)通道長(zhǎng)度l大于4.4μm，磁滯現(xiàn)象隨通道寬度w的增加而變大。因此，比較圖4a、圖4b和圖5a、圖5b，實(shí)驗(yàn)結(jié)果顯示當(dāng)溫度從25度c上升至70度c，晶體管的臨界電壓和磁滯現(xiàn)象的趨勢(shì)是類(lèi)似的。

圖6a、圖6b為溫度條件70度c，半導(dǎo)體層的通道長(zhǎng)度l為3.4μm到5.4μm，通道寬度w為10μm到1000μm的情況下，分別量測(cè)各通道寬度w的正柵極偏壓偏移(positivegate-biostemperaturestress，pbts)情況和負(fù)柵極偏壓偏移(negativegate-biostemperaturestress，nbts)情況的相關(guān)曲線圖。通道長(zhǎng)度l為3.4μm，而通道寬度w為400μm及1000μm的情況下，通道區(qū)無(wú)法曝開(kāi)，源極/漏極(s/d)直接導(dǎo)通而無(wú)數(shù)值。當(dāng)通道長(zhǎng)度l大于4.4μm，通道寬度w愈大，正柵極偏壓偏移值pbts愈小(圖6a)(但需考慮磁滯現(xiàn)象)。當(dāng)通道長(zhǎng)度l大于4.4μm，通道寬度w小于50μm的負(fù)柵極偏壓偏移值nbts較小且較穩(wěn)定(nmos(igzo做主動(dòng)層)較佳)。

圖7a-圖7f為攝氏溫度25度時(shí)，對(duì)模擬晶體管進(jìn)行操作所得到的柵極電壓(vg)-源極電流(id)的曲線圖，其中通道寬度w固定為500μm，而通道長(zhǎng)度l則分別為3.8μm、4.8μm、5.8μm、6.8μm、7.8μm和8.8μm。圖7a-圖7f中，各附圖繪制出晶體管的v-i特性曲線，包括曲線hy01、曲線hy02和曲線hy03，首先是由負(fù)電壓掃到正電壓量測(cè)電流值得到曲線hy01，接著再由正電壓掃到負(fù)電壓量測(cè)電流值得到曲線hy02，最后再由負(fù)電壓掃到正電壓量測(cè)電流值得到曲線hy03，而在一預(yù)定電流值下，hy01與hy02的電壓差即代表磁滯效應(yīng)的大小。圖8a是根據(jù)圖7a-圖7f所得到的起始臨界電壓(initialvth)相應(yīng)于通道長(zhǎng)度l做變化的關(guān)系圖。其中是根據(jù)圖7a-圖7f的源極電流(id)值為1×10^-8安培時(shí)于曲線hy01上相應(yīng)的柵極電壓(vg)而得到圖8a中該些數(shù)值點(diǎn)。圖8b是根據(jù)圖7a-圖7f所得到的偏壓(bias，也代表磁滯)相應(yīng)于通道長(zhǎng)度l做變化的關(guān)系圖。其中是根據(jù)圖7a-圖7f的源極電流(id)值為1×10^-9安培時(shí)，在曲線hy01和hy02上相應(yīng)的柵極電壓差值而得到圖8b中的該些偏壓數(shù)值點(diǎn)。

根據(jù)圖8a、圖8b的實(shí)驗(yàn)結(jié)果，通道寬度w固定為500μm時(shí)，當(dāng)通道長(zhǎng)度l愈大，起始臨界電壓(vth)數(shù)值愈往正值靠近(圖8a)，且偏壓愈小(圖8b)代表磁滯愈小。如通道長(zhǎng)度l為8.8μm時(shí)偏壓為2.47717v。而磁滯愈小晶體管的電性表現(xiàn)越好。

由上述實(shí)驗(yàn)數(shù)據(jù)，通道寬度w及通道長(zhǎng)度l分別有較佳的設(shè)計(jì)范圍，通道寬度w及通道長(zhǎng)度l的縮小幅度與像素電極pe的縮小幅度會(huì)具有差異(bceigzotft主動(dòng)層需保持一定的尺寸而較難以壓縮)?？紤]tft充電能力與對(duì)電容負(fù)載的關(guān)系，可表示為：

其中rigzo為半導(dǎo)體層14(如igzo)自身的電阻，(w/l)/rigzo代表tft充電能力，其正比于電容負(fù)載c。

其中rigzo＝ρ(l/(w*digzo)，電容負(fù)載c可表示為mpx²，因此上式可代換如下(其中m,n,a,b為常數(shù)參數(shù))：

并做運(yùn)算整理如下：

因此通道寬度w可整理為下列式(1)：

其中，b為寄生電容產(chǎn)生的常數(shù)參數(shù)。

因此，式(1)為和通道長(zhǎng)度l、像素間距px和半導(dǎo)體層厚度d相關(guān)的通道寬度w的模擬關(guān)系式。

而根據(jù)式(1)和運(yùn)用一般產(chǎn)品的設(shè)計(jì)參數(shù)規(guī)格(例如電壓常數(shù)，操作電壓范圍和像素電壓等)，可獲得如圖9a、圖9b所示的在維持tft充電能力的情況下，tft與像素設(shè)計(jì)的相關(guān)模擬設(shè)計(jì)曲線。之后，依照如式(1)和圖9a、圖9b的模擬設(shè)計(jì)曲線和一般產(chǎn)品現(xiàn)有的設(shè)計(jì)參數(shù)規(guī)格去進(jìn)行陣列產(chǎn)品的制作。而后，并對(duì)制得的產(chǎn)品進(jìn)行電性測(cè)試，發(fā)現(xiàn)該些產(chǎn)品的確都可以正常運(yùn)作并具有良好的電子特性。

圖10a、圖10b是顯示實(shí)際制作產(chǎn)品的相關(guān)數(shù)值點(diǎn)(實(shí)驗(yàn)值)，以及顯示圖9a、圖9b所示的模擬設(shè)計(jì)曲線(圖中虛線)。從圖10a可看出實(shí)際制作產(chǎn)品的相關(guān)數(shù)值點(diǎn)的確接近而符合圖9a的模擬設(shè)計(jì)曲線。而從圖10b可看出實(shí)際制作產(chǎn)品的相關(guān)數(shù)值點(diǎn)是落在兩條的模擬設(shè)計(jì)曲線的b值＝4.535和b值＝1.535的范圍之間。其中a＝0.008。因此，考慮到制作工藝變異和材料選擇的不同，一實(shí)施例中，是將通道寬度w表示為下式：

并進(jìn)一步整理為下式(2)：

其中d為半導(dǎo)體層厚度(如圖1中的半導(dǎo)體層14)，l為通道長(zhǎng)度、px為像素間距。而式(2)中，寬度、長(zhǎng)度、厚度、間距等單位例如皆為μm。

因此，實(shí)施例中通道寬度w的設(shè)計(jì)可符合式(2)的關(guān)系式，且依實(shí)施例所設(shè)計(jì)的產(chǎn)品經(jīng)檢驗(yàn)的確仍符合產(chǎn)品的電性要求。

再者，于一實(shí)施例，通道寬度w例如是介于4μm至10μm之間、較佳是介于4μm至6μm之間，而通道長(zhǎng)度l例如是介于3μm至8μm之間、較佳是介于3μm至5μm之間。于一實(shí)施例，通道寬度w與通道長(zhǎng)度l的比值(w/l)例如是介于0.5至2之間。相關(guān)技術(shù)者當(dāng)知，前述尺寸如通道寬度w、通道長(zhǎng)度l等數(shù)值可因應(yīng)用產(chǎn)品的規(guī)格不同(如電性要求和限制不同)而做適當(dāng)選擇，因此該些數(shù)值是做參考之用，而非限制本發(fā)明之用。

根據(jù)上述，本發(fā)明提出的晶體管陣列基板的像素結(jié)構(gòu)設(shè)計(jì)，例如bce-typetft陣列基板上的晶體管，其半導(dǎo)體層(如igzo層)于第二方向d2(i.e.垂直于通道長(zhǎng)度方向)上的通道寬度w的設(shè)計(jì)可符合實(shí)施例所提出的關(guān)系式(2)。而實(shí)施例中進(jìn)一步的檢驗(yàn)依實(shí)施例所設(shè)計(jì)制得的產(chǎn)品，證明其的確仍符合產(chǎn)品的電性要求。因此，實(shí)施例提出的設(shè)計(jì)可使應(yīng)用產(chǎn)品具有縮小的像素尺寸時(shí)(例如高分辨率的應(yīng)用產(chǎn)品)，相關(guān)元件的尺寸可以相應(yīng)地縮減，例如半導(dǎo)體層(如igzo層)的通道寬度和通道長(zhǎng)度可根據(jù)式(2)而做縮減調(diào)整，但又可符合產(chǎn)品的操作規(guī)格，維持顯示面板的良好電子特性，例如晶體管的充電能力和電容負(fù)載仍然符合一般應(yīng)用產(chǎn)品的需求。

綜上所述，雖然結(jié)合以上實(shí)施例揭露了本發(fā)明，然而其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，可作各種的更動(dòng)與潤(rùn)飾。因此，本發(fā)明的保護(hù)范圍應(yīng)以附上的權(quán)利要求所界定的為準(zhǔn)。