本公開涉及半導(dǎo)體領(lǐng)域，具體地，涉及基于豎直型器件的存儲器件及其制造方法以及包括這種存儲器件的電子設(shè)備。

背景技術(shù)：

在水平型器件如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)中，源極、柵極和漏極沿大致平行于襯底表面的方向布置。由于這種布置，水平型器件不易進(jìn)一步縮小。與此不同，在豎直型器件中，源極、柵極和漏極沿大致垂直于襯底表面的方向布置。因此，相對于水平型器件，豎直型器件更容易縮小。

但是，對于豎直型器件，難以控制柵長，特別是對于單晶的溝道材料。另一方面，如果采用多晶的溝道材料，則相對于單晶材料，溝道電阻大大增加，從而難以堆疊多個豎直型器件，因為這會導(dǎo)致過高的電阻。

技術(shù)實現(xiàn)要素：

有鑒于此，本公開的目的至少部分地在于提供一種基于豎直型器件的存儲器件及其制造方法以及包括這種存儲器件的電子設(shè)備，其中能夠很好地控制柵長。

根據(jù)本公開的一個方面，提供了一種存儲器件，包括：在襯底上形成的從襯底向上延伸的多個第一柱狀有源區(qū)和多個第二柱狀有源區(qū)，其中，第一柱狀有源區(qū)排列為第一陣列，第二柱狀有源區(qū)排列為第二陣列，每一第一柱狀有源區(qū)包括源/漏層和溝道層的交替堆疊，該堆疊的最下方是源/漏層，最上方是源/漏層，各第一柱狀有源區(qū)中相應(yīng)的溝道層處于實質(zhì)上相同的平面上，且相應(yīng)的源/漏層處于實質(zhì)上相同的平面上，每一第二柱狀有源區(qū)包括一體延伸的有源半導(dǎo)體層；分別與溝道層所在的各平面處于實質(zhì)上相同的平面中的多層第一存儲柵堆疊，其中，各層第一存儲柵堆疊分別環(huán)繞相應(yīng)平面上各溝道層的外周；環(huán)繞各第二柱狀有源區(qū)外周的多層第二存儲柵堆疊。

根據(jù)本公開的另一方面，提供了一種制造存儲器件的方法，包括：在襯底上設(shè)置源/漏層和溝道層的交替堆疊，該堆疊的最下方是源/漏層，最上方是源/漏層；在所述堆疊中形成若干加工孔；經(jīng)由加工孔，從溝道層在加工孔中露出的側(cè)壁向溝道層內(nèi)驅(qū)入摻雜劑，以在溝道層中形成橫向的摻雜劑分布；經(jīng)由加工孔，選擇性刻蝕堆疊中的溝道層，以在堆疊中的各溝道層中形成彼此分離的多個單元溝道部的陣列；經(jīng)由加工孔，在所述堆疊內(nèi)的空隙中形成用于第一存儲單元的存儲柵堆疊；去除加工孔中的材料，以露出加工孔；經(jīng)由加工孔，選擇性刻蝕堆疊中的源/漏層，以在各單元溝道部的上側(cè)和下側(cè)分別形成單元源/漏部，其中，各單元溝道部以及其上側(cè)和下側(cè)的相應(yīng)單元源/漏部構(gòu)成第一存儲單元；經(jīng)由加工孔，在所述堆疊內(nèi)的空隙中形成隔離層；去除加工孔中的材料，以露出加工孔；以及在加工孔的側(cè)壁上形成用于第二存儲單元的存儲柵堆疊，并在側(cè)壁上形成有用于第二存儲單元的存儲柵堆疊的加工孔中填充用于第二存儲單元的有源半導(dǎo)體層。

根據(jù)本公開的另一方面，提供了一種電子設(shè)備，包括上述存儲器件。

根據(jù)本公開的實施例，溝道區(qū)由溝道層限定，從而柵長由溝道層的厚度確定。溝道層例如可以通過外延生長來形成，從而其厚度可以很好地控制。因此，可以很好地控制柵長。另外，溝道層可以是單晶半導(dǎo)體材料，可以具有高載流子遷移率和低泄流電流，從而改善了器件性能。由于豎直型器件可以相對容易地彼此疊置，從而可以制造三維存儲器件，增大存儲密度。此外，在加工孔中額外形成了存儲單元，有助于節(jié)省晶片面積。

附圖說明

通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中：

圖1～18(b)示出了根據(jù)本公開實施例的制造存儲器件的流程的示意圖；

圖19(a)和19(b)示出了根據(jù)本公開實施例的加工孔布置的示意圖；

圖20(a)～22示出了根據(jù)本公開另一實施例的制造存儲器件的流程中部分階段的示意圖；

圖23(a)～29(b)示出了根據(jù)本公開另一實施例的制造存儲器件的流程中部分階段的示意圖；

圖30(a)～35(b)示出了根據(jù)本公開另一實施例的制造存儲器件的流程中部分階段的示意圖。

貫穿附圖，相同或相似的附圖標(biāo)記表示相同或相似的部件。

具體實施方式

以下，將參照附圖來描述本公開的實施例。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開的概念。

在附圖中示出了根據(jù)本公開實施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對大小、位置關(guān)系僅是示例性的，實際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實際所需可以另外設(shè)計具有不同形狀、大小、相對位置的區(qū)域/層。

在本公開的上下文中，當(dāng)將一層/元件稱作位于另一層/元件“上”時，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當(dāng)調(diào)轉(zhuǎn)朝向時，該層/元件可以位于該另一層/元件“下”。

根據(jù)本公開實施例的存儲器件基于豎直型器件，因此可以包括在襯底上形成的從襯底向上(例如，垂直于襯底表面)延伸的多個第一柱狀有源區(qū)和多個第二柱狀有源區(qū)?；谶@些豎直延伸的柱狀有源區(qū)，通過繞它們外周形成柵堆疊，可以形成豎直器件。柵堆疊可以是存儲柵堆疊，例如可以包括浮柵或電荷捕獲層或者鐵電材料，以便實現(xiàn)存儲功能。例如，存儲柵堆疊可以包括依次疊置的第一柵介質(zhì)層、浮柵層或電荷捕獲層、第二柵介質(zhì)層和柵導(dǎo)體層，或者可以包括依次疊置的第一金屬層、鐵電材料層、第二金屬層、柵介質(zhì)層和柵導(dǎo)體層。于是，豎直器件形成豎直存儲單元。在此，存儲單元可以是閃存(flash)單元。

根據(jù)本公開的實施例，每一第一柱狀有源區(qū)可以包括源/漏層和溝道層的交替堆疊，該堆疊的最下方是源/漏層，且最上方也是源/漏層。各第一柱狀有源區(qū)可以包括相同的層數(shù)，且各第一柱狀有源區(qū)中相應(yīng)的溝道層(例如，從上往下數(shù)的相同編號的層，或者從下往上數(shù)的相同編號的層)可以處于實質(zhì)上相同的平面上(例如，它們可以從相同的半導(dǎo)體層分離得到)，相應(yīng)的源/漏層可以處于實質(zhì)上相同的平面上(例如，它們可以從相同的半導(dǎo)體層分離得到)。這些層例如可以實質(zhì)上平行于襯底表面延伸。

在溝道層所在的平面相對應(yīng)，可以形成多層存儲柵堆疊(以下稱作第一存儲柵堆疊)。每一層存儲柵堆疊可以是一體的，且環(huán)繞相應(yīng)平面上各溝道層的外周(事實上也環(huán)繞第二柱狀有源區(qū)的外周，由于第一柵堆疊在襯底上橫向延伸，而第二柱狀有源區(qū)在襯底上豎直延伸)。這樣，各溝道層、其上下兩側(cè)的源/漏層以及相應(yīng)的第一存儲柵堆疊構(gòu)成了第一存儲單元。在源/漏層中可以形成器件的源/漏區(qū)，且在溝道層中可以形成器件的溝道區(qū)。分處于溝道區(qū)兩端的源/漏區(qū)之間可以通過溝道區(qū)形成導(dǎo)電通道。

于是，柵長可以由溝道層自身的厚度來確定，而不是如常規(guī)技術(shù)中那樣依賴于耗時刻蝕來確定。溝道層例如可以通過外延生長來形成，從而其厚度可以很好地控制。因此，可以很好地控制柵長。溝道層可以由單晶半導(dǎo)體材料構(gòu)成，以改善器件性能。特別是，可以降低溝道電阻，從而有利于豎直型器件彼此疊置。當(dāng)然，源/漏層也可以是單晶半導(dǎo)體材料。這種情況下，溝道層的單晶半導(dǎo)體材料與源/漏層的單晶半導(dǎo)體材料可以是共晶體。

根據(jù)本公開的實施例，溝道層相對于源/漏層可以具有刻蝕選擇性，例如包括與源/漏層不同的半導(dǎo)體材料。這樣，有利于分別對溝道層和源/漏層進(jìn)行處理。另外，各源/漏層可以包括相同的半導(dǎo)體材料。

溝道層的外周可以相對于源/漏層的外周向內(nèi)凹入，這樣，所形成的柵堆疊可以嵌于溝道層相對于源/漏層的凹入中，從而有助于減少柵堆疊與源/漏層的交迭以便減小柵與源/漏之間的寄生電容。

根據(jù)本公開的實施例，每一第二柱狀有源區(qū)可以包括一體延伸的有源半導(dǎo)體材料。第二柱狀有源區(qū)可以是實心的，也可以是空心的(從而形成環(huán)狀結(jié)構(gòu)，其中可以填充電介質(zhì))。同樣地，可以環(huán)繞各第二柱狀有源區(qū)外周的多層第二存儲柵堆疊。由于如上所述，第一存儲柵堆疊事實上也環(huán)繞第二柱狀有源區(qū)，因此第一存儲柵堆疊中的柵導(dǎo)體也可以用于第二存儲柵堆疊。因此，只需分別在各第二柱狀有源區(qū)外周形成另一第一柵介質(zhì)層、另一電荷俘獲層、另一第二柵介質(zhì)層即可。該另一第一柵介質(zhì)層、另一電荷俘獲層、另一第二柵介質(zhì)層可以繞著各第二柱狀有源區(qū)的外周在其大致整個高度上延伸。于是，該另一第一柵介質(zhì)層、另一電荷俘獲層、另一第二柵介質(zhì)層可以形成繞各第二柱狀有源區(qū)的同心環(huán)結(jié)構(gòu)。

在此，盡管另一第一柵介質(zhì)層、另一電荷俘獲層、另一第二柵介質(zhì)層在各第二柱狀有源區(qū)的整個高度上連續(xù)延伸，但是主要是其與柵導(dǎo)體層相對的部分起作用(它們連續(xù)形成主要是制造工藝的原因，如下所述)。也即，盡管另一第一柵介質(zhì)層、另一電荷俘獲層、另一第二柵介質(zhì)層在第二柱狀有源區(qū)的整個高度上連續(xù)延伸，但是與相應(yīng)的柵導(dǎo)體層相結(jié)合，限定了多層第二存儲柵堆疊。這些第二存儲柵堆疊與第二柱狀有源區(qū)向配合，限定了第二存儲單元。

根據(jù)本公開的實施例，第一柱狀有源區(qū)可以排列為第一陣列(例如，通常是按行和列排列的二維陣列)，第二柱狀有源區(qū)可以排列為第二陣列(例如，通常是按行和列排列的二維陣列)。另外，由于它們?nèi)缟纤鲈谝r底上豎直延伸且通過多層的柵堆疊分別限定出多層存儲單元，從而該存儲器件可以是三維(3D)陣列。在該3D陣列中，各柱狀有源區(qū)限定了存儲單元的串。

由于制作工藝的原因，如下所述，第一陣列和第二陣列可以彼此嵌套。例如，各第一柱狀有源區(qū)可以位于第二柱狀有源區(qū)的二維陣列的網(wǎng)格的大致中心，各第二柱狀有源區(qū)可以位于第一柱狀有源區(qū)的二維陣列的網(wǎng)格的大致中心。

這種存儲器件例如可以如下制造。具體地，可以在襯底上設(shè)置源/漏層和溝道層的交替堆疊，該堆疊的最下方是源/漏層，最上方是源/漏層。例如，可以通過外延生長來提供這些層。在外延生長時，可以控制所生長的溝道層的厚度。另外，在外延生長時，可以進(jìn)行原位摻雜，以實現(xiàn)所需的摻雜極性和摻雜濃度。

為了便于對處于堆疊內(nèi)部的層進(jìn)行處理，可以在堆疊中形成若干加工孔。這些加工孔可以沿著堆疊的疊置方向(豎直方向)延伸，在加工孔中可以露出所有溝道層的側(cè)壁。在以下處理中，這些加工孔是加工通道。

可以經(jīng)由加工孔，選擇性刻蝕堆疊中的溝道層。為了更好地控制對溝道層的刻蝕，可以先經(jīng)由加工孔，從溝道層在加工孔中露出的側(cè)壁向溝道層內(nèi)驅(qū)入摻雜劑，以在溝道層中形成橫向的摻雜劑分布。由于摻雜劑從加工孔向它們各自的四周擴(kuò)散，因此，在一定時間之后，可以形成從加工孔向它們之間的位置逐漸降低的摻雜分布。然后，可以經(jīng)由加工孔，選擇性刻蝕溝道層，特別是其中的摻雜部分。于是，可以在加工孔之間的位置處留下溝道層的一部分，而在其余位置處溝道層可以基本上被去除。留下的溝道層部分可以用于存儲單元的溝道，在此稱作單元溝道部。通過設(shè)置加工孔的布局(可以稱作第一陣列)，可以在各溝道層中留下單元溝道部的陣列(可以稱作第二陣列)。而且，由于加工孔沿著堆疊的疊置方向(豎直方向)延伸，因此各溝道層中擴(kuò)散在橫向上進(jìn)行的程度基本上相同，從而各溝道層中刻蝕的程度基本上相同。結(jié)果，各溝道層留下的單元溝道部的陣列基本上是一致的，且各陣列中的單元溝道部可以在堆疊的疊置方向(豎直方向)上大致對準(zhǔn)。

可以經(jīng)由加工孔，在堆疊內(nèi)的空隙中形成存儲柵堆疊。例如，可以依次形成第一柵介質(zhì)層、浮柵層或電荷俘獲層、第二柵介質(zhì)層和柵導(dǎo)體層，由此形成柵堆疊。由于上下兩側(cè)源/漏層的存在，柵堆疊填充在源/漏層之間的空隙即原本溝道層所在的位置處，從而自對準(zhǔn)于單元溝道部。

此時，存儲單元的溝道(由單元溝道部提供)、柵堆疊以及源/漏區(qū)(由單元溝道部上下方的源/漏層提供)均已完備，但是各存儲單元的源/漏區(qū)彼此連接在一起(此時，各源/漏層除了加工孔的部位之外還是連續(xù)的)。為此，可以經(jīng)由加工孔(先去除其中填充的材料例如上述柵堆疊，以露出加工通道)選擇性刻蝕堆疊中的源/漏層。由于選擇性刻蝕從加工孔向它們各自的四周進(jìn)行，因此，通過控制刻蝕量，可以在加工孔之間的位置處留下源/漏層的一部分，而在其余位置處溝道層可以基本上被去除。當(dāng)然，在此也可以先經(jīng)由加工孔，從源/漏層在加工孔中露出的側(cè)壁向源/漏層內(nèi)驅(qū)入摻雜劑，以在源/漏層中形成橫向的摻雜劑分布，以便更好地控制對源/漏層的刻蝕。由于通過相同的加工孔進(jìn)行刻蝕或摻雜劑擴(kuò)散，刻蝕從這些加工孔向四周進(jìn)行的方式是一致的(進(jìn)行速度即刻蝕速度可能有所不同，但是進(jìn)行路徑即刻蝕路徑是基本上相同的)，從而留下的源/漏層部分與之前溝道層中留下的部分在豎直方向上基本上是對準(zhǔn)的。于是，源/漏層的留下部分分別位于各單元溝道部的頂面和底面上，從而形成存儲單元各自的單元源/漏部。

隨后，還可以在器件上形成隔離層。同時，隔離層可以經(jīng)由加工孔而進(jìn)入堆疊內(nèi)，填充于堆疊內(nèi)的空隙中。另外，還可以形成各種電接觸部。

根據(jù)本公開的實施例，還可以在加工孔中進(jìn)一步形成額外的存儲單元(可以稱作第二存儲單元)。例如，可以在加工孔(先去除其中填充的材料例如上述隔離層，以露出加工孔)的側(cè)壁上形成用于第二存儲單元的存儲柵堆疊，然后在側(cè)壁上形成有用于第二存儲單元的存儲柵堆疊的加工孔中填充用于第二存儲單元的有源半導(dǎo)體層。于是，第二存儲單元的有源半導(dǎo)體層可以沿著加工孔的延伸方向(豎直方向)延伸，第二存儲單元的存儲柵堆疊可以沿著加工孔的側(cè)壁(豎直方向)延伸，且繞有源半導(dǎo)體層形成同心環(huán)結(jié)構(gòu)。

在此，在加工孔的側(cè)壁上，可以只形成用于第二存儲單元的另一第一柵介質(zhì)層、另一電荷俘獲層和另一第二柵介質(zhì)層，而無需另外形成柵導(dǎo)體層。如上所述，第一存儲單元的柵堆疊填充在源/漏層之間的空隙中即原本溝道層所在的位置處。于是，第一存儲單元的柵堆疊中的柵導(dǎo)體層在加工孔的側(cè)壁處露出，并因此與第二存儲單元的另一第一柵介質(zhì)層、另一電荷俘獲層和另一第二柵介質(zhì)層物理接觸，從而可以充當(dāng)?shù)诙鎯卧臇艑?dǎo)體層。因此，在同一層中，第一存儲單元的柵導(dǎo)體和第二存儲單元的柵導(dǎo)體可以是一體的。

另外，第一存儲單元中的柵導(dǎo)體層的延伸方向(即，溝道層的延伸方向，例如大致平行于襯底表面的方向)與第二存儲單元中的另一第一柵介質(zhì)層、另一電荷俘獲層和另一第二柵介質(zhì)層的延伸方向(即，加工孔的延伸方向，豎直方向)相交(例如，垂直)。于是，柵導(dǎo)體層在有源半導(dǎo)體層中對應(yīng)于溝道層的位置處限定了溝道區(qū)，并可以在溝道區(qū)的兩側(cè)(有源半導(dǎo)體層中分別對應(yīng)于第一、第二源/漏層的位置)形成源/漏區(qū)。

本公開可以各種形式呈現(xiàn)，以下將描述其中一些示例。

圖1～18(b)示出了根據(jù)本公開實施例的制造存儲器件的流程的示意圖。

如圖1所示，提供襯底1001。該襯底1001可以是各種形式的襯底，包括但不限于體半導(dǎo)體材料襯底如體Si襯底、絕緣體上半導(dǎo)體(SOI)襯底、化合物半導(dǎo)體襯底如SiGe襯底等。在以下的描述中，為方便說明，以體Si襯底為例進(jìn)行描述。

在襯底1001中，例如通過離子注入，形成阱區(qū)1001w。該阱區(qū)1001w隨后可以充當(dāng)存儲器件的公共地電勢面，存儲器件中最下層存儲單元各自下層的源/漏區(qū)均可以連接到該公共地電勢面。如果存儲單元是n型器件，則阱區(qū)1001w可以摻雜為n型；如果存儲單元是p型器件，則阱區(qū)1001w可以摻雜為p型；如果存儲單元是無結(jié)器件，則阱區(qū)1001w可以摻雜為與溝道區(qū)相同的極性。

在襯底1001上，可以通過例如外延生長，依次形成第一源/漏層1003、第一溝道層1005、第二源/漏層1007、第二溝道層1009和第三源/漏層1011。例如，對于p型器件，第一源/漏層1003、第二源/漏層1007和第三源/漏層1011各自可以包括合適的半導(dǎo)體材料如SiGe(Ge的原子百分比可以為約10-40％)，厚度為約20-50nm；第一溝道層1005和第二溝道層1009各自可以包括不同于源/漏層1003、1007、1011的半導(dǎo)體材料如Si，厚度為約10-100nm。SiGe在沒有應(yīng)變的情況下的晶格常數(shù)大于Si在沒有應(yīng)變的情況下的晶格常數(shù)。源/漏層和溝道層的材料選擇不限于此，可以包括能夠提供適當(dāng)刻蝕選擇性的其他半導(dǎo)體材料。例如，對于n型器件，各源/漏層可以包括Si：C(C的原子百分比可以為約0.1-5％)，厚度為約20-50nm；各溝道層可以包括Si，厚度為約10-100nm。Si：C在沒有應(yīng)變的情況下的晶格常數(shù)小于Si在沒有應(yīng)變的情況下的晶格常數(shù)。當(dāng)然，本公開不限于此。例如，各溝道層可以包括與源/漏層相同的組分，但是組分含量不同的半導(dǎo)體材料(例如，都是SiGe，但是其中Ge的原子百分比不同)，只要溝道層相對于源/漏層具備刻蝕選擇性。

在生長各源/漏層1003、1007、1011時，可以對它們進(jìn)行原位摻雜，以便隨后形成源/漏區(qū)。例如，對于n型器件，可以進(jìn)行n型摻雜；對于p型器件，可以進(jìn)行p型摻雜；對于無結(jié)器件，可以摻雜為與溝道層相同的極性。

另外，在生長溝道層1005、1009時，也可以對它們進(jìn)行原位摻雜，以便調(diào)節(jié)器件閾值電壓(Vt)。例如，對于n型器件，可以進(jìn)行p型摻雜；對于p型器件，可以進(jìn)行n型摻雜；對于無結(jié)器件，可以摻雜為與源/漏層區(qū)相同的極性。

在該示例中，第一源/漏層1003是另外生長在襯底1001上的。但是，本公開不限于此。例如，可以通過襯底1001自身來形成第一源/漏層。此外，還可以形成更多的源/漏層和溝道層，以便形成更多層的存儲單元。

另外，為了后繼處理中構(gòu)圖的方便以及提供適當(dāng)?shù)耐Ｖ箤拥饶康?，在所生長的這些半導(dǎo)體層之上，還可以形成硬掩模。例如，可以依次形成氧化物(例如，氧化硅)層1013(厚度例如為約2-10nm)和氮化物(例如，氮化硅)層1015(厚度例如為約10-100nm)。

隨后，可以限定加工孔。如圖2的俯視圖所示，可以在圖1所示的結(jié)構(gòu)上形成光刻膠1017。通過光刻(曝光和顯影)，將光刻膠1017構(gòu)圖為在加工孔的位置處露出之下的氮化物層1015。關(guān)于加工孔的位置設(shè)置，以下將進(jìn)一步詳細(xì)說明。

接著，如圖3(a)(沿圖2中AA′線的截面圖)和3(b)(沿圖2中BB′線的截面圖)所示，可以通過光刻膠，向下開孔。具體地，可以依次選擇性刻蝕例如反應(yīng)離子刻蝕(RIE)氮化物層1015、氧化物層1013、第三源/漏層1011、第二溝道層1009、第二源/漏層1007、第一溝道層1005和第一源/漏層1003，以形成加工孔。例如，RIE可以沿大致垂直于襯底表面的方向進(jìn)行，從而得到沿大致垂直于襯底表面的方向延伸的加工孔。之后，可以去除光刻膠1017。在該示例中，在加工孔的底部留下了一部分第一源/漏層1003，以便與地電勢面更好地接觸。但是，本公開不限于此。例如，加工孔可以貫穿溝道層和源/漏層的疊層。這些加工孔形成對堆疊內(nèi)各層進(jìn)行處理的加工通道。

然后，如圖4(a)和4(b)所示，例如通過淀積，在圖3(a)和3(b)所示的結(jié)構(gòu)上形成固相摻雜劑源層1201。例如，摻雜劑源層1201可以包括氧化物，并例如在淀積時通過原位摻雜而帶有摻雜劑，厚度為約2-10nm。摻雜劑中的雜質(zhì)例如為B、P或As，優(yōu)選為As，濃度可以為約0.01％-10％。在此，摻雜劑的選擇是為了有助于后繼對溝道層的選擇性刻蝕。如果需要的話，還可以在摻雜劑源層1201上另外覆蓋一層擴(kuò)散阻擋層(未示出)，以防止在隨后的退火處理中摻雜劑向外擴(kuò)散。

隨后，如圖5(a)和5(b)所示，可以對摻雜劑源層1201進(jìn)行選擇性刻蝕RIE。RIE可以沿大致垂直于襯底表面的方向進(jìn)行，從而可以去除摻雜劑源層1201的橫向延伸部分，而留下其豎直延伸部分。于是，摻雜劑源層1201呈側(cè)墻(spacer)形式留于加工孔的側(cè)壁上。接著，可以進(jìn)行退火處理，以將摻雜劑源層1201中的摻雜劑驅(qū)入溝道層1005、1009中，如圖中的箭頭所示。之后，可以去除摻雜劑源層1201。當(dāng)然，摻雜劑也可以進(jìn)入源/漏層1003、1007、1011中?？梢钥刂茡诫s劑的濃度和擴(kuò)散量，使得不會改變源/漏層1003、1007、1011的摻雜極性。

在此，可以控制摻雜劑的驅(qū)入程度，以在各溝道層1005、1009中形成一定的橫向濃度分布。在此，將結(jié)合圖19(a)和19(b)描述加工孔的設(shè)置以及相應(yīng)的擴(kuò)散效果。

如圖19(a)所示，襯底可以包括存儲單元區(qū)和接觸區(qū)，在存儲單元區(qū)中形成存儲單元，而在接觸區(qū)中形成各種電接觸部。當(dāng)然，襯底還可以包括其他區(qū)域，例如用于形成相關(guān)電路的電路區(qū)等等。

根據(jù)本公開的實施例，在存儲單元區(qū)上，加工孔的密度可以被設(shè)置為使得在經(jīng)由加工孔向溝道層中驅(qū)入摻雜劑給定時間之后，在溝道層位于存儲單元區(qū)的部分中形成的等濃度面可以限定出隔離的島狀部。如圖19(a)中的箭頭所示，擴(kuò)散將從各加工孔向著四周進(jìn)行。不考慮方向性(即，認(rèn)為擴(kuò)散是各向同性的)，那么在任一時刻，擴(kuò)散所達(dá)到的范圍(或者說擴(kuò)散面)是以加工孔為中心的圓形，如圖中的虛線圈所示。該擴(kuò)散范圍的大小(即，圓的半徑)可以通過擴(kuò)散量(例如，擴(kuò)散時間)來控制。通過控制擴(kuò)散量，可以使得在溝道層中存在從各加工孔向著它們之間的位置處逐漸減小的橫向濃度分布。于是，可以存在這樣的等濃度面，在該等濃度面外側(cè)是相對較高的摻雜濃度，而在該等濃度面內(nèi)側(cè)是相對較低的摻雜濃度。在此，所謂“相對較高”和“相對較低”是根據(jù)刻蝕選擇性而定的，即，摻雜濃度相對較高的部分可以相對于摻雜濃度相對較低的部分被選擇性刻蝕。在該示例中，在Si溝道層以及As摻雜的情況下，例如該等濃度面可以是約1E18-1E19cm^-3的等濃度面。

另外，在接觸區(qū)上，加工孔的密度可以被設(shè)置為使得在所述給定時段內(nèi)溝道層位于接觸區(qū)的部分基本上都具有相對高的摻雜濃度。更具體地，相對于存儲單元區(qū)，在接觸區(qū)上加工孔更密地排布。當(dāng)然，為了在后繼處理中為源/漏層提供支撐，在接觸區(qū)的某些部分中，也可以減小加工孔的密度，使得在這些部分中可以存在類似于存儲單元區(qū)中的等濃度面。

圖19(b)示意性示出了加工孔的陣列(圖中的點陣列)與等濃度面所限定的島狀部的陣列(圖中的“×”陣列)之間的關(guān)系。在常規(guī)的按行和列排列的二維存儲單元陣列的情況下，加工孔可以排列為對應(yīng)的二維陣列。這兩個陣列可以彼此嵌套。更具體地，島狀部位于相應(yīng)的加工孔網(wǎng)格的大致中心，且加工孔位于相應(yīng)的島狀部網(wǎng)格的大致中心。

在該示例中，加工孔網(wǎng)格是四邊形的。但是，本公開不限于此。加工孔網(wǎng)格也可以是其他形狀，例如三角形或其他多邊形，相應(yīng)的島狀部可以位于其大致幾何中心處。當(dāng)然，加工孔也不限于圓形，也可以是其他形狀，優(yōu)選為正多邊形，這樣在設(shè)計布局時較為方便。

然后，如圖6(a)、6(b)和6(c)(圖6(a)是俯視圖，圖6(b)是沿圖6(a)中AA′線的截面圖，圖6(c)是沿圖6(a)中BB′線的截面圖)所示，可以經(jīng)由加工孔，(相對于源/漏層)選擇性刻蝕溝道層1005、1009中摻雜濃度相對較高的部分。例如，可以選擇合適的蝕刻劑，其對溝道層(在該示例中，Si)中摻雜濃度相對較高的部分的刻蝕(遠(yuǎn)遠(yuǎn))大于對源/漏層(在該示例中，SiGe)的刻蝕且(遠(yuǎn)遠(yuǎn))大于溝道層中摻雜濃度相對較低的部分。

于是，可以在各溝道層1005、1009中形成彼此分離的多個部分(參見圖6(a)的俯視圖中的虛線框以及圖6(c)中的截面圖)，這些部分對應(yīng)于上述等濃度面，且隨后可以用作存儲單元的單元溝道部。

如上所述，在經(jīng)過一定時間的刻蝕之后，溝道層1005、1009的大部分被去除，只留下一些隔離的島狀部，用作單元溝道部(可能在接觸區(qū)中也存在一些島狀部，用于結(jié)構(gòu)支撐)。由于加工孔豎直穿過疊層，故而每一溝道層中所留下的島狀部的位置(參見圖19(b)，位于相應(yīng)加工孔網(wǎng)格的中心)是大致相同的，因此這些島狀部在豎直方向上基本上彼此對準(zhǔn)。

另外，在源/漏層1003、1007、1009之間，留下了空間(原本溝道層所占據(jù)的空間)?？梢栽谶@些空間中形成柵堆疊。從而柵堆疊可以自對準(zhǔn)于相應(yīng)的單元溝道部。

為了加工的方便，如圖7(a)和7(b)所示，可以經(jīng)由加工孔，(相對于溝道層)選擇性刻蝕源/漏層1003、1007、1011。由于如上所述溝道層的去除從而在源/漏層之間留下了空間，所以刻蝕劑可以經(jīng)由加工孔進(jìn)入這些空間中。因此，與刻蝕溝道層時從加工孔向四周刻蝕不同，在該刻蝕步驟中源/漏層主要地被消減厚度。于是，可以增大源/漏層之間的間隙，有助于隨后在這些間隙中填充材料。

接著，如圖8(a)和8(b)所示，可以經(jīng)由加工孔，在堆疊內(nèi)的空隙中形成存儲柵堆疊。例如，可以依次形成第一柵介質(zhì)層1019、浮柵層或電荷捕獲層1021、第二柵介質(zhì)層1023以及柵導(dǎo)體層1025。例如，第一柵介質(zhì)層1019可以包括高K柵介質(zhì)如HfO₂，厚度為約1-10nm；浮柵層或電荷捕獲層1021可以包括浮柵材料如金屬或電荷捕獲材料如氮化物，厚度為約1-20nm；第二柵介質(zhì)層1023包括高K柵介質(zhì)如HfO₂，厚度為約1-10nm；柵導(dǎo)體層1025可以包括金屬柵導(dǎo)體。在此，第一柵介質(zhì)層1019、浮柵層或電荷捕獲層1021、第二柵介質(zhì)層1023形成地較薄，可以大致共形地形成；柵導(dǎo)體層1025形成地較厚，以便填滿堆疊內(nèi)的空隙。另外，在第二柵介質(zhì)層1023與柵導(dǎo)體層1025之間，還可以形成功函數(shù)調(diào)節(jié)層(未示出)。

如圖8(b)所示，如此形成的柵堆疊占據(jù)溝道層的位置，從而自對準(zhǔn)于各單元溝道部1005、1009。而且，在同一溝道層，由于單元溝道部1005、1009只是分離的島狀部，而該層中其余位置均被柵堆疊所占據(jù)。因此，從俯視圖上看，柵堆疊在該溝道層內(nèi)成一體，且圍繞各單元溝道部1005、1009。

備選地，柵堆疊可以包括鐵電材料。例如，柵堆疊可以包括依次疊置的第一金屬層、鐵電材料層、第二金屬層、柵介質(zhì)層以及柵導(dǎo)體層(未示出)。例如，鐵電材料可以包括氧化鉿如HfO₂、氧化鋯如ZrO₂、氧化鉭如TaO₂、氧化鉿鋯Hf_xZr_l-_xO₂(其中x取值為0-1的范圍)如Hf_0.5Zr_0.5O₂、氧化鉿鉭Hf_xTa_l-xO₂(其中x取值為0-1的范圍)如Hf_0.5Ta_0.5O₂、含Si的HfO₂、含Al的HfO₂、BaTiO₃、KH₂PO₄或SBTi，第一金屬層和第二金屬層各自均可以包括TiN。這種情況下，可以經(jīng)由加工孔依次形成第一金屬層、鐵電材料層、第二金屬層、柵介質(zhì)層，這些層可以形成得較薄，可以大致共形地形成。另外，可以經(jīng)由加工孔形成柵導(dǎo)體層，該層可以形成得較厚，以便填滿堆疊內(nèi)的空隙。

加工孔同樣被柵堆疊所填充。為了進(jìn)一步操作，如圖9(a)和9(b)所示，可以清空加工孔。具體地，可以依次選擇性刻蝕如RIE柵導(dǎo)體層1025、第二柵介質(zhì)層1023、浮柵層或電荷捕獲層1021和第一柵介質(zhì)層1019。由于硬掩模1015的存在，加工孔中的柵堆疊被去除，而其余位置處特別是存儲單元區(qū)中的柵堆疊得以保留。

接下來，可以分離各存儲單元的源/漏部。如圖10(a)和10(b)所示，可以經(jīng)由加工孔，(相對于溝道層以及柵堆疊)選擇性刻蝕源/漏層1003、1007、1011。也可以參考圖19(a)。如圖19(a)中的箭頭所示，刻蝕將從各加工孔向著四周進(jìn)行。不考慮方向性(即，認(rèn)為刻蝕是各向同性的)，那么在任一時刻，刻蝕所達(dá)到的范圍是以加工孔為中心的圓形，如圖中的虛線圈所示。該刻蝕范圍的大小(即，圓的半徑)可以通過刻蝕量(例如，刻蝕時間)來控制。通過控制刻蝕量，可以使各個加工孔的刻蝕范圍限定位于加工孔之間的島狀殘留。另外，在接觸區(qū)上，加工孔的密度較大，從而源/漏層位于接觸區(qū)的部分可以被實質(zhì)上完全去除。

當(dāng)然，為了更好地控制對源/漏層的刻蝕，可以有類似地向源/漏層中驅(qū)入摻雜劑。例如，可以在圖9(a)和9(b)所述的結(jié)構(gòu)中，在加工孔的側(cè)壁上形成摻雜劑源層，并通過退火來向源/漏層中驅(qū)入摻雜劑。摻雜劑的類似可以與源/漏層的摻雜類型相同。例如，對于n型器件，可以使用n型摻雜劑如As或P，濃度可以為約0.01％-5％；對于p型器件，可以使用p型摻雜劑如B，濃度可以為約0.01％-5％。之后，可以去除摻雜劑源層。摻雜劑的驅(qū)入可以在源/漏層中形成如以上結(jié)合圖19(a)和19(b)所述的摻雜分布，從而有助于在源/漏層中形成隔離的島狀部。當(dāng)然，摻雜劑也可以進(jìn)入溝道層1005、1009中?？梢钥刂茡诫s劑的濃度和擴(kuò)散量，使得不會改變溝道層1005、1009的摻雜極性。

于是，在各源/漏層1003、1007、1011中，留下一些分離的島狀部，它們隨后充當(dāng)存儲單元的單元源/漏部。如上所述，這些島狀部的位置由加工孔的位置確定，因此它們的位置與單元溝道部的位置基本上一致。也即，單元源/漏部與單元溝道部在豎直方向上基本對準(zhǔn)。另外，對源/漏層1003、1007、1011的刻蝕量可以相對較少，從而單元溝道部相對于相應(yīng)的單元源/漏部在橫向上凹入。

對于p型器件，在RIE之后，由于SiGe在沒有應(yīng)變的情況下的晶格常數(shù)大于Si在沒有應(yīng)變的情況下的晶格常數(shù)，在Si中產(chǎn)生應(yīng)變，此應(yīng)變會使Si的空穴遷移率大于其在沒有應(yīng)變的情況下的空穴遷移率，或Si的輕空穴的有效質(zhì)量小于其在沒有應(yīng)變的情況下的輕空穴的有效質(zhì)量，或Si的輕空穴的濃度大于其在沒有應(yīng)變的情況下的輕空穴的濃度，進(jìn)而使p型器件的開態(tài)電流增加并因此增強(qiáng)了p型器件的性能。備選地，對于n型器件，在RIE之后，由于Si：C在沒有應(yīng)變的情況下的晶格常數(shù)小于Si在沒有應(yīng)變的情況下的晶格常數(shù)，在Si中產(chǎn)生應(yīng)變，此應(yīng)變會使Si的電子遷移率大于其在沒有應(yīng)變的情況下的電子遷移率，或Si的電子的有效質(zhì)量小于其在沒有應(yīng)變的情況下的電子的有效質(zhì)量，進(jìn)而使n型器件的開態(tài)電流增加并以此增強(qiáng)了n型器件的性能。

另外，如果選用SiGe作為溝道層材料而用Si作為源/漏層材料，此選擇即可以增加p型器件的開態(tài)電流，又可以減小p型器件的關(guān)態(tài)電流，從而增強(qiáng)了p型器件的性能。原因在于Si的禁帶寬度大于SiGe的禁帶寬度，而SiGe中空穴遷移率大于Si的空穴遷移率。

如圖10(b)中所示，各源/漏層和溝道層中豎直方向上對準(zhǔn)的島狀部構(gòu)成了一系列柱狀有源區(qū)(1003/1005/1007/1009/1011)，這些柱狀有源區(qū)形成如圖19(b)中“×”所示的陣列。繞各柱狀有源區(qū)，形成了多層存儲柵堆疊(1019/1021/1023/1025)。如上所述，各層存儲柵堆疊自對準(zhǔn)于相應(yīng)的溝道層1005、1009。

因此，在存儲單元區(qū)中，形成了存儲單元的豎直串，每一存儲單元包括依次疊置的單元源/漏部、單元溝道部和單元源/漏部。由于相鄰的存儲單元之間共享單元源/漏部，所以每一串存儲單元彼此串聯(lián)連接在一起。

這樣，完成了存儲單元區(qū)中存儲單元的制造。但是，此時，加工孔中的空間是浪費的。為了避免這種浪費，根據(jù)本公開的實施例，還可以在加工孔中形成額外的存儲單元。例如，這可以如下進(jìn)行。

由于當(dāng)前堆疊內(nèi)仍存在大量空隙，如圖10(a)和10(b)所示，可以向其中填充電介質(zhì)材料，以實現(xiàn)結(jié)構(gòu)支撐和所需的電隔離。例如，如圖11(a)和11(b)所示，可以經(jīng)由加工孔，向堆疊內(nèi)的空隙中填充電介質(zhì)材料，以形成層間電介質(zhì)層1027。例如，可以通過ALD等工藝，來淀積氧化物。在此，層間電介質(zhì)層1027優(yōu)選地超出硬掩模1015的頂面，并可以對其進(jìn)行平坦化處理如化學(xué)機(jī)械拋光(CMP)。

加工孔同樣被層間電介質(zhì)層1027所填充。為了在加工孔中制作額外的存儲單元，可以清空加工孔。另外，希望在存儲單元區(qū)中形成額外的存儲單元，而并不在接觸區(qū)中形成存儲單元，所以可以只清空存儲單元區(qū)中的加工孔。為此，如圖12(a)、12(b)和12(c)(圖12(a)是沿圖12(c)中AA′線的截面圖，圖12(b)是沿圖12(c)中BB′線的截面圖，圖12(c)是俯視圖)所示，可以利用光刻膠1101遮蔽接觸區(qū)(特別是其中的加工孔)，而露出存儲單元區(qū)。然后，可以選擇性刻蝕如RIE層間電介質(zhì)層1027。于是，露出了加工孔。之后，可以去除光刻膠1101。

然后，如圖13(a)和13(b)(圖13(a)是沿圖13(b)中AA′線的截面圖，圖13(b)是俯視圖)所示，可以在加工孔中形成垂直型的額外存儲單元。例如，可以繞加工孔的側(cè)壁依次形成額外的第一柵介質(zhì)層1103、額外的電荷捕獲層1105和額外的第二柵介質(zhì)層1107。這些層在加工孔的側(cè)壁上延伸，例如可以按照側(cè)墻(spacer)工藝來形成。例如，額外的第一柵介質(zhì)層1103可以包括高K柵介質(zhì)如HfO₂，厚度為約1-10nm；額外的電荷捕獲層1105可以包括電荷捕獲材料如氮化物，厚度為約1-20nm；額外的第二柵介質(zhì)層1107包括高K柵介質(zhì)如HfO₂，厚度為約1-10nm。如圖13(b)中的俯視圖所示，這些層可以(繞隨后形成的有源半導(dǎo)體層1109)形成為同心環(huán)結(jié)構(gòu)。然后，可以將加工孔中的剩余空間中填充有源半導(dǎo)體層1109。例如，可以向加工孔中沉積多晶硅，沉積的量應(yīng)填滿加工孔，并有超出。在沉積同時，可以對多晶硅進(jìn)行原位摻雜，摻雜濃度例如為約1E17-1E19cm^-3。然后，可以對填充的多晶硅進(jìn)行平坦化處理如CMP，CMP可以停止于氮化物層1015。于是，在加工孔中形成了有源半導(dǎo)體層1109。

在此，有源半導(dǎo)體層1109是實心的。但是，本公開不限于此。例如，為了更好的抑制短溝道效應(yīng)，提高器件的性能，可以在額外的第二柵介質(zhì)層1107上形成有源半導(dǎo)體薄層空心結(jié)構(gòu)(未示出)，有源半導(dǎo)體薄層厚度為例如約10-20nm。之后可用電介質(zhì)材料如氧化物或氮化物填滿空心結(jié)構(gòu)。

柵導(dǎo)體層1025經(jīng)由額外的第二柵介質(zhì)層1107、額外的電荷捕獲層1105和額外的第一柵介質(zhì)層1103，可以在有源半導(dǎo)體層1109中限定溝道區(qū)，如圖中的虛線框所示。而在溝道區(qū)的兩側(cè)(例如，與層間電介質(zhì)層1027即原本的源/漏層相對應(yīng)的位置)，可以形成源/漏區(qū)。于是，溝道區(qū)和其上下兩側(cè)的源/漏區(qū)形成了額外的存儲單元，如圖13(a)中的虛線圈所示。由于襯底上疊置了多層?xùn)艑?dǎo)體層1025，因此，在豎直延伸的有源半導(dǎo)體層1109中相應(yīng)地導(dǎo)致了多個疊置的額外存儲單元，它們各自的有源區(qū)是一體延伸的，從而彼此串接在一起。

如圖13(a)和13(b)所示，由于半導(dǎo)體層1109形成了一系列柱狀有源區(qū)，這些柱狀有源區(qū)形成如圖19(b)中“·”所示的陣列。繞各柱狀有源區(qū)，形成了多層存儲柵堆疊(1107/1105/1103/1025；在此，存儲柵堆疊的層由柵導(dǎo)體層1025來限定，盡管1107/1105/1103繞柱狀有源區(qū)1109的表面一體延伸)。

備選地，額外存儲單元的存儲柵堆疊也可以包括鐵電材料。例如，柵堆疊可以包括依次疊置的第一金屬層、鐵電材料層、第二金屬層、柵介質(zhì)層以及柵導(dǎo)體層(未示出)。例如，鐵電材料可以包括氧化鉿如HfO₂、氧化鋯如ZrO₂、氧化鉭如TaO₂、氧化鉿鋯Hf_xZr_1-xO₂(其中x取值為0-1的范圍)如Hf_0.5Zr_0.5O₂、氧化鉿鉭Hf_xTa_1-xO₂(其中x取值為0-1的范圍)如Hf_0.5Ta_0.5O₂、含Si的HfO₂、含Al的HfO₂、BaTiO₃、KH₂PO₄或SBTi，第一金屬層和第二金屬層各自均可以包括TiN。這種情況下，可以在加工孔的側(cè)壁上依次形成柵介質(zhì)層、第二金屬層、鐵電材料層和第一金屬層，例如形成為側(cè)墻的形式。另外，可以在這些層所圍繞的空間中填充有源半導(dǎo)體層如多晶硅。

這樣，就完成了存儲單元區(qū)中存儲單元的制造。隨后，可以制造各種電接觸部以實現(xiàn)所需的電連接。

另外，如果如上所述在接觸區(qū)中形成了用于結(jié)構(gòu)支撐的溝道層島狀部，那么可以去除這些溝道層島狀部，以降低電容或柵之間可能的泄漏。例如，可以清空接觸區(qū)中的加工孔，并經(jīng)由加工孔去除隔離層，然后再去除溝道層島狀部。隨后，再經(jīng)由加工孔填充電介質(zhì)材料以完成隔離層。

為了保護(hù)存儲單元，特別是在加工孔中形成的額外存儲單元(因為其上端當(dāng)前暴露于外)，如圖14(a)和14(b)(分別是沿圖13(b)中AA′線和BB′線的截面)所示，可以在圖13(a)和13(b)所示的結(jié)構(gòu)上形成保護(hù)層1111。例如，可以淀積厚度為約5-150nm的氮化物，形成該保護(hù)層1111。

接下來，可以在層間電介質(zhì)層1027中形成電接觸部。對于三維陣列，本領(lǐng)域存在多種方式來制作互連。例如，可以將接觸區(qū)中的柵堆疊構(gòu)圖為階梯狀，以便形成到各層?xùn)哦询B的電接觸部。以下描述一個具體示例。

例如，如圖15(a)和15(b)所示，例如利用光刻膠(未示出)，選擇性刻蝕如RIE最上層的柵導(dǎo)體層1025之上的各材料層。然后，如圖16(a)和16(b)所示，修整光刻膠，使其向著存儲單元區(qū)回縮，并選擇性刻蝕如RIE最上層的柵導(dǎo)體層1025之上的各材料層。接著，如圖17(a)和17(b)所示，進(jìn)一步修整光刻膠，使其向著存儲單元區(qū)進(jìn)一步回縮，并選擇性刻蝕如RIE最上層的柵導(dǎo)體層1025之上的各材料層。這樣，就將柵導(dǎo)體層形成為階梯形。本領(lǐng)域技術(shù)人員知道多種技術(shù)來將上下疊置的多層在邊緣處形成為階梯形，在此不詳細(xì)描述。

如圖18(a)和18(b)所示，可以淀積電介質(zhì)材料(例如，與層間電介質(zhì)層1027的材料相同)，從而與剩余的層間電介質(zhì)層1027一起構(gòu)成層間電介質(zhì)層1029。在層間電介質(zhì)層1029中，可以形成到公共地電勢面1001w(且因此到所有的最下層存儲單元的源/漏區(qū))的電接觸部1031-1、1131-1，到各層?xùn)艑?dǎo)體1025的電接觸部1031-2、1031-3、1131-2、1131-3，以及到各最上層存儲單元的源/漏區(qū)的電接觸部1031-4、1031-5、1131-4、1131-5、1131-6。這種電接觸部可以通過在層間電介質(zhì)層中形成接觸孔、并在其中填充導(dǎo)電材料如W來制作。

于是，得到了根據(jù)該實施例的存儲器件。如圖18(a)和18(b)所示，該存儲器件可以包括多個存儲單元層(在該示例中，僅示出了兩層)，每個存儲單元層包括第一存儲單元的第一陣列和第二存儲單元的第二陣列。如以上結(jié)合圖19(a)和19(b)所示，第一陣列和第二陣列可以彼此嵌套。

如圖18(b)中所示，每一第一存儲單元包括單元源/漏部、單元溝道部、單元源/漏部的疊層。第一存儲單元在豎直方向上連接成串，在上端連接到相應(yīng)的電接觸部，在下端連接到公共地電勢平面。每一層中的第一存儲單元各自的柵堆疊是一體的。

如圖18(a)中所示，每一第二存儲單元包括由相應(yīng)的柵導(dǎo)體1015在有源半導(dǎo)體層1019中限定的溝道區(qū)以及位于溝道區(qū)兩側(cè)的源/漏區(qū)。沿豎直方向延伸的同一有源半導(dǎo)體層1019中各第二存儲單元在豎直方向上連接成串，在上端連接到相應(yīng)的電接觸部，在下端連接到公共地電勢平面。每一層中的第二存儲單元的柵導(dǎo)體由該層中第一存儲單元的柵導(dǎo)體來提供。

通過到柵導(dǎo)體的電接觸部，可以選擇某一存儲單元層。另外，通過源/漏接觸部，可以選擇某一存儲單元串。

在此，兩種存儲單元的柵堆疊可以是相同類型或不同類型。例如，第一存儲單元的柵堆疊可以是浮柵或電荷俘獲型，第二存儲單元的柵堆疊可以是電荷俘獲型；第一存儲單元的柵堆疊可以是浮柵或電荷俘獲型，第二存儲單元的柵堆疊可以是鐵電型；第一存儲單元的柵堆疊可以是鐵電型，第二存儲單元的柵堆疊可以是電荷俘獲型；或者第一存儲單元和第二存儲單元的柵堆疊均可以是鐵電型。

在該示例中，針對最上層的每個存儲單元的源/漏區(qū)，均形成電接觸部。由于存儲單元的密度較大，故而這種源/漏接觸部的密度較大。根據(jù)另一實施例，可以形成與最下層的存儲單元的源/漏區(qū)電連接的按行(或列)排列的電極，且形成與最上層的存儲單元的源/漏區(qū)電連接的按列(或行)排列的電極。這樣，通過上側(cè)的電極和下側(cè)的電極(彼此交叉形成與存儲單元陣列相對應(yīng)的陣列)，可以選擇相應(yīng)的存儲單元串。

圖20(a)～22示出了根據(jù)本公開另一實施例的制造存儲器件的流程中部分階段的示意圖。以下，將主要描述該實施例與上述實施例的不同之處。

在以上結(jié)合圖12(a)、12(b)和12(c)所述清空存儲單元區(qū)中的加工孔之后，如圖20(a)和20(b)所示，可以經(jīng)由加工孔，分別選擇性回蝕第一柵介質(zhì)層1019、浮柵層或電荷捕獲層1021、第二柵介質(zhì)層1023，以使它們相對橫向凹入。然后，如圖21所示，可以在凹入中填充柵導(dǎo)體材料1203。柵導(dǎo)體材料1203可以與柵導(dǎo)體層1025是相同的材料。這種填充例如可以通過淀積然后回蝕來實現(xiàn)。

接下來，可以如上所述在加工孔中形成額外的存儲單元，如圖22所示。在該示例中，柵導(dǎo)體層1025與柵導(dǎo)體材料1203可以彼此接觸，從而一起構(gòu)成第二存儲單元的柵導(dǎo)體，該柵導(dǎo)體經(jīng)由額外的第二柵介質(zhì)層1107、額外的電荷捕獲層1105和額外的第一柵介質(zhì)層1103，可以在有源半導(dǎo)體層1109中限定溝道區(qū)，如圖中的虛線框所示。相比于上述實施例，加大了第二存儲單元的柵寬。

圖23(a)～29(b)示出了根據(jù)本公開另一實施例的制造存儲器件的流程中部分階段的示意圖。

在以上結(jié)合圖8(a)和8(b)所述的形成用于第一存儲單元的存儲柵堆疊的過程中，代替形成柵導(dǎo)體層1025，而是形成犧牲柵導(dǎo)體層1025′，例如多晶硅(例如，非摻雜多晶硅)。隨后，可以按照以上描述的相同工藝進(jìn)行。在經(jīng)歷以上結(jié)合圖12(a)、12(b)和12(c)所述清空存儲單元區(qū)中加工孔的操作之后，如圖23(a)和23(b)所示，在存儲單元區(qū)中露出加工孔。此時，在加工孔中露出犧牲柵導(dǎo)體層1025′的側(cè)壁。之后，可以去除光刻膠1101。

然后，如圖24(a)和24(b)所示，可以經(jīng)由加工孔，例如通過選擇性刻蝕，回蝕犧牲柵導(dǎo)體層1025′，使其相對橫向凹入。接著，可以分別選擇性刻蝕第二柵介質(zhì)層1023、浮柵層或電荷捕獲層1021、第一柵介質(zhì)層1019。由于回蝕后犧牲柵導(dǎo)體層1025′的存在，第二柵介質(zhì)層1023、浮柵層或電荷捕獲層1021、第一柵介質(zhì)層1019可以相對橫向凹入大致相同的程度。

隨后，如圖25(a)和25(b)所示，可以經(jīng)由加工孔，在凹入中填充犧牲柵導(dǎo)體層的材料，因此在此將其與犧牲柵導(dǎo)體層一體示出為1025′(以虛線示意性示出了它們的邊界)。這種填充例如可以通過淀積然后回蝕來實現(xiàn)。

接下來，可以如上所述在加工孔中形成額外的存儲單元，如圖26(a)和26(b)所示。圖26(a)和26(b)所示的結(jié)構(gòu)與圖22中所示的結(jié)構(gòu)基本上相同，除了犧牲柵導(dǎo)體層1025′取代了柵導(dǎo)體層1025之外。

然后，可以進(jìn)行替代柵工藝，利用最終的柵導(dǎo)體層來代替犧牲柵導(dǎo)體層。

為了去除犧牲柵導(dǎo)體層1025′，需要到達(dá)各犧牲柵導(dǎo)體層1025′的加工通道。為此，例如如圖27(a)和27(b)所示，可以在有源區(qū)之外的部分中，優(yōu)選地，在存儲單元區(qū)的邊緣處如存儲單元區(qū)與接觸區(qū)之間的邊界處，形成貫穿各用于第一存儲單元的存儲柵堆疊的溝槽。例如，這可以通過光刻來實現(xiàn)。在此之前，為了保護(hù)存儲單元，特別是在加工孔中形成的額外存儲單元(因為其上端當(dāng)前暴露于外)，可以先形成保護(hù)層1111，如以上結(jié)合圖14(a)和14(b)所述。

接著，如圖28(a)和28(b)所示，可以經(jīng)由上述溝槽，選擇性刻蝕犧牲柵導(dǎo)體層1025′，以去除犧牲柵導(dǎo)體層1025′。在由于犧牲柵導(dǎo)體層1025′而留下的空間中，可以經(jīng)由上述溝槽，填充最終的柵導(dǎo)體層1025″，例如金屬柵導(dǎo)體如W。例如，這可以通過淀積如ALD或CVD，向由于犧牲柵導(dǎo)體層1025′而留下的空間中填充W，淀積的W足夠多，從而填滿所述空間以及溝槽。之后，可以對淀積的W進(jìn)行平坦化處理如CMP，CMP可以停止于保護(hù)層1111。在淀積金屬柵導(dǎo)體層之前，還可淀積薄的阻擋層如TiN(未示出)。

在該示例中，柵導(dǎo)體層1025″柵導(dǎo)體經(jīng)由額外的第二柵介質(zhì)層1107、額外的電荷捕獲層1105和額外的第一柵介質(zhì)層1103，可以在有源半導(dǎo)體層1109中限定溝道區(qū)，如圖28(a)中的虛線框所示。相比于上述實施例，加大了第二存儲單元的柵寬。第一存儲單元的情況與上述實施例中相同，如圖28(b)所示。

之后，如圖29(a)和29(b)所示，可以去除溝槽中填充的柵導(dǎo)體層，以便使得各層?xùn)艑?dǎo)體層之間斷開。這可以通過對柵導(dǎo)體層進(jìn)行選擇性刻蝕如RIE，RIE可以在豎直方向上進(jìn)行。這種RIE將上述溝槽中的柵導(dǎo)體層去除，從而使得各柵導(dǎo)體層之間斷開。另外，可以經(jīng)由上述溝槽，對柵導(dǎo)體層1025″(以及阻擋層，如果存在的話)進(jìn)行進(jìn)一步回蝕，以確保各層?xùn)艑?dǎo)體層之間能夠完全斷開。之后，可以在空隙(例如，上述溝槽以及柵導(dǎo)體層1025″回蝕而釋放的空間)中填充電介質(zhì)層1027′如氧化物。

之后，可以如上所述來形成接觸部，在此不再贅述。

在以上實施例中，第二存儲柵堆疊(除了柵導(dǎo)體之外)被示出為在加工孔的側(cè)壁上連續(xù)延伸。但是，本公開不限于此，例如，可以將其形成為彼此分離的多層，各層與相應(yīng)層的第一存儲柵堆疊相對應(yīng)，特別是在第二存儲柵堆疊包括鐵電材料或者浮柵層的情況下。

圖30(a)～35(b)示出了根據(jù)本公開另一實施例的制造存儲器件的流程中部分階段的示意圖。以下，將主要描述該實施例與上述實施例的不同之處。

在以上結(jié)合圖10(a)和10(b)所述分離各第一存儲單元的源/漏部之后，可以經(jīng)由就加工孔在堆疊內(nèi)空隙的表面上形成一保護(hù)層1051，如圖30(a)和30(b)所示。例如，可以淀積一薄層氮化物，厚度為約約1-5nm。該保護(hù)層1051可以在后繼對第二存儲單元的柵堆疊進(jìn)行處理時保護(hù)第一存儲單元的柵堆疊。之后，如以上結(jié)合圖11(a)和11(b)所述，可以經(jīng)由加工孔，向堆疊內(nèi)的空隙中填充電介質(zhì)材料，以形成層間電介質(zhì)層1027。

如以上結(jié)合圖12(a)、12(b)和12(c)所述，可以清空存儲單元區(qū)中的加工孔。在此，如圖31(a)和31(b)所示，在利用掩模1101選擇性刻蝕如RIE層間電介質(zhì)層1027從而露出加工孔之后，可以進(jìn)一步選擇性刻蝕如RIE保護(hù)層1051。這樣，保護(hù)層1051在(存儲單元區(qū)中的)加工孔的側(cè)壁上延伸的部分可被去除，而其余部分由于被遮擋從而可以保留。特別是，如圖31(b)所示，第一存儲單元的柵堆疊(1019/1021/1023)被保護(hù)層1051所覆蓋。之后，可以去除光刻膠1101。

然后，如圖32(a)和32(b)所示，可以在加工孔中形成垂直型的額外存儲單元。形成額外存儲單元的操作與以上結(jié)合圖13(a)和13(b)描述的操作基本上相同。但是，在該示例中，形成了不同的柵堆疊。例如，可以繞加工孔的側(cè)壁依次形成柵介質(zhì)層1503、第一金屬層1505、鐵電材料層1507和第二金屬層1509。例如，柵介質(zhì)層1503可以包括高K柵介質(zhì)，厚度為約1-10nm；第一金屬層1505可以包括TiN，厚度為約1-10nm；鐵電材料層1507可以包括Hf_1-xZr_xO₂，厚度為約1-20nm；第二金屬層1509可以包括TiN，厚度為約1-10nm。另外，加工孔中填充的有源半導(dǎo)體層1109可以包括多晶硅，摻雜濃度為約1E16-1E19cm^-3。

在此，如圖32(a)所示，一體延伸的金屬層1505、1509可能造成電性能上的問題。為此，可以將它們彼此分離。

為了能夠?qū)τ糜陬~外存儲單元的柵堆疊進(jìn)行處理，類似以上結(jié)合圖圖27(a)和27(b)所示，可以在有源區(qū)之外的部分中，優(yōu)選地，在存儲單元區(qū)的邊緣處如存儲單元區(qū)與接觸區(qū)之間的邊界處，形成能夠使堆疊中各層間電介質(zhì)層1027的側(cè)壁露出的溝槽，以用作加工通道。然后，可以經(jīng)由該溝槽，選擇性刻蝕(例如，各向同性刻蝕)層間電介質(zhì)層1027，以去除層間電介質(zhì)層1027，如圖33(a)和33(b)所示。在此，保護(hù)層1051可以保護(hù)大部分的材料層。此外，如圖33(a)所示，在各第一存儲柵堆疊之間，露出了第二存儲柵堆疊。

于是，如圖34所示，可以經(jīng)由該溝槽，選擇性刻蝕柵介質(zhì)層1503、第一金屬層1505、鐵電材料層1507和第二金屬層1509。這樣，第二柵堆疊可以分離為與各層第一柵堆疊相對應(yīng)的多層。由于保護(hù)層1051的存在，刻蝕可以不影響第一柵堆疊。

然后，如圖35(a)和35(b)所示，可以經(jīng)由該溝槽，向堆疊內(nèi)的空隙中填充電介質(zhì)材料，以實現(xiàn)結(jié)構(gòu)支撐和所需的電隔離。對此，可以參見以上結(jié)合圖11(a)和11(b)所述。

隨后的操作可以與上述實施例相同，在此不再贅述。

另外，根據(jù)本公開的實施例，還可以在第一柱狀有源區(qū)和/或第二柱狀有源區(qū)的最上端和/或最下端增加選擇晶體管，在此不再贅述。這種選擇晶體管也可以是豎直型器件。

根據(jù)本公開實施例的存儲器件可以應(yīng)用于各種電子設(shè)備。例如，存儲器件可以存儲電子設(shè)備操作所需的各種程序、應(yīng)用和數(shù)據(jù)。電子設(shè)備還可以包括與存儲器件相配合的處理器。例如，處理器可以通過允許存儲器件中存儲的程序來操作電子設(shè)備。這種電子設(shè)備例如智能電話、計算機(jī)、平板電腦(PC)、可穿戴智能設(shè)備、移動電源等。

在以上的描述中，對于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒有做出詳細(xì)的說明。但是本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過各種技術(shù)手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實施例，但是這并不意味著各個實施例中的措施不能有利地結(jié)合使用。

以上對本公開的實施例進(jìn)行了描述。但是，這些實施例僅僅是為了說明的目的，而并非為了限制本公開的范圍。本公開的范圍由所附權(quán)利要求及其等價物限定。不脫離本公開的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本公開的范圍之內(nèi)。