本發(fā)明涉及一種電阻式存儲器及其制造方法，且尤其涉及一種三維電阻式存儲器及其制造方法。

背景技術(shù)：

電阻式隨機(jī)存取存儲器(resistiverandomaccessmemory，rram)屬于非易失性存儲器的一種。因電阻式隨機(jī)存取存儲器具有結(jié)構(gòu)簡單、操作電壓低、操作時間快速、可多比特存儲、成本低、耐久性佳等優(yōu)點(diǎn)，故目前被廣泛地研究中。電阻式隨機(jī)存取存儲器常用的基本結(jié)構(gòu)是以一個晶體管加上一個電阻(1t1r)或一個二極管加上一個電阻(1d1r)所組成。通過改變外加偏壓的方式改變電阻的電阻值，使元件處于高電阻態(tài)(highresistancestate)或低電阻態(tài)(lowresistancestate)，并借此判讀數(shù)字信號的0或1。

三維非易失性存儲器使存儲器中單位面積的儲存比特增加。交叉點(diǎn)陣列存儲器(crosspointarraymemory)是一種常見的三維非易失性存儲器。然而，在具有多層結(jié)構(gòu)的交叉點(diǎn)陣列存儲器的制造方法中，在形成每一層的元件時皆需要進(jìn)行圖案化制程，因此制程步驟較為繁雜且昂貴。此外，交叉點(diǎn)陣列存儲器具有潛泄漏電(sneakcurrent)的問題，其將會意外地造成未選擇的存儲器單元重置(reset)或設(shè)定(set)，導(dǎo)致可靠度下降。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供一種三維電阻式存儲器及其制造方法，其所制作的三維電阻式存儲器具有彼此相連的晶體管元件與存儲器元件。

本發(fā)明的一實(shí)施例提供一種三維電阻式存儲器。三維電阻式存儲器包括通道柱、第一柵極柱、第一柵極介電層、第一堆疊結(jié)構(gòu)、第二堆疊結(jié)構(gòu)、可變電阻柱以及電極柱。通道柱配置在基底上。第一柵極柱配置在通道柱的第一側(cè)的基底上。第一柵極介電層配置于通道柱與第一柵極柱之間。第一堆疊結(jié)構(gòu)與第二堆疊結(jié)構(gòu)分別配置于通道柱的彼此相對的第二側(cè)與第三側(cè)的基底上，其中第一堆疊結(jié)構(gòu)與第二堆疊結(jié)構(gòu)各自包括交互堆疊的多個導(dǎo)體材料層與多個絕緣材料層?？勺冸娮柚渲糜诘谝欢询B結(jié)構(gòu)的與通道柱相對的一側(cè)的基底上。電極柱配置于基底上，且位于可變電阻柱的內(nèi)部。

依照本發(fā)明的一實(shí)施例所述，在上述三維電阻式存儲器中，導(dǎo)體材料層的材料包括氮化鈦或氮化鉭。

依照本發(fā)明的一實(shí)施例所述，在上述三維電阻式存儲器中，電極柱由外部往內(nèi)部依序包括離子交換層、阻障層與電極層。

依照本發(fā)明的一實(shí)施例所述，在上述三維電阻式存儲器中，還包括絕緣柱，其配置于基底上，且位于通道柱的內(nèi)部。

依照本發(fā)明的一實(shí)施例所述，在上述三維電阻式存儲器中，第一堆疊結(jié)構(gòu)的與可變電阻柱連接的側(cè)壁具有多個凹槽，且多個凹槽中的一者位于相鄰兩個導(dǎo)體材料層之間或相鄰兩個絕緣材料層之間。

依照本發(fā)明的一實(shí)施例所述，在上述三維電阻式存儲器中，還包括第二柵極柱以及第二柵極介電層。第二柵極柱配置在通道柱的與第一側(cè)相對的第四側(cè)的基底上。第二柵極介電層配置于通道柱與第二柵極柱之間。

依照本發(fā)明的一實(shí)施例所述，在上述三維電阻式存儲器中，還包括位線以及字線。位線電性連接電極柱。字線電性連接第一柵極柱與第二柵極柱中至少一者。位線與字線中至少一者的延伸方向與第二堆疊結(jié)構(gòu)的延伸方向交錯。

本發(fā)明的另一實(shí)施例提供一種三維電阻式存儲器。三維電阻式存儲器包括堆疊結(jié)構(gòu)、第一柵極柱、第一柵極介電層、可變電阻柱以及電極柱。堆疊結(jié)構(gòu)配置于基底上且具有彼此垂直的線部與突出部。堆疊結(jié)構(gòu)包括交互堆疊的多個導(dǎo)體材料層與多個絕緣材料層。第一柵極柱配置在突出部的第一側(cè)的基底上。第一柵極介電層配置于突出部與第一柵極柱之間?？勺冸娮柚渲糜谕怀霾康呐c線部相對的一側(cè)的基底上。電極柱配置于基底上，且位于可變電阻柱的內(nèi)部。

本發(fā)明提供一種三維電阻式存儲器的制造方法，包括下列步驟。于基底上形成堆疊結(jié)構(gòu)，其中堆疊結(jié)構(gòu)包括交互堆疊的多個導(dǎo)體材料層與多個絕緣材料層。移除部分堆疊結(jié)構(gòu)以暴露出基底，且形成彼此相連的第一堆疊部以及第二堆疊部。第一堆疊部的延伸方向與第二堆疊部的延伸方向互相垂直。于基底上形成第一絕緣層，第一絕緣層位于第一堆疊部以及第二堆疊部的側(cè)邊。移除部分第一絕緣層而暴露出基底且形成第一開孔。第一開孔位于第二堆疊部的一側(cè)且通過第一絕緣層與第二堆疊部分隔開。于第一開孔中形成第一柵極材料層。移除部分第一絕緣層而形成第二開孔，其中第二堆疊部位于第一堆疊部與第二開孔之間。于第二開孔的側(cè)壁上依序形成可變電阻層與電極材料層。

依照本發(fā)明的一實(shí)施例所述，在上述三維電阻式存儲器的制造方法中，于基底上形成第一絕緣層之后且于形成第一開孔之前還包括移除部分第二堆疊部而形成第三開孔以及第三堆疊部，其中第三開孔位于第一堆疊部以及第三堆疊部之間。于第三開孔中形成通道材料層。

依照本發(fā)明的一實(shí)施例所述，在上述三維電阻式存儲器的制造方法中，于第三開孔中形成通道材料層之后，還包括于通道材料層的內(nèi)部形成第二絕緣層。

基于上述，于本發(fā)明的三維電阻式存儲器中，晶體管元件與存儲器元件彼此相連，其中晶體管元件包含位于不同層的晶體管單元，且存儲器元件中與各層的晶體管單元鄰近的部分作為一個存儲器單元。因此，在對三維電阻式存儲器進(jìn)行操作時可通過對位于不同層的晶體管單元進(jìn)行個別控制來抑制潛泄漏電，進(jìn)而避免未選擇的存儲器單元意外地重置或設(shè)定。此外，形成上述三維電阻式存儲器的方法簡單，位于不同層的晶體管單元所共用的柵極柱(例如，柵極材料層)可在單一制程步驟中形成，因此可減少制程步驟，節(jié)省制造成本。

在本發(fā)明的一實(shí)施例中，位于不同層的晶體管單元所共用的柵極柱(例如，柵極材料層)以及通道柱(例如，通道材料層)均可在單一制程步驟中形成，故可進(jìn)一步減少制程步驟及節(jié)省制造成本。

在另一實(shí)施例中，可不形成通道柱而使堆疊結(jié)構(gòu)中的導(dǎo)體材料層的一部分作為晶體管元件的通道。此時，導(dǎo)體材料層使用例如是氮化鎵的高載子遷移率的材料，故可進(jìn)一步提升晶體管元件的操作速度。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。

附圖說明

圖1a至圖5a是依據(jù)第一實(shí)施例示出的三維電阻式存儲器的制造方法的俯視圖，其中圖1b是依據(jù)圖1a中的i-i’剖面所示出的剖面示意圖，圖5b是依據(jù)圖5a中的ii-ii’剖面所示出的剖面示意圖。

圖6是第一實(shí)施例的三維電阻式存儲器的立體示意圖。

圖7a是第二實(shí)施例的三維電阻式存儲器的可變電阻柱與電極柱的剖面示意圖。

圖7b是第三實(shí)施例的三維電阻式存儲器的可變電阻柱與電極柱的剖面示意圖。

圖8至圖12分別是第四實(shí)施例至第八實(shí)施例的三維電阻式存儲器的立體示意圖。

具體實(shí)施方式

圖1a至圖5a是依據(jù)第一實(shí)施例示出的三維電阻式存儲器的制造方法的俯視圖，其中圖1b是依據(jù)圖1a中的i-i’剖面所示出的剖面示意圖，圖5b是依據(jù)圖5a中的ii-ii’剖面所示出的剖面示意圖。

請參照圖1a與圖1b，于基底100上形成堆疊結(jié)構(gòu)102。在一實(shí)施例中，基底100例如是半導(dǎo)體基底，例如含硅基底。在另一實(shí)施例中，基底100例如是介電基底。堆疊結(jié)構(gòu)102包括交互堆疊的多個導(dǎo)體材料層102a與多個絕緣材料層102b。導(dǎo)體材料層102a的材料例如是氮化鈦或氮化鉭。絕緣材料層102b的材料例如是氧化硅。堆疊結(jié)構(gòu)102的形成方式例如是以化學(xué)氣相沉積法交替地形成導(dǎo)體材料層102a與絕緣材料層102b。在本實(shí)施例中，雖以兩層導(dǎo)體材料層102a與兩層絕緣材料層102b為例進(jìn)行說明，但本發(fā)明對導(dǎo)體材料層102a與絕緣材料層102b的數(shù)量并不做任何限制。此外，在本實(shí)施例的堆疊結(jié)構(gòu)102中最底層為絕緣材料層102b而最頂層為導(dǎo)體材料層102a。然而，在其他實(shí)施例中也可以是最底層為導(dǎo)體材料層102a而最頂層為絕緣材料層102b，此時基底100為介電基底。

然后，請參照圖2，移除部分堆疊結(jié)構(gòu)102以暴露出基底100，且形成堆疊部104以及堆疊部106。移除部分堆疊結(jié)構(gòu)102的方式例如是進(jìn)行干式蝕刻制程。堆疊部104的延伸方向與堆疊部106的延伸方向互相垂直。接著，于暴露出的基底100上形成絕緣層108，且絕緣層108位于堆疊部104以及堆疊部106的側(cè)邊。絕緣層108的材料例如為氧化硅，且絕緣層108的形成方式例如是進(jìn)行化學(xué)氣相沉積制程。

接著，請參照圖3，移除部分堆疊部106而形成暴露出基底100的開孔110以及堆疊部112，其中開孔110位于堆疊部104以及堆疊結(jié)構(gòu)112之間。移除部分堆疊部106的方式例如是進(jìn)行干式蝕刻制程。然后，于開孔110中形成通道材料層114。通道材料層114的材料包括非晶硅、多晶硅或兩者，可經(jīng)摻雜或未摻雜，且形成通道材料層114的方法例如是進(jìn)行化學(xué)氣相沉積制程。在本實(shí)施例中，通道材料層114可填滿開孔110。

而后，請參照圖4，移除部分絕緣層108以形成暴露出基底100的開孔118。移除部分絕緣層108的方式例如是進(jìn)行干式蝕刻制程。在此步驟中，移除位于通道材料層114的一側(cè)的部分絕緣層108而形成開孔118，且所形成的開孔118不與通道材料層114連接。詳細(xì)地說，開孔118是通過絕緣層108與通道材料層114分隔開或隔絕。接著，于開孔118中形成柵極材料層120。至此，完成了本實(shí)施例的晶體管元件200的制作。在本實(shí)施例的晶體管元件200，柵極材料層120作為柵極，通道材料層114作為通道區(qū)域，柵極材料層120與通道材料層114之間的絕緣層108作為柵極介電層。此外，在堆疊部104或堆疊結(jié)構(gòu)112的鄰近通道材料層114中的每一層的導(dǎo)體材料層102a可作為晶體管元件200的源極/漏極。

此外，晶體管元件200由位于不同層的個別晶體管單元所構(gòu)成。每一個晶體管單元由堆疊部104中的一層的導(dǎo)體材料層102a、與其對應(yīng)的堆疊部112中的相同層的導(dǎo)體材料層102a以及位于兩者間的通道材料層114與柵極材料層120構(gòu)成，且這些晶體管單元通過堆疊部104與堆疊部112中的絕緣材料層102b區(qū)隔。

在本實(shí)施例中，于開孔118中形成柵極材料層120之前，可選擇性地進(jìn)行激光退火制程。激光退火制程可為一種低熱預(yù)算退火(lowthermalbudgetannealing)，其可將熱預(yù)算局限于通道材料層114中。此種低熱預(yù)算退火可維持三維圖案化結(jié)構(gòu)的完整性(integrity)，且避免通道材料層114中的多晶硅與鄰近介電材料發(fā)生摻混(mixing)。因此，通道材料層114中的多晶硅可均勻地生長為具有低缺陷與高遷移率的較大晶粒，進(jìn)而使晶體管元件200具有低漏電與高開啟電流(oncurrent)的優(yōu)點(diǎn)。

在本實(shí)施例中，先形成通道材料層114而后形成柵極材料層120，可避免作為晶體管柵極的柵極材料層120在形成通道材料層114的過程中受損，進(jìn)而提高晶體管元件200的可靠度。

接著，請參照圖5a與圖5b，移除堆疊部112的一側(cè)的部分絕緣層108而形成開孔126，使堆疊部112位于通道材料層114與開孔126之間。移除部分絕緣層108的方式例如是進(jìn)行干式蝕刻制程。接著，于開孔126的側(cè)壁上依序形成可變電阻層128與電極材料層132。形成可變電阻層128與電極材料層132的方式例如是進(jìn)行化學(xué)沉積制程或原子層沉積制程。在本實(shí)施例中，形成電極材料層132的步驟包括由開孔126的外部往內(nèi)的方向依序形成離子交換層132a、阻障層132b以及電極層132c。在一實(shí)施例中，離子交換層132a可為氧交換層。離子交換層132a的材料例如是鈦、鋁或鉭。阻障層132b的材料例如是氮氧化鈦或氧化鋁。電極層132c的材料例如是氮化鈦或氮化鉭。至此，完成本實(shí)施例的存儲器元件300的制作。在本實(shí)施例的存儲器元件300中，可變電阻層128作為可變電阻柱，而電極材料層132則作為電極柱。

在本實(shí)施例中，在移除部分絕緣層108而形成開孔126的步驟中，使用對導(dǎo)體材料層102a與絕緣材料層102b的蝕刻速率相近的蝕刻劑進(jìn)行蝕刻，且通過調(diào)整蝕刻參數(shù)使得開孔126的側(cè)壁為實(shí)質(zhì)上垂直或呈平滑狀。

之后，請參照圖6(為清楚說明，省略示出絕緣層108)，形成電性連接至電極材料層132的位線bl以及電性連接至柵極材料層120的字線wl，其中位線bl與字線wl的延伸方向與堆疊部104的延伸方向交錯。至此，完成本實(shí)施例的三維電阻式存儲器10制作。位線bl與字線wl的形成方法為本領(lǐng)域技術(shù)人員所熟知，于此不另行說明。

此外，在三維電阻式存儲器10中，絕緣材料層102b具有厚度h，且堆疊部104與堆疊部112之間具有長度l(即，通道長度)。在本實(shí)施例中，厚度h例如是長度l的10倍以上，因此可避免在操作過程中位于不同層的晶體管單元間的互相干擾(crosstalk)，故可提高晶體管元件200的可靠度。具體地說，各層之間的距離(即，各絕緣材料層102b厚度h)夠大而足以抑制各層之間的漏電現(xiàn)象。

在三維電阻式存儲器10中，存儲器元件300中與各層的晶體管單元鄰近的部分作為一個存儲器單元。因此，在對三維電阻式存儲器10進(jìn)行操作時可通過對位于不同層的晶體管單元進(jìn)行個別控制來抑制潛泄漏電，進(jìn)而避免未選擇的存儲器單元意外地重置或設(shè)定所造成的三維電阻式存儲器10的可靠度下降問題。此外，本實(shí)施例中三維電阻式存儲器10中位于不同層的晶體管單元所共用的柵極材料層120是在同一制程步驟中形成，且所共用的通道材料層114也是在同一制程步驟中形成。此以方式，與現(xiàn)有的制作交叉點(diǎn)陣列存儲器的制程步驟相比，在本實(shí)施例的三維電阻式存儲器10的制造方法中可用較少的制程步驟所形成。

圖7a是第二實(shí)施例的三維電阻式存儲器的可變電阻柱與電極柱的剖面示意圖。

請參照圖7a與圖5b，第二實(shí)施例與第一實(shí)施例的差異在于：在第二實(shí)施例中，堆疊部112的與可變電阻層128連接的側(cè)壁具有多個凹槽130a，且多個凹槽130a中的一者位于兩個相鄰的絕緣材料層102b之間。詳細(xì)地說，第二實(shí)施例中，在移除部分絕緣層108而形成開孔126的步驟中同時于絕緣材料層102b之間形成凹槽130a。形成凹槽130a的方式例如是在形成開孔126時使用對導(dǎo)體材料層102a的蝕刻速率比對絕緣材料層102b的蝕刻速率高的蝕刻劑進(jìn)行蝕刻。接著，在形成凹槽130a后，如圖5b所述，于開孔126的側(cè)壁上依序形成可變電阻層128與電極材料層132。在本實(shí)施例中，通過凹槽130a的設(shè)置可阻礙氧在離子交換層132a內(nèi)延垂直方向的擴(kuò)散或移動，進(jìn)而避免垂直方向上不同存儲器單元之間的互相干擾。

圖7b是第三實(shí)施例的三維電阻式存儲器的可變電阻柱與電極柱的剖面示意圖。

請參照圖7b，第三實(shí)施例與第二實(shí)施例的差異在于第三實(shí)施例中堆疊部112的與可變電阻層128連接的側(cè)壁具有多個凹槽130b，且多個凹槽130b中的一者位于兩個相鄰的導(dǎo)體材料層102a之間。在本實(shí)施例中，移除部分絕緣層108而形成開孔126的步驟中，還包括同時于導(dǎo)體材料層102a之間形成多個凹槽130b。詳細(xì)地說，形成多個凹槽130b的方法，是以使用對絕緣材料層102b的蝕刻速率比對導(dǎo)體材料層102a的蝕刻速率高的蝕刻劑進(jìn)行蝕刻。相似于第二實(shí)施例的凹槽130a，第三實(shí)施例的凹槽130b的設(shè)置可避免垂直方向上不同存儲器單元之間的互相干擾。

圖8至圖12分別是第四實(shí)施例至第八實(shí)施例的三維電阻式存儲器的立體示意圖。

請參照圖8(為清楚說明，省略示出絕緣層108)，在第四實(shí)施例中，三維電阻式存儲器20與三維電阻式存儲器10的差異在于：在三維電阻式存儲器20中，字線wl的延伸方向與堆疊部104的延伸方向?yàn)槠叫小?/p>

請參照圖9(為清楚說明，省略示出絕緣層108)，在第五實(shí)施例中，三維電阻式存儲器30與三維電阻式存儲器10的差異在于：在三維電阻式存儲器30中，位線bl的延伸方向與堆疊部104的延伸方向?yàn)槠叫小?/p>

請參照圖10(為清楚說明，省略示出絕緣層108)，在第六實(shí)施例中，三維電阻式存儲器40與三維電阻式存儲器10的差異在于：三維電阻式存儲器40中晶體管元件200的通道材料層114中具有絕緣層116。詳細(xì)地說，在本實(shí)施例中，在如圖3所述移除部分堆疊部106而形成暴露出基底100的開孔110以及堆疊部112的步驟之后，于開孔110的側(cè)壁上形成通道材料層114，且通道材料層114未填滿開孔110。接著，于開孔110中形成絕緣層116。絕緣層116的形成方式例如是進(jìn)行化學(xué)氣相沉積制程。

在本實(shí)施例中，通過設(shè)置絕緣層116于通道材料層114中，可使晶體管元件200的通道薄化。因此，當(dāng)晶體管元件200為短通道元件時，可降低在短通道元件中特別嚴(yán)重的截止態(tài)漏電(off-stateleakage)。

請參照圖11(為清楚說明，省略示出絕緣層108)，在第七實(shí)施例中，三維電阻式存儲器50與三維電阻式存儲器10的差異如下：三維電阻式存儲器50的晶體管元件400還包括除了第一柵極柱(例如，柵極材料層120)之外的第二柵極柱(例如，柵極材料層124)。第二柵極柱配置于通道柱(例如，通道材料層114)一側(cè)的基底100上。在此實(shí)施例中，第一柵極柱(例如，柵極材料層120)以及第二柵極柱(例如，柵極材料層124)配置于柵極柱(柵極材料層120)的相對側(cè)。詳細(xì)地說，在本實(shí)施例中，如圖4所述移除部分絕緣層108以形成開孔118的步驟中，同時在通道材料層114相對于開孔118的一側(cè)形成開孔122，且開孔122通過絕緣層108與通道材料層114分隔開。接著于開孔122中形成柵極材料層124(即上述的第二柵極柱)。在本實(shí)施例中，由于晶體管元件400具有雙柵極結(jié)構(gòu)，可進(jìn)一步避免短通道效應(yīng)的問題。

請參照圖12(為清楚說明，省略示出絕緣層108)，在第八實(shí)施例中，三維電阻式存儲器60與三維電阻式存儲器10的差異如下：在第八實(shí)施例中，由堆疊部106取代第一實(shí)施例中晶體管元件200的通道材料層114與堆疊部112。第八實(shí)施例的堆疊結(jié)構(gòu)具有彼此垂直的線部(例如堆疊部104)與突出部(例如堆疊部106)。第八實(shí)施例的堆疊結(jié)構(gòu)包括交互堆疊的多個導(dǎo)體材料層102a與多個絕緣材料層102b，且導(dǎo)體材料層102a的材料例如是氮化鎵(gan)或砷化銦鎵(ingaas)。

此外，三維電阻式存儲器60還可通過金屬層136及介層窗134電性連接至外部線路。金屬層136位于堆疊部104的上方，且金屬層136通過介層窗134與堆疊部104電性連接。

詳細(xì)地說，在第八實(shí)施例中，可不進(jìn)行如圖3所描述的移除部分堆疊部106而形成暴露出基底100的開孔110以及堆疊部112的步驟。

如圖12所示，在進(jìn)行如圖5a所描述的依序形成可變電組層128與電極材料層132之后，至此已形成本實(shí)施例的三維電阻式存儲器60。之后在堆疊部104上形成層間絕緣層(未示出)，并圖案化所述層間絕緣層而形成介層窗開口(未示出)，其暴露出部分堆疊部104。接著形成介層窗134于介層窗開口中，并且形成金屬層136于介層窗134上，使金屬層136與介層窗134電性連接。

在本實(shí)施例中，三維電阻式存儲器60包括晶體管元件500與存儲器元件600，其中晶體管元件500的柵極材料層120可作為柵極，柵極材料層120與堆疊部106之間的絕緣層108作為柵極介電層。此外，晶體管元件500中，堆疊部106中鄰近柵極材料層120的每層導(dǎo)體材料層102a的一部分可作為通道，堆疊部106中遠(yuǎn)離堆疊部104的每層導(dǎo)體材料層102a的另一部分可作為漏極/源極(例如漏極)，且堆疊部104的每層導(dǎo)體材料層102a可作為漏極/源極(例如源極線)。

此外，在本實(shí)施例中，存儲器元件600由堆疊部106中每層導(dǎo)體材料層102a中鄰近可變電阻層128的一側(cè)的部分、可變電阻層128與電極材料層132所組成。

在本實(shí)施例中，由于不同層的晶體管單元可通過絕緣材料層102b隔離，因此在對三維電阻式存儲器60進(jìn)行操作時可通過對位于不同層的晶體管單元進(jìn)行個別控制來進(jìn)一步抑制潛泄漏電，而避免未選擇的存儲器單元意外地重置或設(shè)定。此外，由于在本實(shí)施例中導(dǎo)體材料層102a所使用的材料例如是高載子遷移率的氮化鎵(gan)或砷化銦鎵(ingaas)，故可提高晶體管元件500的操作速度。再者，可通過形成金屬層與介層窗，進(jìn)而降低晶體管元件500與外部線路之間信號傳輸路徑上的電阻。

綜上所述，本發(fā)明所提出的三維電阻式存儲器包含彼此相連的晶體管元件與存儲器元件，其中晶體管元件包含位于不同層的晶體管單元，且存儲器元件中與各層的晶體管單元鄰近的部分作為一個存儲器單元。因此，在對三維電阻式存儲器進(jìn)行操作時可通過對位于不同層的晶體管單元進(jìn)行個別控制來抑制潛泄漏電，進(jìn)而避免未選擇的存儲器單元意外地重置或設(shè)定。此外，不同層的晶體管單元通過絕緣材料層區(qū)隔，故可避免在操作過程中位于不同層的晶體管單元間的互相干擾。

本發(fā)明所提出的三維電阻式存儲器的制造方法中，三維電阻式存儲器的位于不同層的晶體管單元所共用的柵極柱(例如，柵極材料層)是在同一制程步驟中形成，故可減少制程步驟，節(jié)省制造成本。在本發(fā)明的一實(shí)施例中，位于不同層的晶體管單元所共用的柵極柱(例如，柵極材料層)以及通道柱(例如，通道材料層)均可在單一制程步驟中形成，故可進(jìn)一步減少制程步驟及節(jié)省制造成本。

最后應(yīng)說明的是：以上各實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對其中部分或者全部技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的范圍。