本發(fā)明屬于微電子制造領域，具體涉及一種應用于10納米技術節(jié)點以后的硅納米線器件結(jié)構(gòu)的制作方法。

背景技術：

基于硅的CMOS器件在溝道尺寸進一步縮小時面臨著物理和技術挑戰(zhàn)，同時硅材料的遷移率不足以滿足更快、更低功耗的器件性能的要求。新結(jié)構(gòu)被認為是突破硅基CMOS技術限制和物理限制，實現(xiàn)更高性能CMOS器件的關鍵。單根納米線MOS結(jié)構(gòu)和多根納米線MOS器件件被廣泛認為是具有超高柵控能力的器件結(jié)構(gòu)。為此研制采用硅溝道的納米線MOS器件，以滿足在10納米技術節(jié)點以后的CMOS技術的要求。

技術實現(xiàn)要素：

為了解決硅納米線MOS器件的研制工藝難題，本發(fā)明提供一種硅納米線的制作方法，

主要采用硅鍺材料作為腐蝕犧牲層，采用硅材料作為溝道層，通過電子束光刻的方法得到納米線結(jié)構(gòu)，然后采用選擇性腐蝕的方法腐蝕掉硅鍺犧牲層。本發(fā)明操作簡單，與常規(guī)的硅工藝兼容。本發(fā)明提出的制作方法滿足了10納米技術節(jié)點以后的硅納米線器件的制作。

本發(fā)明提供的一種硅納米線的制作方法，其具體步驟如下：

(1)準備一硅半導體材料襯底作為基片；

(2)在硅基片上生長20納米厚的Si_0.8Ge_0.2半導體犧牲層；

(3)在Si_0.8Ge_0.2半導體犧牲層上生長20納米厚的硅溝道層；

(4)在硅溝道層上生長30納米厚的硅鍺歐姆接觸層；

(5)在該外延生長完成后的基片上采用PECVD的方法生長SiO2保護層20納米；

(6)利用電子束光刻的方法制作中間位20納米寬度的納米線啞鈴狀圖案；

(7)采用干法刻蝕的方法刻蝕深度直到硅襯底的鰭狀結(jié)構(gòu)；

(8)采用濕法腐蝕的方法腐蝕掉鰭狀部分中硅鍺犧牲層和硅鍺歐姆接觸層；

(9)去除電子束光刻膠；

(10)采用數(shù)字腐蝕的方法細化硅納米線。

有益效果

本發(fā)明提出的這一硅納米線制作方法，通過簡單的腐蝕犧牲層設置，在選擇腐蝕過程中達到硅納米線的細化制作，工藝簡單，成本低。本發(fā)明可以明顯改善硅納米線器件結(jié)構(gòu)在10納米技術節(jié)點以后在CMOS技術中應用的技術難題。

具體實施方法

通過具體實施例對本發(fā)明進行詳盡闡述：

本實施例提出的一種硅納米線的制作方法，其具體步驟如下：

(1)準備一硅半導體材料襯底作為基片；

(2)在硅基片上采用超高真空化學汽相沉積的方法生長20納米厚的Si_0.8Ge_0.2半導體犧牲層；

(3)然后在Si_0.8Ge_0.2半導體犧牲層上生長20納米厚的硅溝道層；

(4)然后在硅溝道層上生長30納米厚的硅鍺歐姆接觸層；

(5)在該外延生長完成后的基片上采用PECVD的方法生長SiO2保護層20納米；

(6)利用采用ZEP光刻膠為掩膜，利用電子束光刻的方法制作中間位20納米寬度的納米線啞鈴狀圖案；

(7)采用ICP刻蝕的方法刻蝕深度直到硅襯底的鰭狀結(jié)構(gòu)；

(8)采用濕法腐蝕的方法腐蝕掉鰭狀部分中硅鍺犧牲層和硅鍺歐姆接觸層；

(9)采用ZEP光刻膠的去膠液腐蝕去除電子束光刻膠；

(10)最后采用氧化+稀氫氟酸清洗的方法細化硅納米線。