本公開涉及電子器件，并且具體地講，涉及包括漂移區(qū)和降低表面場區(qū)的電子器件。

背景技術(shù)：

橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)晶體管可具有溝道區(qū)和沿半導(dǎo)體層主表面定位的相鄰漂移區(qū)。在擊穿期間，對絕緣結(jié)構(gòu)諸如淺溝槽隔離結(jié)構(gòu)或?qū)ζ渲薪油顟B(tài)電流正常流動的晶體管結(jié)構(gòu)的部分的損壞，可導(dǎo)致LDMOS晶體管具有受損的性能或過早失效。期望此類晶體管具有改進(jìn)性能和更長壽命。

技術(shù)實(shí)現(xiàn)要素：

在擊穿期間，對絕緣結(jié)構(gòu)諸如淺溝槽隔離結(jié)構(gòu)或?qū)ζ渲薪油顟B(tài)電流正常流動的晶體管結(jié)構(gòu)的部分的損壞，可導(dǎo)致LDMOS晶體管具有受損的性能或過早失效。期望此類晶體管具有改進(jìn)性能和更長壽命。

根據(jù)實(shí)用新型的一個(gè)方面，提供了一種電子器件，該電子器件包括具有主表面的半導(dǎo)體層；與主表面相鄰的漂移區(qū)；與漂移區(qū)相鄰并且與漂移區(qū)相比延伸到半導(dǎo)體層中更深處的漏極區(qū)；與主表面間隔開的降低表面場區(qū)；覆蓋在漏極區(qū)上的絕緣層；以及穿過絕緣層延伸到漏極區(qū)的觸點(diǎn)。

在一實(shí)施方案中，漂移區(qū)和漏極區(qū)具有第一導(dǎo)電類型，并且降低表面場區(qū)具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型。

在另一實(shí)施方案中，該電子器件還包括與主表面相鄰的源極區(qū)；以及設(shè)置在源極區(qū)和漂移區(qū)之間的溝道區(qū)，其中降低表面場區(qū)位于溝道區(qū)下面并且具有峰值濃度深度，并且漏極區(qū)包括下沉部分，該下沉部分延伸到至少與降低表面場區(qū)的峰值濃度深度一樣深的深度。

在一具體實(shí)施方案中，降低表面場區(qū)在漂移區(qū)的一部分下面延伸。

在另一具體實(shí)施方案中，下沉部分包括與降低表面場區(qū)相比具有相反導(dǎo)電類型的摻雜區(qū)域。

在另一具體實(shí)施方案中，該電子器件還包括第一溝槽隔離結(jié)構(gòu)，該第一溝槽隔離結(jié)構(gòu)鄰接漏極區(qū)的下沉部分并且延伸到比下沉部分深的深度。

在一更具體實(shí)施方案中，該電子器件還包括第二溝槽隔離結(jié)構(gòu)和柵極電極，其中第二溝槽隔離結(jié)構(gòu)延伸到漂移區(qū)中并且具有小于漂移區(qū)的深度，設(shè)置在溝道區(qū)和漏極區(qū)之間，并且漂移區(qū)的一部分設(shè)置在溝道區(qū)和第二溝槽隔離結(jié)構(gòu)之間，并且柵極電極覆蓋在溝道區(qū)以及漂移區(qū)和第二溝槽隔離結(jié)構(gòu)的部分上。

在另一個(gè)實(shí)施方案中，該電子器件還包括與降低表面場區(qū)間隔開的埋入式導(dǎo)電區(qū)，其中漏極區(qū)的下沉部分延伸到埋入式導(dǎo)電區(qū)。

在另一實(shí)施方案中，一種晶體管包括半導(dǎo)體層、漂移區(qū)、漏極區(qū)和降低表面場區(qū)的一部分，其中晶體管具有至少70V的體擊穿電壓。

在再一個(gè)實(shí)施方案中，在體擊穿期間，最高碰撞電離的位置位于漂移區(qū)外側(cè)。

根據(jù)本公開的實(shí)施例，可以提供具有改進(jìn)性能和更長壽命的電子器件。

附圖說明

在附圖中以舉例說明的方式示出實(shí)施方案，而實(shí)施方案并不受限于附圖。

圖1包括工件的一部分的剖視圖的圖示，該部分包括基礎(chǔ)材料、下部半導(dǎo)體層、埋入式導(dǎo)電區(qū)以及上部半導(dǎo)體層。

圖2包括在上部半導(dǎo)體層內(nèi)形成摻雜區(qū)域后圖1的工件的剖視圖的圖示。

圖3包括在形成淺溝槽隔離結(jié)構(gòu)和深溝槽隔離結(jié)構(gòu)后圖2的工件的剖視圖的圖示。

圖4包括在形成柵極介電層、柵極電極、漏極接觸區(qū)域、源極區(qū)以及主體接觸區(qū)域后圖3的工件的剖視圖的圖示。

圖5包括在形成基本完成電子器件后圖4的工件的剖視圖的圖示。

圖6包括比較器件的體擊穿的模擬。

圖7包括如圖5所示的電子器件的體擊穿的模擬。

圖8包括工件的一部分的剖視圖的圖示，該部分包括埋入式導(dǎo)電區(qū)、埋入式絕緣層、半導(dǎo)體層以及介電層。

圖9包括在形成漂移摻雜區(qū)域和降低表面場區(qū)后圖8的工件的剖視圖的圖示。

圖10包括在形成絕緣層和導(dǎo)電層后圖9的工件的剖視圖的圖示。

圖11包括在形成絕緣構(gòu)件、將導(dǎo)電層圖案化以形成導(dǎo)電電極構(gòu)件、絕緣側(cè)壁間隔物以及深度主體摻雜區(qū)域后圖10的工件的剖視圖的圖示。

圖12包括在形成主體區(qū)域、柵極電極、絕緣層以及源極區(qū)后圖11的工件的剖視圖的圖示。

圖13包括在形成圖案化層間介電層以及在由圖案化層間介電層限定的開口內(nèi)形成導(dǎo)電電極構(gòu)件后圖12的工件的剖視圖的圖示。

圖14包括在形成延伸到半導(dǎo)體層內(nèi)的絕緣間隔物和溝槽后圖13的工件的剖視圖的圖示。

圖15包括在溝槽內(nèi)形成導(dǎo)電結(jié)構(gòu)后圖14的工件的剖視圖的圖示。

圖16包括在限定通往導(dǎo)電電極、柵極電極以及源極區(qū)和主體接觸區(qū)域的接觸開口后圖15的工件的剖視圖的圖示。

圖17包括在形成基本完成電子器件后圖16的工件的剖視圖的圖示。

技術(shù)人員認(rèn)識到附圖中的元件為了簡明起見而示出，而未必按比例繪制。例如，附圖中一些元件的尺寸可能相對于其他元件被夸大，以有助于理解本實(shí)用新型的實(shí)施例。

具體實(shí)施方式

提供以下與附圖相結(jié)合的說明以幫助理解本文所公開的教導(dǎo)。以下討論將著重于該教導(dǎo)的具體實(shí)現(xiàn)方式和實(shí)施例。提供該著重點(diǎn)以幫助描述所述教導(dǎo)，而不應(yīng)被解釋為對所述教導(dǎo)的范圍或適用性的限制。然而，基于如本申請中所公開的教導(dǎo)，可以采用其他實(shí)施例。

如本文所用，相對于區(qū)域、構(gòu)件或結(jié)構(gòu)的術(shù)語“水平取向的”和“垂直取向的”是指電流流經(jīng)此類區(qū)域、構(gòu)件或結(jié)構(gòu)的主方向。更具體地講，電流可在垂直方向、水平方向、或垂直方向和水平方向的組合上流經(jīng)區(qū)域、構(gòu)件或結(jié)構(gòu)。如果電流在垂直方向上或在方向的組合上流經(jīng)區(qū)域、構(gòu)件或結(jié)構(gòu)，其中垂直分量大于水平分量，則此類區(qū)域、構(gòu)件或結(jié)構(gòu)將被稱作垂直取向的。類似地，如果電流在水平方向上或在方向的組合上流經(jīng)區(qū)域、構(gòu)件或結(jié)構(gòu)，其中水平分量大于垂直分量，則此類區(qū)域、構(gòu)件或結(jié)構(gòu)將被稱作水平取向的。

術(shù)語“金屬”或其任何變化形式旨在表示包括以下元素的材料：在第1至12族任一族中、在第13至16族中的元素，沿著由原子序數(shù)13(Al)、31(Ga)、50(Sn)、51(Sb)和84(Po)限定的線及其下方的元素。金屬不包括Si或Ge。

術(shù)語“正常操作”和“正常操作狀態(tài)”是指電子部件或器件被設(shè)計(jì)來根據(jù)其進(jìn)行操作的條件。條件可從數(shù)據(jù)表或關(guān)于電壓、電流、電容、電阻或其他電參數(shù)的其他信息獲得。因此，正常操作不包括在電子部件或器件的設(shè)計(jì)極限之外對其進(jìn)行操作。

術(shù)語“功率晶體管”旨在意指一種晶體管，該晶體管被設(shè)計(jì)為在正常工作時(shí)，在晶體管處于斷開狀態(tài)時(shí)在晶體管的源極和漏極或發(fā)射極和集電極之間保持至少10V的差值。例如，當(dāng)晶體管處于斷開狀態(tài)時(shí)，可在源極和漏極之間保持10V而不出現(xiàn)結(jié)擊穿或其他不期望的狀況。

術(shù)語“半導(dǎo)體組分”旨在表示向?qū)犹峁┌雽?dǎo)體特性的并且不包含摻雜劑的層的組分。例如，n型摻雜硅層和p型摻雜硅層具有相同半導(dǎo)體組分，即硅。然而，n型摻雜硅層和n型摻雜GaN層具有不同半導(dǎo)體組分，因?yàn)楣韬虶aN提供半導(dǎo)體特性并且彼此不同。

術(shù)語“包含”、“含有”、“包括”、“具有”或其任何其他變化形式旨在涵蓋非排他性的包括。例如，包括一系列特征的方法、制品或設(shè)備不一定僅限于那些特征，而是可以包括未明確列出的或該方法、制品或設(shè)備固有的其他特征。另外，除非相反地明確規(guī)定，否則“或”是指包括性的或，而非排他性的或。例如，條件A或B由以下任一者滿足：A為真(或存在)而B為假(或不存在)，A為假(或不存在)而B為真(或存在)，以及A和B均為真(或存在)。

另外，使用“一”或“一種”來描述本文所述的元件和部件。這僅僅是為了方便，并給出該實(shí)用新型的范圍的一般含義。該描述應(yīng)被視為包括一個(gè)(種)、至少一個(gè)(種)，或單數(shù)形式也包括復(fù)數(shù)形式，反之亦然，除非明確有相反的含義。例如，當(dāng)本文描述單項(xiàng)時(shí)，可以使用多于一項(xiàng)來代替單項(xiàng)。類似地，在本文描述多于一項(xiàng)的情況下，可用單項(xiàng)替代所述多于一項(xiàng)。

對應(yīng)于元素周期表中的列的族編號基于2011年1月21日版IUPAC元素周期表。

除非另外定義，否則本文所用的所有技術(shù)和科學(xué)術(shù)語具有與該實(shí)用新型所屬領(lǐng)域的技術(shù)人員通常理解的含義相同的含義。材料、方法和例子僅為示例性的，而無意進(jìn)行限制。在本文未描述的情況下，關(guān)于具體材料和加工動作的許多細(xì)節(jié)是常規(guī)的，并可在半導(dǎo)體和電子領(lǐng)域中的教科書和其他來源中找到。

一種電子器件可包括晶體管結(jié)構(gòu)，該晶體管結(jié)構(gòu)具有漂移區(qū)和延伸到比漂移區(qū)更深深度的漏極區(qū)的下沉部分。晶體管結(jié)構(gòu)還可包括降低表面場區(qū)。當(dāng)超出漏極至源極擊穿電壓時(shí)，可發(fā)生下沉部分和降低表面場區(qū)之間的體擊穿。最高碰撞電離的位置可在漂移區(qū)下面并且遠(yuǎn)離器件的其他相對敏感部分，諸如淺溝槽隔離結(jié)構(gòu)。因此，接通狀態(tài)電流正常流動的晶體管結(jié)構(gòu)的一部分不會受損。另外，淺溝槽隔離結(jié)構(gòu)內(nèi)的損壞或電荷累積不太可能發(fā)生。因此，電子器件可保持良好性能更長時(shí)間并且具有更長操作壽命。如本文所述的概念非常適合LDNMOS晶體管結(jié)構(gòu)。

圖1包括工件100的一部分的剖視圖的圖示，該部分包括基礎(chǔ)材料112、半導(dǎo)體層114、埋入式導(dǎo)電區(qū)116以及具有主表面119的半導(dǎo)體層118?；A(chǔ)材料可包括第14族元素(即，碳、硅、鍺或它們的任意組合)并且可為n型或p型重?fù)诫s的。為了本說明書的目的，重?fù)诫s旨在意指至少約1×10¹⁹個(gè)原子/cm³的峰值摻雜劑濃度，并且輕摻雜旨在意指小于約1×10¹⁹個(gè)原子/cm³的峰值摻雜劑濃度?；A(chǔ)材料112可為重?fù)诫s襯底(如，n型重?fù)诫s晶片)的一部分。在一實(shí)施方案中，基礎(chǔ)材料重?fù)诫sp型摻雜劑，諸如硼。

半導(dǎo)體層114設(shè)置在基礎(chǔ)材料112上方。半導(dǎo)體層114可包括第14族元素。在一實(shí)施方案中，半導(dǎo)體層114具有與基礎(chǔ)材料112相反的導(dǎo)電類型。在一個(gè)具體實(shí)施方案中，下部半導(dǎo)體層114為輕摻雜n型外延硅層。摻雜劑可為磷、砷、銻或它們的任意組合，并且濃度可在1×10¹³個(gè)原子/cm³至1×10¹⁶個(gè)原子/cm³的范圍內(nèi)。半導(dǎo)體層114的厚度可取決于被形成的晶體管結(jié)構(gòu)的所設(shè)計(jì)正常操作電壓。例如，如果晶體管結(jié)構(gòu)設(shè)計(jì)了70V的正常操作電壓，則與具有12V的所設(shè)計(jì)正常操作電壓的晶體管結(jié)構(gòu)相比較，半導(dǎo)體層114可以更厚。半導(dǎo)體層114的厚度可在大約0.2微米至大約15微米的范圍內(nèi)。半導(dǎo)體層114可設(shè)置在基礎(chǔ)材料112中的全部的上方。

埋入式導(dǎo)電區(qū)116為重?fù)诫s的并且具有與基礎(chǔ)材料112相反的導(dǎo)電類型。在一個(gè)具體實(shí)施例中，埋入式導(dǎo)電區(qū)116為重?fù)诫sn型外延硅層。摻雜劑可為磷、砷、銻或它們的任意組合，并且濃度可為至少1×10¹⁹個(gè)原子/cm³。摻雜可發(fā)生在外延生長期間，或可在生長后將摻雜劑引入外延層中。埋入式導(dǎo)電區(qū)116可具有在0.2微米至5微米范圍內(nèi)的厚度。在如圖所示的實(shí)施方案中，埋入式導(dǎo)電區(qū)116可用作垂直雙極性晶體管(未示出)的集電極的一部分或作為互連層的一部分。埋入式導(dǎo)電區(qū)116可設(shè)置在工件100的全部上方或工件100的僅一部分上方。在另一個(gè)實(shí)施方案中，不需要埋入式導(dǎo)電區(qū)116并且其可能不存在。

半導(dǎo)體層118設(shè)置在埋入式導(dǎo)電區(qū)116上方并且具有主表面119，在該主表面上隨后形成晶體管結(jié)構(gòu)和其他電子部件。半導(dǎo)體層118可包括第14族元素并且與埋入式導(dǎo)電區(qū)116相比具有相反導(dǎo)電類型。在一個(gè)實(shí)施方案中，上部半導(dǎo)體層118為輕摻雜p型外延硅層，該硅層具有在大約0.2微米至大約13微米范圍內(nèi)的厚度，以及在1×10¹⁴個(gè)原子/cm³至1×10¹⁷個(gè)原子/cm³范圍內(nèi)的摻雜濃度。半導(dǎo)體層118可設(shè)置在工件100的全部上方。如所形成的或在半導(dǎo)體層118內(nèi)選擇性摻雜區(qū)域之前半導(dǎo)體層118內(nèi)的摻雜劑濃度將被稱作背景摻雜劑濃度。

在一實(shí)施方案中，基礎(chǔ)材料112、半導(dǎo)體層114和118以及埋入式導(dǎo)電區(qū)116可具有相同半導(dǎo)體組分。在具體實(shí)施方案中，基礎(chǔ)材料112可為摻雜硅晶片，并且半導(dǎo)體層114和118以及埋入式導(dǎo)電區(qū)116可為摻雜硅層。

許多摻雜區(qū)域和其他特征如在圖2和圖3中所示而被形成。摻雜區(qū)域和其他特征被描述的順序不必是形成其的順序。在閱讀本說明書全文之后，技術(shù)人員將能夠確定滿足具體應(yīng)用需要或需求的有關(guān)摻雜區(qū)域形成的順序。

圖2示出了在形成漂移區(qū)202、降低表面場區(qū)204、下沉區(qū)域206以及阱區(qū)域208后的工件。漂移區(qū)202和下沉區(qū)域206與埋入式導(dǎo)電區(qū)116具有相同導(dǎo)電類型，并且降低表面場區(qū)204具有與漂移區(qū)202、下沉區(qū)域206和埋入式導(dǎo)電區(qū)116的導(dǎo)電類型相反的導(dǎo)電類型。在如圖所示的實(shí)施方案中，被形成的晶體管結(jié)構(gòu)具有用于有源區(qū)域的環(huán)狀結(jié)構(gòu)。因此，圖2示出了漂移區(qū)202的不同部分和下沉區(qū)域206的不同部分。

下沉區(qū)域206形成于半導(dǎo)體層118內(nèi)并且從半導(dǎo)體層118的主表面119朝向埋入式導(dǎo)電區(qū)116延伸。在如圖所示的實(shí)施方案中，下沉區(qū)域206延伸到埋入式導(dǎo)電區(qū)116，并且在另一個(gè)實(shí)施方案中，下沉區(qū)域206僅部分地朝向埋入式導(dǎo)電區(qū)116延伸并且與該導(dǎo)電區(qū)域間隔開。本說明書稍后將論述關(guān)于下沉區(qū)域206深度的更多細(xì)節(jié)。下沉區(qū)域206可為中等摻雜至重?fù)诫s的。在一實(shí)施方案中，下沉區(qū)域206具有在5×10¹⁷個(gè)原子/cm³至1×10²⁰個(gè)原子/cm³范圍內(nèi)的濃度。對于具體應(yīng)用而言濃度可更高或更低。在其中垂直雙極性晶體管也在不同位置(未示出)處形成的實(shí)施方案中，另一埋入式導(dǎo)電區(qū)和另一下沉區(qū)域的組合可為雙極性晶體管的集電極。

漂移區(qū)202形成于半導(dǎo)體層118內(nèi)并且從半導(dǎo)體層118的主表面119朝向埋入式導(dǎo)電區(qū)116延伸。在一實(shí)施方案中，漂移區(qū)202可具有在半導(dǎo)體層118厚度的1％至75％范圍內(nèi)的深度。就值而言，漂移區(qū)202可具有在0.2微米至5微米范圍內(nèi)的深度。例如，在晶體管結(jié)構(gòu)內(nèi)具有較低所設(shè)計(jì)正常操作電壓(例如，12V)并且無淺溝槽隔離結(jié)構(gòu)的應(yīng)用中，漂移區(qū)202的深度可在半導(dǎo)體層118厚度的5％至30％或0.2微米至0.9微米范圍內(nèi)。在晶體管結(jié)構(gòu)內(nèi)具有較高所設(shè)計(jì)正常操作電壓(例如，70V)和淺溝槽隔離結(jié)構(gòu)的應(yīng)用中，漂移區(qū)202的深度可在半導(dǎo)體層118厚度的31％至75％或1.1微米至5微米范圍內(nèi)。

漂移區(qū)202可具有輕度至中等的摻雜劑濃度。在一實(shí)施方案中，漂移區(qū)202具有在1×10¹⁵個(gè)原子/cm³至1×10¹⁸個(gè)原子/cm³范圍內(nèi)的摻雜劑濃度。在具體實(shí)施方案中，漂移區(qū)202為n型摻雜的。另外，在集成電路中，阱區(qū)域(未示出)可與漂移區(qū)202同時(shí)形成并且可用于數(shù)字邏輯晶體管(非功率晶體管)、電容器、電阻器或另一電子部件。

降低表面場區(qū)204形成于半導(dǎo)體層118內(nèi)并且與主表面119間隔開。隨后形成的源極區(qū)將形成于降低表面場區(qū)204上方。在側(cè)向方向上，降低表面場區(qū)204可完全延伸或可不完全延伸到漂移區(qū)202，并且在垂直方向上，降低表面場區(qū)204的峰值摻雜劑濃度在漂移區(qū)202的最低高度附近或下面。在如圖所示的實(shí)施方案中，降低表面場區(qū)204鄰接漂移區(qū)202并且在漂移區(qū)202的最低高度的0.6微米之內(nèi)的高度處具有峰值濃度。

阱區(qū)域208形成于半導(dǎo)體層內(nèi)并且從半導(dǎo)體層118的主表面119朝向埋入式導(dǎo)電區(qū)116延伸。在一實(shí)施方案中，阱區(qū)域208與降低表面場區(qū)204間隔開。在具體實(shí)施方案中，阱區(qū)域208可具有在0.2微米至4微米范圍內(nèi)的深度。阱區(qū)域208可具有與漂移區(qū)202的摻雜劑類型相反的摻雜劑類型和輕度至中等的摻雜劑濃度。在一實(shí)施方案中，阱區(qū)域208具有在1×10¹⁵個(gè)原子/cm³至1×10¹⁸個(gè)原子/cm³范圍內(nèi)的摻雜劑濃度。在具體實(shí)施方案中，漂移區(qū)202為p型摻雜的。另外，在集成電路中，另一個(gè)阱區(qū)域(未示出)可與阱區(qū)域208同時(shí)形成并且可用于數(shù)字邏輯晶體管(非功率晶體管)、電容器、電阻器或另一電子部件。

圖3包括在形成淺溝槽隔離結(jié)構(gòu)302和深溝槽隔離結(jié)構(gòu)后的圖示。淺溝槽隔離結(jié)構(gòu)302從主表面119延伸到在0.2微米至0.9微米范圍內(nèi)的深度。在側(cè)向方向上，淺溝槽隔離結(jié)構(gòu)302從下沉區(qū)域206延伸到漂移區(qū)202中，并且對于被形成的晶體管結(jié)構(gòu)而言，漂移區(qū)202的一部分設(shè)置在淺溝槽隔離結(jié)構(gòu)302和溝道區(qū)之間。淺溝槽隔離結(jié)構(gòu)302包括一個(gè)或多個(gè)氧化物膜、氮化物膜或氮氧化物膜。在集成電路中，可使用其他淺溝槽隔離結(jié)構(gòu)提供不同電子部件之間，例如數(shù)字邏輯晶體管之間的電隔離。

深溝槽隔離結(jié)構(gòu)306形成于溝槽3062內(nèi)，該溝槽從主表面119延伸并且進(jìn)入半導(dǎo)體層114。在如圖所示的實(shí)施方案中，溝槽3062延伸穿過半導(dǎo)體層114的整個(gè)厚度并且進(jìn)入基礎(chǔ)材料112。在可供選擇的實(shí)施方案中，溝槽306可以不完全延伸到基礎(chǔ)材料112。在形成溝槽之后，可在溝槽3062內(nèi)形成一個(gè)或多個(gè)絕緣膜。在一實(shí)施方案中，可沿溝槽3062的壁和底部形成絕緣膜，并且可形成填充材料以填充溝槽3062的剩余部分。在如圖所示的實(shí)施方案中，可以生長或沉積氧化物層3064，并且非晶或多晶半導(dǎo)體層3066可填充溝槽3062的剩余部分。在具體實(shí)施方案中，當(dāng)半導(dǎo)體層114和118為硅層時(shí)，半導(dǎo)體膜3066為硅膜。

對于晶體管而言，下沉區(qū)域206為漏極區(qū)的下沉部分。漏極區(qū)將圍繞隨后形成的源極區(qū)。深溝槽隔離結(jié)構(gòu)306和漏極區(qū)的外部配置的組合允許晶體管結(jié)構(gòu)的面積比其中沿晶體管結(jié)構(gòu)的外部周邊和中心附近的漏極區(qū)形成源極區(qū)的晶體管結(jié)構(gòu)小超過50％。

圖4包括在形成將在下文更詳細(xì)描述的柵極介電層402、柵極電極404以及摻雜區(qū)域后的圖示。柵極介電層402可包括一個(gè)或多個(gè)氧化物膜、氮化物膜或氮氧化物膜。對于許多應(yīng)用而言，柵極介電層具有在2nm至15nm范圍內(nèi)的厚度。柵極介電層可通過熱生長或沉積來形成。

通過沉積導(dǎo)電層并且將導(dǎo)電層圖案化以實(shí)現(xiàn)如圖4所示的圖案來形成柵極電極404。在如圖所示的實(shí)施方案中，柵極電極404覆蓋在淺溝槽隔離結(jié)構(gòu)302的一部分上以允許在淺溝槽隔離結(jié)構(gòu)302下面的漂移區(qū)202內(nèi)的電荷載流子耗盡。

導(dǎo)電層可包括半導(dǎo)體層，該半導(dǎo)體層可原位摻雜或在沉積該層之后隨后摻雜。在另一個(gè)實(shí)施方案中，導(dǎo)電層可包括金屬。在又一個(gè)實(shí)施方案中，導(dǎo)電層可包括具有所需功函數(shù)的更靠近柵極介電層402的下層膜，以及用于體導(dǎo)電的具有不同組分的上層膜。導(dǎo)電層可具有在50nm至500nm范圍內(nèi)的厚度。對于具體應(yīng)用而言，如果期望或需要，可使用其他厚度。掩蔽層(未示出)被形成并且包括與柵極電極404的平面形狀相對應(yīng)的掩蔽層構(gòu)件。進(jìn)行蝕刻以去除導(dǎo)電層的暴露部分，以留下柵極電極404。此外，在集成電路中，另一個(gè)圖案化導(dǎo)電構(gòu)件(未示出)可與柵極電極404同時(shí)形成并且可用于數(shù)字邏輯晶體管(非功率晶體管)、電容器電極、電阻器或另一電子部件。然后去除掩蔽層。

在半導(dǎo)體層118內(nèi)形成降低表面場延伸區(qū)域424。降低表面場延伸區(qū)域424允許在降低表面場區(qū)204和隨后形成的表面觸點(diǎn)之間建立連接。降低表面場延伸區(qū)域424從半導(dǎo)體層118的主表面119朝向埋入式導(dǎo)電區(qū)116延伸并且延伸到降低表面場區(qū)204。在具體實(shí)施方案中，降低表面場延伸區(qū)域424可具有在0.2微米至5微米范圍內(nèi)的深度。降低表面場延伸區(qū)域424可具有與降低表面場區(qū)204相同的摻雜劑類型和輕度至中等的摻雜劑濃度。在具體實(shí)施方案中，降低表面場延伸區(qū)域424具有介于降低表面場區(qū)204和阱區(qū)域208的摻雜劑濃度之間的摻雜劑濃度。在一實(shí)施方案中，降低表面場延伸區(qū)域424具有在1×10¹⁵個(gè)原子/cm³至1×10¹⁸個(gè)原子/cm³范圍內(nèi)的摻雜劑濃度。在具體實(shí)施方案中，降低表面場延伸區(qū)域424為p型摻雜的。

形成源極區(qū)442和漏極接觸區(qū)域446并且允許建立通往隨后形成的導(dǎo)電插塞或互連件的歐姆接觸。源極區(qū)442和漏極接觸區(qū)域446相對淺并且沿半導(dǎo)體層118的主表面119定位。在具體實(shí)施方案中，源極區(qū)442和漏極接觸區(qū)域446可具有在0.05微米至0.5微米范圍內(nèi)的深度。源極區(qū)442和漏極接觸區(qū)域446可具有與下沉區(qū)域206相同的摻雜劑類型。在一實(shí)施方案中，源極區(qū)442和漏極接觸區(qū)域446具有在至少1×10¹⁹個(gè)原子/cm³范圍內(nèi)的摻雜劑濃度。在具體實(shí)施方案中，源極區(qū)442和漏極接觸區(qū)域446為n型摻雜的。此外，在集成電路中，與源極區(qū)442和漏極接觸區(qū)域446具有相同導(dǎo)電類型的另一重?fù)诫s區(qū)域(未示出)可與源極區(qū)442和漏極接觸區(qū)域446同時(shí)形成，并且可用于數(shù)字邏輯晶體管(非功率晶體管)、電容器電極、電阻器的接觸區(qū)域或另一電子部件。

形成主體接觸區(qū)域444。主體接觸區(qū)域444允許建立通往隨后形成的導(dǎo)電插塞或互連件的歐姆接觸。主體接觸區(qū)域444相對淺并且沿半導(dǎo)體層118的主表面119定位。在具體實(shí)施方案中，主體接觸區(qū)域444可具有在0.05微米至0.5微米范圍內(nèi)的深度。主體接觸區(qū)域444可具有與阱區(qū)域208相同的摻雜劑類型。在一實(shí)施方案中，主體接觸區(qū)域444具有至少1×10¹⁹個(gè)原子/cm³的摻雜劑濃度。在具體實(shí)施方案中，主體接觸區(qū)域444為p型摻雜的。此外，在集成電路中，與主體接觸區(qū)域444具有相同導(dǎo)電類型的另一重?fù)诫s區(qū)域(未示出)可與主體接觸區(qū)域444同時(shí)形成，并且可用于數(shù)字邏輯晶體管(非功率晶體管)、電容器電極、電阻器的接觸區(qū)域或另一電子部件。

圖5包括在形成層間介電(ILD)層540以及互連件544、545和546后工件的圖示。ILD層540形成在工件上方并且可包括氧化物、氮化物、氮氧化物、有機(jī)電介質(zhì)或它們的任意組合。ILD層540可包括具有基本上恒定或變化組分(如，距半導(dǎo)體層118越遠(yuǎn)磷含量越高)的單個(gè)膜或多個(gè)離散膜?？稍贗LD層540之內(nèi)或上方使用蝕刻停止膜、抗反射膜或組合以幫助進(jìn)行處理。ILD層540可沉積至在大約0.5微米至大約2.0微米范圍內(nèi)的厚度。在實(shí)施方案中，ILD層540可平面化或可不平面化。掩蔽層(未示出)形成在工件上方并且限定開口，在所述開口下面將隨后形成ILD層540中的開口。蝕刻ILD層540的暴露部分以限定其中將隨后形成互連件544、545和546的開口。然后去除掩蔽層。

在ILD層540中的開口內(nèi)形成互連件544、545和546。如圖所示，互連件544電連接到柵極電極404，互連件545電連接到源極區(qū)442和主體接觸區(qū)域444，并且互連件546電連接到漏極接觸區(qū)域446。如果下沉區(qū)域206具有足夠高摻雜劑濃度以形成與互連件546的歐姆接觸，則不需要漏極接觸區(qū)域446。對于示出的晶體管結(jié)構(gòu)，形成其他互連件，所述互連件在其他位置建立電接觸。雖然互連件544、545和546被示為并排的以便簡化對晶體管結(jié)構(gòu)的理解，但互連件可在側(cè)向方向上偏移以允許晶體管結(jié)構(gòu)的更小面積，以減小互連件之間的電容耦合，等等。

互連件544、545和546可使用導(dǎo)電層來形成，該導(dǎo)電層包括含金屬材料的一個(gè)或多個(gè)膜。在一實(shí)施方案中，導(dǎo)電層包括多個(gè)膜，諸如粘附膜、阻擋膜和體導(dǎo)電膜。在具體實(shí)施方案中，粘附膜可包括難熔金屬，諸如鈦、鉭、鎢等；阻擋層可包括難熔金屬氮化物，諸如氮化鈦、氮化鉭、氮化鎢等，或難熔金屬-半導(dǎo)體-氮化物，諸如TaSiN；并且體導(dǎo)電膜可包括至少90％的Al、Cu等。在更具體實(shí)施方案中，導(dǎo)電層可包括Ti/TiN/Al，其中各自具有小于2％重量百分比的Cu和Si。在集成電路中，其他互連件(未示出)可與互連件544、545和546同時(shí)形成，并且可用于通往數(shù)字邏輯晶體管(非功率晶體管)、電容器電極、電阻器或另一電子部件的電連接。

雖然未示出，但是可根據(jù)需要或期望使用另外的或更少的層或特征以形成電子器件。在另一個(gè)實(shí)施方案中，可以使用更多絕緣和互連級?？稍诠ぜ匣蛟诨ミB級內(nèi)形成鈍化層。在閱讀本說明書后，技術(shù)人員將能夠確定針對其特定應(yīng)用的層和特征。

該電子器件可包括許多其他晶體管結(jié)構(gòu)，所述晶體管結(jié)構(gòu)與如圖5所示的晶體管結(jié)構(gòu)基本上相同。晶體管結(jié)構(gòu)可彼此平行連接以形成晶體管。此類配置可提供電子器件的足夠大有效溝道寬度，該寬度可支持在電子器件的正常操作期間所使用的相對高電流。

在針對如圖所示的實(shí)施方案超出漏極至源極擊穿電壓(BV_DS)之后，碰撞電離不太可能導(dǎo)致在晶體管結(jié)構(gòu)內(nèi)發(fā)生不可逆或過早損壞。為了更好地理解改進(jìn)，首先對比較晶體管結(jié)構(gòu)進(jìn)行論述。比較晶體管結(jié)構(gòu)具有通往漂移區(qū)的漏極接觸區(qū)域，但不具有下沉區(qū)域。比較晶體管具有約80V的BV_DS。圖6包括當(dāng)漏極與源極和柵極中每一者之間的電壓差值超出BV_DS時(shí)比較晶體管結(jié)構(gòu)的碰撞電離模擬的圖示。最高碰撞電離發(fā)生在位于漏極區(qū)正下方并且與淺溝槽隔離結(jié)構(gòu)相鄰的漂移區(qū)內(nèi)。電場主要在垂直方向上取向。

下沉區(qū)域206允許如圖5所示的晶體管結(jié)構(gòu)具有至少100V的BV_DS。圖7包括當(dāng)漏極與源極和柵極中每一者之間的電壓差值超出BV_DS時(shí)晶體管結(jié)構(gòu)的碰撞電離模擬的圖示。最高碰撞電離發(fā)生在漂移區(qū)202正下方。在下沉區(qū)域206和降低表面場區(qū)204之間電場主要在側(cè)向方向上。因此，最高碰撞電離與晶體管結(jié)構(gòu)處于接通時(shí)電流正常流動的位置間隔開。因此，在如圖所示的實(shí)施方案中，接通電流不流經(jīng)之前在過壓事件期間可能已損壞的半導(dǎo)體材料(如，硅)。此外，淺溝槽隔離結(jié)構(gòu)距最高碰撞電離更遠(yuǎn)并且當(dāng)超出BV_DS時(shí)不太可能損壞。

此外，如前所述，與在中心具有漏極區(qū)和圍繞漏極區(qū)的源極區(qū)的類似晶體管結(jié)構(gòu)相比較，該晶體管的單元尺寸可減小超過50％。

圖8至圖17示出了形成不同晶體管結(jié)構(gòu)的示例性方法。圖5中示出的晶體管結(jié)構(gòu)可用于相對更高電壓、低電流應(yīng)用。相對于圖8至圖17所述的晶體管結(jié)構(gòu)可用于相對更低電壓(例如10V至15V)和高電流，諸如用于高頻能量變換器。因此，如本文所述的概念可用于多種不同的LDMOS晶體管結(jié)構(gòu)。

圖8包括工件101的一部分的剖視圖的圖示，該部分包括埋入式導(dǎo)電區(qū)102、埋入式絕緣層104、半導(dǎo)體層106以及介電層108。埋入式導(dǎo)電區(qū)102可包括第14族元素(即，碳、硅、鍺或它們的任意組合)并且可為n型或p型重?fù)诫s的。為了本說明書的目的，重?fù)诫s旨在意指至少約1×10¹⁹個(gè)原子/cm³的峰值摻雜劑濃度，并且輕摻雜旨在意指小于約1×10¹⁹個(gè)原子/cm³的峰值摻雜劑濃度。埋入式導(dǎo)電區(qū)102可為重?fù)诫s襯底(如，n型重?fù)诫s晶片)的一部分或可為設(shè)置在相反導(dǎo)電類型的襯底上方或設(shè)置在襯底和埋入式導(dǎo)電區(qū)102之間的另一埋入式絕緣層(未示出)上方的埋入式摻雜區(qū)域。在一實(shí)施方案中，埋入式導(dǎo)電區(qū)102重?fù)诫sn型摻雜劑，諸如磷、砷、銻或它們的任意組合。在具體實(shí)施方案中，如果要將埋入式導(dǎo)電區(qū)102的擴(kuò)散保持較低，則埋入式導(dǎo)電區(qū)102包含砷或銻，并且在一具體實(shí)施方案中，埋入式導(dǎo)電區(qū)102包含銻以降低在隨后形成的半導(dǎo)體層形成期間自摻雜的水平(與砷相比)。

埋入式絕緣層104設(shè)置在埋入式導(dǎo)電區(qū)102上方。在正常操作期間，埋入式絕緣層104有助于將埋入式導(dǎo)電區(qū)102上的電壓與半導(dǎo)體層106的部分隔離。埋入式絕緣層104可包括氧化物、氮化物或氮氧化物。埋入式絕緣層104可包括單個(gè)膜或具有相同或不同組分的多個(gè)膜。埋入式絕緣層104可具有在至少大約0.2微米或至少大約0.3微米范圍內(nèi)的厚度。另外，埋入式絕緣層104可具有不大于大約5.0微米或不大于大約2.0微米的厚度。在具體實(shí)施方案中，埋入式絕緣層104具有在大約0.5微米至大約0.9微米范圍內(nèi)的厚度。不需要埋入式絕緣層104，并且在另一個(gè)實(shí)施方案中，半導(dǎo)體層106可形成在埋入式導(dǎo)電區(qū)102上。

半導(dǎo)體層106設(shè)置在埋入式絕緣層104上方并且具有主表面105，在該主表面上形成晶體管和其他電子部件(未示出)。半導(dǎo)體層106可包括第14族元素以及相對于埋入式導(dǎo)電區(qū)102所述的摻雜劑或相反導(dǎo)電類型的摻雜劑中的任何一者。在一實(shí)施方案中，半導(dǎo)體層106為輕摻雜n型或p型外延硅層，該硅層具有在大約0.2微米至大約5.0微米范圍內(nèi)的厚度，和不大于大約1×10¹⁷個(gè)原子/cm³的摻雜濃度，以及在另一實(shí)施方案中，至少大約1×10¹⁴個(gè)原子/cm³的摻雜濃度。如所形成的或在半導(dǎo)體層106內(nèi)選擇性摻雜區(qū)域之前半導(dǎo)體層106內(nèi)的摻雜劑濃度將被稱作背景摻雜劑濃度。

可使用熱生長技術(shù)、沉積技術(shù)或它們的組合在半導(dǎo)體層106上方形成介電層108。介電層108可包括氧化物、氮化物、氮氧化物，或它們的任意組合。在一實(shí)施方案中，介電層108包括氧化物并且具有在大約11nm至大約50nm范圍內(nèi)的厚度。

圖9示出了在形成漂移區(qū)222和降低表面場區(qū)242后的工件。漂移區(qū)222可具有小于大約1×10¹⁹個(gè)原子/cm³并且至少大約1×10¹⁶個(gè)原子/cm³的摻雜劑濃度，以及在一實(shí)施方案中小于大約0.9微米并且在另一實(shí)施方案中小于大約0.5微米的深度。在具體實(shí)施方案中，漂移區(qū)222為n型摻雜的。

降低表面場區(qū)242可幫助保持更多電流流經(jīng)漂移區(qū)222而不是流入漂移區(qū)222下方的半導(dǎo)體層106內(nèi)。降低表面場區(qū)242可具有不大于大約5×10¹⁷個(gè)原子/cm³并且至少大約1×10¹⁶個(gè)原子/cm³的摻雜劑濃度，以及在一個(gè)實(shí)施方案中小于大約1.5微米并且在另一個(gè)實(shí)施方案中小于大約1.2微米的深度。在主表面105下方，降低表面場區(qū)242的峰值濃度可在大約0.5微米至大約0.9微米的范圍內(nèi)。在具體實(shí)施方案中，降低表面場區(qū)242為p型摻雜的。

在一實(shí)施方案中，漂移區(qū)222可在降低表面場區(qū)242之前形成。在另一個(gè)實(shí)施方案中，漂移區(qū)222可在降低表面場區(qū)242之后形成。

圖10包括在形成絕緣層322和導(dǎo)電層342后的圖示。可使用熱生長技術(shù)、沉積技術(shù)或它們的組合形成絕緣層322。絕緣層322可包括氧化物、氮化物、氮氧化物，或它們的任意組合。在一實(shí)施方案中，絕緣層322包括氮化物并且具有在大約20nm至大約90nm范圍內(nèi)的厚度。導(dǎo)電層342沉積在絕緣層322上方。導(dǎo)電層342包括導(dǎo)電材料或者可例如通過摻雜變成導(dǎo)電的。更具體地講，導(dǎo)電層342可包括摻雜半導(dǎo)體材料(如，重?fù)诫s非晶硅、多晶硅等)。導(dǎo)電層342具有在大約0.05微米至大約0.5微米范圍內(nèi)的厚度。

圖11包括在形成絕緣層502、將絕緣層502圖案化、將導(dǎo)電層342圖案化以形成導(dǎo)電電極構(gòu)件534、形成絕緣間隔物522和深主體摻雜區(qū)域542后的圖示。絕緣層502可包括一個(gè)或多個(gè)絕緣層。在如圖11所示的實(shí)施方案中，絕緣層502沉積在導(dǎo)電層342上方。絕緣層502可包括氧化物、氮化物、氮氧化物或有機(jī)電介質(zhì)。絕緣層502具有在大約0.2微米至大約2.0微米范圍內(nèi)的厚度。

掩蔽層(未示出)形成在絕緣層502上方并且被圖案化以限定在其中形成晶體管的開口。將導(dǎo)電層342的部分圖案化，并且去除掩蔽特征。導(dǎo)電層342的剩余部分為導(dǎo)電電極構(gòu)件534，其可幫助減少晶體管中的漏極至柵極電容。在具體實(shí)施方案中，導(dǎo)電電極構(gòu)件534為水平取向的半導(dǎo)體構(gòu)件。絕緣間隔物522沿導(dǎo)電電極構(gòu)件534和絕緣層502的側(cè)壁形成。在具體實(shí)施方案中，絕緣間隔物522包括氮化物，并且通過將氮化物層沉積至在大約20nm至大約90nm范圍內(nèi)的厚度并且對氮化物層進(jìn)行各向異性蝕刻以形成絕緣間隔物522來形成。由絕緣間隔物522限定的開口設(shè)置在半導(dǎo)體層106中將形成深主體摻雜區(qū)域542以及源極區(qū)和溝道區(qū)的部分上方。

與漏極區(qū)和隨后形成的溝道區(qū)之間的雪崩擊穿不同，在晶體管的漏極區(qū)和深主體摻雜區(qū)域542之間的雪崩擊穿期間，深主體摻雜區(qū)域542可提供替代路徑。因此，如果將發(fā)生涉及漏極區(qū)的雪崩擊穿，則電流優(yōu)先于溝道區(qū)而流經(jīng)深主體摻雜區(qū)域542。因此，如果發(fā)生雪崩擊穿，則溝道區(qū)不太可能永久性地改變。深主體摻雜區(qū)域542的深度和濃度可與溝道區(qū)的深度和濃度有關(guān)。

在一實(shí)施方案中，深主體摻雜區(qū)域542的峰值濃度比溝道區(qū)的峰值濃度深至少大約0.1微米，并且在另一個(gè)實(shí)施方案中，深主體摻雜區(qū)域542的峰值濃度比溝道區(qū)的峰值濃度深不超過大約0.9微米。在另一實(shí)施方案中，在主表面105下方，深主體摻雜區(qū)域542的峰值濃度在大約0.6微米至大約1.1微米范圍內(nèi)?？墒褂脝未巫⑷牖蜃⑷氲慕M合來形成深主體摻雜區(qū)域542。深主體摻雜區(qū)域542可以接觸或可不接觸埋入式絕緣層104。對于(1)單次注入或(2)具有最低投射范圍的注入組合的注入而言，劑量可在大約5×10¹³個(gè)離子/cm²至大約5×10¹⁴個(gè)離子/cm²范圍內(nèi)。

圖12包括在形成柵極介電層602、柵極電極622、沿柵極電極622暴露表面的絕緣層624、主體區(qū)域642和源極區(qū)644后工件的圖示。主體區(qū)域642可包括晶體管的溝道區(qū)。主體區(qū)域642可降低晶體管結(jié)構(gòu)的源極和漏極之間穿通的可能性。主體區(qū)域642與溝道區(qū)和深主體摻雜區(qū)域542具有相同導(dǎo)電類型，并且可具有至少大約1×10¹⁸個(gè)原子/cm³的峰值摻雜劑濃度。在未示出的另一實(shí)施方案中，晶體管的溝道區(qū)可單獨(dú)地形成，并且在此類實(shí)施方案中，與不具有主體區(qū)域642相比較，主體區(qū)域642降低了在溝道區(qū)和深主體摻雜區(qū)域542之間具有更多電阻區(qū)域的可能性。此類主體區(qū)域642可通過離子注入來形成，其中劑量在大約5×10¹²個(gè)離子/cm²至大約5×10¹³個(gè)離子/cm²的范圍內(nèi)?？蛇x擇能量以實(shí)現(xiàn)大約0.05微米至大約0.3微米的投射范圍。在另一個(gè)實(shí)施方案中，可使用一次或多次注入來定制柵極電極622下面或與之間隔開的摻雜劑濃度和分布曲線，以實(shí)現(xiàn)所需閾值電壓、溝道至漏極擊穿電壓或另一電氣特性。在閱讀本說明書后，技術(shù)人員將能夠確定摻雜劑步驟、劑量和投射范圍以針對具體應(yīng)用實(shí)現(xiàn)摻雜區(qū)域的適當(dāng)摻雜劑濃度和位置。

通過蝕刻去除介電層108的暴露部分，并且沿開口的底部在暴露表面上方形成柵極介電層602。在具體實(shí)施方案中，柵極介電層602包括氧化物、氮化物、氮氧化物或它們的任意組合，并且具有在大約5nm至大約50nm范圍內(nèi)的厚度。柵極電極622設(shè)置在柵極介電層602上方并且與導(dǎo)電電極構(gòu)件534間隔開并電隔離?？赏ㄟ^沉積一層材料來形成柵極電極622，所述材料在沉積時(shí)為導(dǎo)電的或可隨后變成導(dǎo)電的。材料層可包括含金屬材料或含半導(dǎo)體材料。在一實(shí)施方案中，將層沉積至大約0.1微米至大約0.5微米的厚度。將材料層蝕刻以形成柵極電極622。在圖示實(shí)施方案中，柵極電極622在不使用掩模的情況下形成并且具有側(cè)壁間隔物的形狀。柵極電極622在其基部的寬度與沉積時(shí)層的厚度基本上相同。

絕緣層624可從柵極電極622熱生長或可沉積在工件上方。絕緣層624的厚度可在大約10nm至大約30nm的范圍內(nèi)。源極區(qū)644由主體區(qū)域642的部分形成。源極區(qū)644可包括延伸部分和重?fù)诫s部分。延伸部分可具有高于大約5×10¹⁷個(gè)原子/cm³并且小于大約5×10¹⁹個(gè)原子/cm³的摻雜劑濃度。如果需要或期望，可在形成源極區(qū)644的重?fù)诫s部分之前形成另外一組絕緣間隔物(未示出)。此類絕緣間隔物被形成為覆蓋源極區(qū)644的延伸部分的部分，以及使重?fù)诫s部分從柵極電極622位移更遠(yuǎn)?？赏ㄟ^沉積絕緣層并且對絕緣層進(jìn)行各向異性蝕刻來形成絕緣間隔物。絕緣間隔物可包括氧化物、氮化物、氮氧化物或它們的任意組合，并且在絕緣間隔物的基部處具有在大約50nm至大約200nm范圍內(nèi)的寬度。

源極區(qū)644的重?fù)诫s部分的摻雜可在形成絕緣層624后進(jìn)行。源極區(qū)644的重?fù)诫s部分允許隨后形成歐姆接觸并且具有至少大約1×10¹⁹個(gè)原子/cm³的摻雜劑濃度。源極區(qū)644可使用離子注入形成，具有與主體區(qū)域642相比較相反的導(dǎo)電類型，以及與漂移區(qū)222和埋入式導(dǎo)電區(qū)102相同的導(dǎo)電類型。

圖13包括在形成層間介電(ILD)層702和導(dǎo)電電極構(gòu)件734后工件的圖示。ILD層702形成在工件上方并且可包括氧化物、氮化物、氮氧化物、有機(jī)電介質(zhì)，或它們的任意組合。ILD層702可包括具有基本上恒定或變化組分(如，距半導(dǎo)體層106越遠(yuǎn)磷含量越高)的單個(gè)膜或多個(gè)離散膜?？稍贗LD層702之內(nèi)或上方使用蝕刻停止膜、抗反射膜或組合以幫助進(jìn)行處理。ILD層702可沉積至在大約0.5微米至大約2.0微米范圍內(nèi)的厚度。在如圖13所示的實(shí)施方案中，ILD層702不進(jìn)行平面化。在另一個(gè)實(shí)施方案中，如果需要或期望，ILD層702可進(jìn)行平面化。圖案化掩蔽層(未示出)形成在工件上方并且限定開口，在所述開口下方將隨后形成ILD層702中的開口。蝕刻ILD層702的暴露部分以限定其中將隨后形成導(dǎo)電電極構(gòu)件734的開口?？衫^續(xù)蝕刻以蝕刻穿過導(dǎo)電電極構(gòu)件534。此時(shí)可去除圖案化掩蔽層。

導(dǎo)電電極構(gòu)件734沿如圖13所示的開口的側(cè)壁形成。導(dǎo)電電極構(gòu)件734可與導(dǎo)電電極構(gòu)件534具有相同導(dǎo)電類型。導(dǎo)電電極構(gòu)件734可包括摻雜半導(dǎo)體材料(如，重?fù)诫s非晶硅、多晶硅等)、含金屬材料(難熔金屬、難熔金屬氮化物、難熔金屬硅化物等)，或它們的任意組合。

當(dāng)形成導(dǎo)電電極構(gòu)件734時(shí)，層僅填充開口的部分而非全部，并且可具有在大約50nm至大約400nm范圍內(nèi)的厚度。如果層尚未摻雜，則此時(shí)可使用。如果使用離子注入，則可使用傾斜角度進(jìn)行離子注入以沿層的垂直部分或陡峭部分摻入摻雜劑中的一些。在具體實(shí)施方案中，傾斜角度可在5°至20°范圍內(nèi)。在注入的不同部分期間可旋轉(zhuǎn)工件以更好地確保導(dǎo)電電極構(gòu)件734的所有表面均摻雜。對層進(jìn)行各向異性蝕刻以去除覆蓋在ILD層702上的層的部分?？衫^續(xù)蝕刻以使開口內(nèi)的導(dǎo)電電極構(gòu)件734的最上點(diǎn)凹進(jìn)。此時(shí)也可去除保留在開口內(nèi)的導(dǎo)電電極構(gòu)件534的任何暴露部分。

在該過程中此刻電子器件的一些特征是值得注意的。導(dǎo)電電極構(gòu)件534和734彼此鄰接。在如圖所示的實(shí)施方案中，每對導(dǎo)電電極構(gòu)件534和734為基本L形狀。如圖13所示，導(dǎo)電電極構(gòu)件734更靠近導(dǎo)電電極構(gòu)件534的特定端部定位，并且柵極電極622更靠近導(dǎo)電電極構(gòu)件534的相對端部定位。因此，相比于導(dǎo)電電極構(gòu)件734，柵極電極622更靠近導(dǎo)電電極構(gòu)件534。因此，與沿導(dǎo)電電極構(gòu)件534的兩端具有導(dǎo)電電極構(gòu)件734相比，柵極電極622和導(dǎo)電電極之間的電容耦合可減小。與導(dǎo)電電極構(gòu)件734的遠(yuǎn)端相比，導(dǎo)電電極構(gòu)件734的近端更靠近半導(dǎo)體層106和導(dǎo)電電極構(gòu)件534。隨后形成的接觸開口將延伸到導(dǎo)電電極構(gòu)件734，并且在一實(shí)施方案中，任何接觸開口均不延伸到導(dǎo)電電極構(gòu)件534。

圖14包括在形成絕緣間隔物822和溝槽802后工件的圖示。在圖14和其余附圖中，導(dǎo)電電極構(gòu)件534和734的組合被稱作導(dǎo)電電極834。另外，存在圖13中所見的特征中的一些，但在圖14至圖17中未示出以簡化對本文所述概念的理解。例如，介電層108和絕緣層322(圖13中)位于導(dǎo)電電極834和漂移區(qū)222之間，但在圖14至圖17中未示出。類似地，存在柵極介電層602，但在圖14至圖17中未示出。此外，絕緣層502和絕緣間隔物522的部分的組合存在于圖14至17中并且用參考標(biāo)號502指示。

絕緣間隔物822可使用如此前相對于絕緣間隔物522所述的材料和形成技術(shù)中的任何一者來形成。絕緣間隔物822可較寬以允許導(dǎo)電電極834和形成于溝槽內(nèi)的隨后形成的導(dǎo)電插塞之間的足夠高擊穿電壓。在一實(shí)施方案中，層可沉積到在大約110nm至大約400nm范圍內(nèi)的厚度。當(dāng)形成絕緣間隔物822時(shí)，可蝕刻所暴露ILD層702沿其最上表面的部分。

可在開口內(nèi)蝕刻絕緣層322、介電層108、漂移區(qū)222、降低表面場區(qū)242和半導(dǎo)體層106的部分。溝槽802的底部與埋入式絕緣層104和埋入式導(dǎo)電區(qū)102間隔開。在一實(shí)施方案中，可使用各向異性蝕刻形成圖案化。當(dāng)蝕刻絕緣層322、介電層108或它們的任意組合時(shí)，可蝕刻所暴露ILD層702沿其最上表面的部分。在另一實(shí)施方案中，可繼續(xù)蝕刻以使得溝槽802延伸穿過埋入式絕緣層104并且進(jìn)入埋入式導(dǎo)電區(qū)102。在圖示實(shí)施方案中，溝槽802可在半導(dǎo)體層厚度的大約25％至75％范圍內(nèi)延伸，并且在一具體實(shí)施方案中，溝槽802可在大約0.3微米至3微米范圍內(nèi)延伸到半導(dǎo)體層106中。在一實(shí)施方案中，溝槽802中每一者的寬度在大約0.05微米至2微米范圍內(nèi)，并且在一具體實(shí)施方案中，溝槽802中每一者的寬度在大約0.1微米至大約1微米范圍內(nèi)。溝槽802的尺寸可彼此相同或不同。

導(dǎo)電層形成在ILD層702上方并且在溝槽802內(nèi)，并且在一具體實(shí)施方案中，導(dǎo)電層基本上完全填充溝槽802。導(dǎo)電層可包括一個(gè)或多個(gè)膜，所述膜中的每一者均包括含金屬材料或含半導(dǎo)體材料。在一實(shí)施方案中，導(dǎo)電層可包括重?fù)诫s半導(dǎo)體材料的相對薄膜，諸如非晶硅或多晶硅，以及包括難熔金屬的體膜。在一具體實(shí)施方案中，導(dǎo)電層包括多個(gè)膜，諸如重?fù)诫s半導(dǎo)體膜、粘附膜、阻擋膜和導(dǎo)電填充材料。在一具體實(shí)施方案中，粘附膜可包括難熔金屬，諸如鈦、鉭、鎢等；阻擋層可包括難熔金屬氮化物，諸如氮化鈦、氮化鉭、氮化鎢等，或難熔金屬-半導(dǎo)體-氮化物，諸如TaSiN；并且導(dǎo)電填充材料可包括鎢或硅化鎢。在更具體實(shí)施方案中，導(dǎo)電層可包包括Ti/TiN/W。膜的數(shù)量以及那些膜的組分的選擇取決于電性能、后續(xù)熱循環(huán)的溫度、另一種標(biāo)準(zhǔn)，或它們的任意組合。難熔金屬和含難熔金屬的化合物可承受高溫(如，難熔金屬的熔點(diǎn)可為至少1400℃)，可以共形方式沉積，并且具有比重?fù)诫sn型硅低的體電阻率。在閱讀本說明書之后，技術(shù)人員將能夠確定滿足其具體應(yīng)用的需要或需求的導(dǎo)電層的組分。

去除設(shè)置在ILD層702上方的導(dǎo)電層的部分?？墒褂没瘜W(xué)機(jī)械拋光或毯覆式蝕刻技術(shù)進(jìn)行去除。進(jìn)行蝕刻或其他去除操作以使導(dǎo)電層進(jìn)一步凹進(jìn)到溝槽802內(nèi)以形成垂直導(dǎo)電結(jié)構(gòu)902，如圖15所示。垂直導(dǎo)電結(jié)構(gòu)902為漏極區(qū)的下沉部分。垂直導(dǎo)電結(jié)構(gòu)902的最上高度可至少位于緊鄰溝槽802的漂移區(qū)222的最低高度處。當(dāng)垂直導(dǎo)電結(jié)構(gòu)902的最上高度延伸到高于漂移區(qū)222的高度時(shí)，通往導(dǎo)電電極834的寄生電容耦合變得更大。在一具體實(shí)施方案中，垂直導(dǎo)電結(jié)構(gòu)902可延伸到高于主表面105的高度。在另一具體實(shí)施方案中，垂直導(dǎo)電結(jié)構(gòu)902可延伸到不高于主表面105的高度。垂直導(dǎo)電結(jié)構(gòu)902中的每一者均不被導(dǎo)電電極834覆蓋。從頂視圖看出，垂直導(dǎo)電結(jié)構(gòu)902位于導(dǎo)電電極834的導(dǎo)電電極構(gòu)件734的緊鄰對之間。

垂直導(dǎo)電結(jié)構(gòu)902為垂直導(dǎo)電區(qū)域的例子。在另一實(shí)施方案中，可使用不同類型的垂直導(dǎo)電區(qū)域。例如，可通過摻雜漂移區(qū)222和半導(dǎo)體層106的部分來形成垂直導(dǎo)電區(qū)域?？稍诓煌芰肯率褂貌煌⑷胄纬蓳诫s區(qū)域。當(dāng)垂直導(dǎo)電結(jié)構(gòu)由摻雜區(qū)域替代時(shí)，可在工藝流程中更早形成重?fù)诫s區(qū)域。

圖16包括工件的圖示，該工件包括限定如圖16所示的接觸開口的圖案化復(fù)合絕緣層1002。ILD層形成在工件的暴露表面上方。ILD層基本上完全填充溝槽802的剩余部分。ILD層可包括如此前相對于ILD層702所述的材料、膜和厚度中的任何一者。與ILD層702相比，該ILD層可具有相同或不同材料、膜和厚度。復(fù)合絕緣層1002包括最上ILD層、ILD層702、絕緣層502、絕緣間隔物522和822、絕緣層624的部分，以及未被柵極電極622覆蓋的柵極介電層602的部分。如果需要或期望，復(fù)合絕緣層1002可進(jìn)行平面化。

將復(fù)合絕緣層1002圖案化以限定可使用一個(gè)或多個(gè)掩蔽層形成的接觸開口。掩蔽層的數(shù)量可取決于具體應(yīng)用。下述實(shí)施方案為示例性的，并非旨在限制本實(shí)用新型的范圍。

對于接觸開口1022和1034，可以不需要掩蔽層。當(dāng)復(fù)合絕緣層1002進(jìn)行平面化時(shí)，可使用非選擇性拋光或回蝕方法，直至暴露柵極電極622和導(dǎo)電電極834的部分?？蛇M(jìn)行選擇性蝕刻以使柵極電極622和導(dǎo)電電極834凹進(jìn)來限定接觸開口1022和1034。該特定方法允許形成接觸開口而無需單獨(dú)的掩蔽操作。

掩蔽層(未示出)形成在工件上方并且包括覆蓋在垂直導(dǎo)電結(jié)構(gòu)902上的開口。蝕刻復(fù)合絕緣層1002的暴露部分以限定通往垂直導(dǎo)電結(jié)構(gòu)902的接觸開口1012。此時(shí)可去除圖案化掩蔽層。接觸開口1042允許針對晶體管結(jié)構(gòu)形成源極/主體接觸。另一掩蔽層(未示出)形成在工件上方，并且蝕刻復(fù)合絕緣層1002的暴露部分。繼續(xù)蝕刻以蝕刻穿過源極區(qū)644并且沿接觸開口1042的底部暴露主體區(qū)域642的一部分。接觸開口1042的底部可被摻雜以形成重?fù)诫s區(qū)域1142(圖17中示出)，該區(qū)域允許形成通往主體區(qū)域642的歐姆接觸。重?fù)诫s區(qū)域1142具有與主體區(qū)域642相同的導(dǎo)電類型和至少1×10¹⁹個(gè)原子/cm³的摻雜劑濃度。可去除掩蔽層。可對工件退火以活化在接觸開口工藝步驟期間摻入到工件中的摻雜劑。

圖17包括在形成導(dǎo)電插塞、第一級互連件和鈍化層后工件的圖示。導(dǎo)電插塞1212電連接到垂直導(dǎo)電結(jié)構(gòu)902，導(dǎo)電插塞1222電連接到柵極電極622，導(dǎo)電插塞1234電連接到導(dǎo)電電極834，并且導(dǎo)電插塞1242電連接到源極區(qū)644和重?fù)诫s區(qū)域1142。在一實(shí)施方案中，復(fù)合絕緣層1002內(nèi)的導(dǎo)電插塞中的每一者均不直接接觸漂移區(qū)222或?qū)щ婋姌O834的導(dǎo)電電極構(gòu)件534。

在一實(shí)施方案中，導(dǎo)電插塞1212、1222、1242和1234可使用多個(gè)膜來形成。在一實(shí)施方案中，包括難熔金屬諸如Ti、Ta、W、Co、Pt等的層可沉積在工件上方并且在接觸開口1012、1022、1034和1042內(nèi)。如果需要或期望，包括金屬氮化物層的層可沉積在包括難熔金屬的層上方。可以對工件退火以使得包括難熔金屬的層的部分選擇性地與暴露的硅，例如基本單晶硅或多晶硅反應(yīng)，以形成金屬硅化物。因此，柵極電極622、導(dǎo)電電極834、源極區(qū)644、主體區(qū)域642和重?fù)诫s區(qū)域1142的部分可與包括難熔金屬的層內(nèi)的金屬反應(yīng)，以形成金屬硅化物。接觸絕緣層的包括難熔金屬的層的部分不反應(yīng)。可形成金屬氮化物層以進(jìn)一步填充開口的一部分，但不是開口的剩余部分。金屬氮化物層可充當(dāng)阻擋層。導(dǎo)電材料層填充接觸開口1012、1022、1034和1042的剩余部分。包括難熔金屬的層、金屬氮化物層和覆蓋在復(fù)合絕緣層1002上的導(dǎo)電材料的部分被去除，以形成導(dǎo)電插塞1212、1222、1234和1242。

ILD層1302形成在工件上方并且可包括如此前相對于ILD層702所述的組分中的任何一者。與ILD層702相比，ILD層1302可具有基本上相同組分或不同組分。將ILD層1302圖案化以限定互連件開口，并且互連件1312和1342形成在互連件開口內(nèi)?；ミB件1312接觸導(dǎo)電插塞1212并提供通往晶體管結(jié)構(gòu)的漏極的連接，并且互連件1342接觸導(dǎo)電插塞1242并提供通往晶體管結(jié)構(gòu)的源極的連接。雖然未示出，但互連件1342也電連接到導(dǎo)電電極834。其他互連件(未示出)接觸導(dǎo)電插塞1222并提供通往晶體管結(jié)構(gòu)的柵極的連接。鈍化層1402形成在互連件1312和1342以及圖17中未示出的其他互連件上方。

雖然未示出，但是可根據(jù)需要或期望使用另外的或更少的層或特征以形成電子器件。場隔離區(qū)域未示出，但可用于幫助電隔離功率晶體管的各部分。在另一個(gè)實(shí)施方案中，可以使用更多絕緣和互連級。例如，互連件1342(針對源極)和針對柵極的互連件可在一個(gè)級別，并且另一互連級下的其他互連件(未示出)可連接至互連件1312(針對漏極)。在閱讀本說明書后，技術(shù)人員將能夠確定針對其特定應(yīng)用的層和特征。

參見如圖17所示的晶體管結(jié)構(gòu)，垂直導(dǎo)電結(jié)構(gòu)902延伸超過漂移區(qū)222并且至少與降低表面場區(qū)242的峰值濃度的高度一樣深。當(dāng)超出晶體管結(jié)構(gòu)的BV_DS時(shí)，最高碰撞電離的位置在漂移區(qū)222下方。因此，當(dāng)發(fā)生擊穿時(shí)漂移區(qū)222內(nèi)的半導(dǎo)體材料不會損壞。

許多不同的方面和實(shí)施方案是可能的。那些方面和實(shí)施方案中的一些在下文進(jìn)行描述。在閱讀本說明書后，技術(shù)人員將認(rèn)識到，那些方面和實(shí)施方案僅為示例性的，而不限制本實(shí)用新型的范圍。示例性實(shí)施方案可根據(jù)如下所列的實(shí)施方案中的任一個(gè)或多個(gè)。

實(shí)施方案1。一種電子器件，該電子器件包括具有主表面的半導(dǎo)體層；與主表面相鄰的漂移區(qū)；與漂移區(qū)相鄰并且與漂移區(qū)相比延伸到半導(dǎo)體中更深處的漏極區(qū)；與主表面間隔開的降低表面場區(qū)；覆蓋在漏極區(qū)上的絕緣層；以及穿過絕緣層延伸到漏極區(qū)的觸點(diǎn)。

實(shí)施方案2。根據(jù)實(shí)施方案1所述的電子器件，其中漂移區(qū)和漏極區(qū)具有第一導(dǎo)電類型，并且降低表面場區(qū)具有與第一導(dǎo)電類型相反的第二導(dǎo)電類型。

實(shí)施方案3。根據(jù)實(shí)施方案1所述的電子器件，還包括與主表面相鄰的源極區(qū)；以及設(shè)置在源極區(qū)和漂移區(qū)之間的溝道區(qū)，其中降低表面場區(qū)位于溝道區(qū)下面并且具有峰值濃度深度，并且漏極區(qū)包括下沉部分，該下沉部分延伸到至少與降低表面場區(qū)的峰值濃度深度一樣深的深度。

實(shí)施方案4。根據(jù)實(shí)施方案3所述的電子器件，其中降低表面場區(qū)在漂移區(qū)的一部分下方延伸。

實(shí)施方案5。根據(jù)實(shí)施方案3所述的電子器件，其中下沉部分包括與降低表面場區(qū)相比具有相反導(dǎo)電類型的摻雜區(qū)域。

實(shí)施方案6。根據(jù)實(shí)施方案3所述的電子器件，還包括第一溝槽隔離結(jié)構(gòu)，該第一溝槽隔離結(jié)構(gòu)鄰接漏極區(qū)的下沉部分并且延伸到比下沉部分更深的深度。

實(shí)施方案7。根據(jù)實(shí)施方案6所述的電子器件，還包括第二溝槽隔離結(jié)構(gòu)和柵極電極，其中第二溝槽隔離結(jié)構(gòu)延伸到漂移區(qū)中并且具有小于漂移區(qū)的深度，設(shè)置在溝道區(qū)和漏極區(qū)之間，并且漂移區(qū)的一部分設(shè)置在溝道區(qū)和第二溝槽隔離結(jié)構(gòu)之間；并且柵極電極覆蓋在溝道區(qū)以及漂移區(qū)和第二溝槽隔離結(jié)構(gòu)的部分上。

實(shí)施方案8。根據(jù)實(shí)施方案1所述的電子器件，還包括與降低表面場區(qū)間隔開的埋入式導(dǎo)電區(qū)，其中漏極區(qū)的下沉部分延伸到埋入式導(dǎo)電區(qū)。

實(shí)施方案9。根據(jù)實(shí)施方案1所述的電子器件，還包括與降低表面場區(qū)間隔開并且位于其下方的埋入式導(dǎo)電區(qū)，其中下沉部分與埋入式導(dǎo)電區(qū)間隔開。

實(shí)施方案10。根據(jù)實(shí)施方案1所述的電子器件，其中晶體管包括半導(dǎo)體層、漂移區(qū)、漏極區(qū)和降低表面場區(qū)的一部分，其中晶體管具有至少70V的體擊穿電壓。

實(shí)施方案11。根據(jù)實(shí)施方案1所述的電子器件，其中在體擊穿期間，最高碰撞電離的位置位于漂移區(qū)外側(cè)。

實(shí)施方案12。一種形成電子器件的方法，包括：提供包括具有主表面的半導(dǎo)體層的工件；沿主表面形成漂移區(qū)；在半導(dǎo)體層內(nèi)形成降低表面場區(qū)，其中降低表面場區(qū)與主表面間隔開；形成與漂移區(qū)相鄰并且與漂移區(qū)相比延伸到半導(dǎo)體層中更深處的漏極區(qū)；形成限定通往漏極區(qū)的接觸開口的圖案化絕緣層；以及在接觸開口中形成通往漏極區(qū)的觸點(diǎn)。

實(shí)施方案13。根據(jù)實(shí)施方案12所述的方法，其中在成品的器件中，降低表面場區(qū)在漂移區(qū)的一部分下面延伸并且與漏極區(qū)間隔開。

實(shí)施方案14。根據(jù)實(shí)施方案12所述的方法，還包括沿主表面形成源極區(qū)，其中溝道區(qū)設(shè)置在源極區(qū)和漂移區(qū)之間；降低表面場區(qū)位于溝道區(qū)下面并且具有峰值濃度深度；并且漏極區(qū)包括下沉部分，該下沉部分延伸到至少與降低表面場區(qū)的峰值濃度深度一樣深的深度。

實(shí)施方案15。根據(jù)實(shí)施方案14所述的方法，還包括在形成半導(dǎo)體層之前形成埋入式導(dǎo)電區(qū)，其中進(jìn)行形成漏極區(qū)使得下沉部分延伸到埋入式導(dǎo)電區(qū)。

實(shí)施方案16。根據(jù)實(shí)施方案14所述的方法，還包括在形成半導(dǎo)體層之前形成埋入式導(dǎo)電區(qū)，其中進(jìn)行形成漏極區(qū)使得下沉部分與埋入式導(dǎo)電區(qū)間隔開。

實(shí)施方案17。根據(jù)實(shí)施方案14所述的方法，還包括形成第一溝槽隔離結(jié)構(gòu)，該第一溝槽隔離結(jié)構(gòu)鄰接漏極區(qū)的下沉部分并且延伸到比下沉部分深的深度。

實(shí)施方案18。根據(jù)實(shí)施方案17所述的方法，還包括形成第二溝槽隔離結(jié)構(gòu)，該結(jié)構(gòu)延伸到漂移區(qū)中并且具有小于漂移區(qū)的深度；以及在溝道區(qū)以及漂移區(qū)和第二隔離溝槽結(jié)構(gòu)的部分上方形成柵極電極。

實(shí)施方案19。根據(jù)實(shí)施方案12所述的方法，其中晶體管包括半導(dǎo)體層、漂移區(qū)、漏極區(qū)、降低表面常區(qū)域和源極區(qū)的一部分，其中晶體管具有至少70V的體擊穿電壓。

實(shí)施方案20。根據(jù)實(shí)施方案12所述的方法，還包括在漂移區(qū)上方形成屏蔽電極。

注意，并不需要上文在一般性說明或例子中所述的所有活動，某一具體活動的一部分可能不需要，并且除了所述的那些之外還可能執(zhí)行一項(xiàng)或多項(xiàng)另外的活動。還有，列出的活動所按的順序不一定是執(zhí)行所述活動的順序。

上文已經(jīng)關(guān)于具體實(shí)施方案描述了有益效果、其他優(yōu)點(diǎn)和問題解決方案。然而，這些有益效果、優(yōu)點(diǎn)、問題解決方案，以及可導(dǎo)致任何有益效果、優(yōu)點(diǎn)或解決方案出現(xiàn)或變得更明顯的任何特征都不應(yīng)被解釋為是任何或所有權(quán)利要求的關(guān)鍵、必需或必要特征。

本文描述的實(shí)施方案的說明書和圖示旨在提供對各種實(shí)施方案的結(jié)構(gòu)的一般性理解。說明書和圖示并非旨在用作對使用本文所述的結(jié)構(gòu)或方法的設(shè)備及系統(tǒng)的所有要素和特征的窮盡性及全面性描述。單獨(dú)的實(shí)施方案也可以按組合方式在單個(gè)實(shí)施方案中提供，相反，為了簡便起見而在單個(gè)實(shí)施方案的背景下描述的各種特征也可以單獨(dú)地或以任何子組合的方式提供。此外，對表示為范圍的值的提及包括在該范圍內(nèi)的所有值。許多其他實(shí)施方案僅對閱讀了本說明書之后的技術(shù)人員是顯而易見的。其他實(shí)施方案也可以使用并從本公開中得出，以使得可以在不脫離本公開范圍的情況下進(jìn)行結(jié)構(gòu)替換、邏輯替換或另外的改變。因此，本公開應(yīng)當(dāng)被看作是示例性的，而非限制性的。