本實(shí)用新型涉及一種組件及其形成方法，該組件包括電路和突出或凸出的節(jié)結(jié)。

背景技術(shù)：

系統(tǒng)級(jí)封裝(SiP)為不同功能的多個(gè)電子部件的組合，其組裝在一起以提供與系統(tǒng)或子系統(tǒng)相關(guān)聯(lián)的多個(gè)功能。SiP部件可為有源染料集成電路、無(wú)源部件、MEMS器件、光學(xué)部件以及其它封裝和器件。

絎縫封裝(英文：Quilt packaging，縮寫(xiě)：QP)為利用“節(jié)結(jié)”的SiP芯片至芯片互連技術(shù)，該節(jié)結(jié)沿著諸如集成電路芯片或PCB等的基板的邊緣從垂直面延伸、突出或凸出，以允許基板間通信和機(jī)械緊固和對(duì)準(zhǔn)。QP技術(shù)實(shí)現(xiàn)了以相異技術(shù)或基板材料制造的多個(gè)基板的互連以集成為整體狀結(jié)構(gòu)。

由于QP制造工藝的性質(zhì)，節(jié)結(jié)和芯片/部件基板的幾何形狀是光刻確定的，這允許除了整體封裝級(jí)系統(tǒng)架構(gòu)之外的基板至基板間隙和配準(zhǔn)的應(yīng)用/具體限定。QP為與諸如3-D芯片堆疊和倒裝芯片等的現(xiàn)有SiP技術(shù)互補(bǔ)的封裝方法。有關(guān)絎縫封裝和節(jié)結(jié)的形成的細(xì)節(jié)可見(jiàn)于授予Bernstein等人的US 7,612,443，該專(zhuān)利的全部?jī)?nèi)容以引用方式并入本文中。

本文公開(kāi)了一種用于現(xiàn)有有源和無(wú)源芯片、部件或基板的QP內(nèi)插器(或節(jié)結(jié))的快速成型和制造的方法。還公開(kāi)了將QP技術(shù)應(yīng)用于非半導(dǎo)電材料，以及應(yīng)用QP技術(shù)以減少或消除芯片或部件之間的小信號(hào)或切換噪音。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的各種優(yōu)選和非限制性實(shí)施例或方面現(xiàn)將在下述編號(hào)條款中進(jìn)行描述和闡述。

條款1.一種形成包括微芯片和互連節(jié)結(jié)的組件的方法包括：(a)在由基板材料形成的基板的表面中形成第一微芯片接納腔；(b)在基板的表面中(沿著第一腔的至少一個(gè)邊緣)形成鄰近微芯片接納腔的多個(gè)第二節(jié)結(jié)腔；(c)在步驟(a)之后，將微芯片插入第一腔中(微芯片的頂部表面與基板的表面共面)，其中微芯片的頂部表面從第一腔面朝外，該第一腔具有形成于其上的電路；(d)在步驟(b)之后，將導(dǎo)電材料沉積于各個(gè)第二腔中，從而在所述第二腔中形成導(dǎo)電墊(各個(gè)節(jié)結(jié)腔中的導(dǎo)電材料的頂部表面與基板的表面共面)，其中各個(gè)導(dǎo)電墊的頂部表面從第二腔面朝外；(e)在步驟(a)-(d)之后，在微芯片的頂部表面上形成導(dǎo)電線(xiàn)，其中各個(gè)導(dǎo)電線(xiàn)將至少一個(gè)導(dǎo)電墊連接至電路的至少一個(gè)元件；和(f)移除部分的基板材料以從基板材料形成載體，該載體支撐鄰近微芯片的導(dǎo)電墊，其中各個(gè)導(dǎo)電墊的一部分從載體突出或凸出。

條款2.根據(jù)條款1所述的方法，還包括：以任何次序執(zhí)行步驟(a)和(b)；和以任何次序執(zhí)行步驟(c)和(d)。

條款3.根據(jù)條款1或2所述的方法，還包括，在步驟(c)之前，在第一腔中沉積鈍化層、粘附層或兩者。

條款4.根據(jù)條款1-3中任一項(xiàng)所述的方法，其中基板可為半導(dǎo)體晶片。

條款5.根據(jù)條款1-4中任一項(xiàng)所述的方法，其中半導(dǎo)體晶片可包括下述物質(zhì)中的至少一種：硅、鍺和鎵。

條款6.根據(jù)條款1-5中任一項(xiàng)所述的方法，其中每個(gè)腔可經(jīng)由形成于基板表面上的圖案化犧牲層通過(guò)濕蝕刻或干蝕刻基板的表面而形成。

條款7.根據(jù)條款1-6中任一項(xiàng)所述的方法，其中導(dǎo)電線(xiàn)可通過(guò)選擇性地移除沉積于微芯片、導(dǎo)電墊和基板的表面上的導(dǎo)電層中的部分而形成。

條款8.根據(jù)條款1-7中任一項(xiàng)所述的方法，其中每個(gè)第二腔可與第一腔隔開(kāi)。

條款9.根據(jù)條款1-8中任一項(xiàng)所述的方法，其中基板的表面、微芯片的頂部表面和各個(gè)導(dǎo)電墊的頂部表面可處于同一平面內(nèi)。

條款10.根據(jù)條款1-9中任一項(xiàng)所述的方法，其中電路的元件可為下述中的一種：電導(dǎo)體、有源器件的節(jié)點(diǎn)或終端，或無(wú)源器件的節(jié)點(diǎn)或終端。

條款11.根據(jù)條款1-10中任一項(xiàng)所述的方法，其中有源器件可為下述中的一種：晶體管或二極管；并且無(wú)源器件可為下述中的一種： 電容器、電感器或電阻器。

條款12.根據(jù)條款1-11中任一項(xiàng)所述的方法，其中各個(gè)導(dǎo)電墊從載體突出或凸出的部分在所述部分的導(dǎo)電墊的所有側(cè)部和端部上不含基板材料。

條款13.一種包括微芯片和互連節(jié)結(jié)的組件，該組件包括：載體；所述載體的表面中的第一腔中的微芯片；所述載體的所述表面中鄰近所述第一腔的第二腔中的導(dǎo)電墊，所述導(dǎo)電墊具有：與所述微芯片的邊緣隔開(kāi)的第一部分，所述第一部分和所述微芯片的所述邊緣之間的鄰近所述微芯片的所述邊緣的第二部分，和所述第一部分和所述第二部分之間的本體；和連接于所述導(dǎo)電墊和所述微芯片的電路元件之間的至少一個(gè)導(dǎo)體，其中所述導(dǎo)電墊的所述第一部分和所述導(dǎo)電墊的所述本體的鄰近所述第一部分的部分從所述載體突出或凸出。

條款14.根據(jù)條款13所述的組件，其中載體可包括下述物質(zhì)中的至少一種：硅、鍺和鎵。

條款15.根據(jù)條款13或14所述的組件，其中第一腔和第二腔可通過(guò)載體的一部分彼此隔開(kāi)。

條款16.根據(jù)條款13-15中任一項(xiàng)所述的組件，其中載體的表面、微芯片的頂部表面和導(dǎo)電墊的頂部表面可處于同一平面內(nèi)。

條款17.根據(jù)條款13-16中任一項(xiàng)所述的組件，其中電路的元件可為下述中的一種：電導(dǎo)體、有源器件的節(jié)點(diǎn)或終端，或無(wú)源器件的節(jié)點(diǎn)或終端。

條款18.一種形成包括微芯片和互連節(jié)結(jié)的組件的方法，該方 法包括：(a)在由基板材料形成的基板的表面中光刻地形成具有不同深度的第一腔和第二腔，其中第一腔的深度為第二腔的深度的至少兩倍；(b)將微芯片沉積于第一腔中；(c)將導(dǎo)電材料沉積于第二腔中，從而形成導(dǎo)電墊；(d)在導(dǎo)電墊和微芯片上的位置之間光刻地形成導(dǎo)體；(e)移除基板材料的一部分以形成載體，該載體支撐導(dǎo)電墊和微芯片，其中導(dǎo)電墊的一部分從載體突出。

條款19.根據(jù)條款18所述的方法，其中導(dǎo)電墊可鄰近微芯片。

條款20.一種形成包括突出或凸出節(jié)結(jié)的組件的方法包括：(a)提供支撐電路的基板；(b)在基板中形成一個(gè)或多個(gè)腔；(c)在各個(gè)腔中形成導(dǎo)電墊；(d)在基板上形成一個(gè)或多個(gè)導(dǎo)電線(xiàn)，其中各個(gè)導(dǎo)電線(xiàn)將導(dǎo)電墊連接至電路的位置、節(jié)點(diǎn)或終端；和(e)移除基板的一部分以形成組件，該組件包括電路、一個(gè)或多個(gè)導(dǎo)電線(xiàn)，和從基板突出或凸出的各個(gè)導(dǎo)電墊的一部分。

條款21.根據(jù)條款20所述的方法，其中電路可：形成于基板上；或形成于由基板支撐的微芯片上。

條款22.根據(jù)條款20或21所述的方法，其中微芯片可接納于基板的腔中。

條款23.根據(jù)條款20-22中任一項(xiàng)所述的方法，其中基板可為印刷電路板。

條款24.根據(jù)條款20-22中任一項(xiàng)所述的方法，其中基板可為半導(dǎo)體材料。

附圖說(shuō)明

圖1為根據(jù)實(shí)施例1和實(shí)施例2形成包括突出或凸出節(jié)結(jié)的組件的方法的步驟的流程圖；

圖2-4為例如半導(dǎo)體晶片的基板的平面圖，和根據(jù)包括圖1流程圖中的步驟6-14的實(shí)施例1，形成一個(gè)或多個(gè)包括突出或凸出節(jié)結(jié)的組件的方法的平面圖；

圖5為包括形成于其上的示例電路的微芯片的平面圖；

圖6和7為圖2-4的基板的平面圖，和根據(jù)實(shí)施例1和圖1流程圖中的步驟16-20，形成一個(gè)或多個(gè)包括突出或凸出節(jié)結(jié)的組件的方法的平面圖；

圖8為根據(jù)實(shí)施例1和圖1流程圖中的步驟20的包括突出或凸出節(jié)結(jié)的單一化組件的平面圖；

圖9-14為根據(jù)實(shí)施例1和圖1流程圖中的步驟6-20，形成包括突出或凸出節(jié)結(jié)的組件的剖視圖；

圖15-19為例如半導(dǎo)體晶片的基板的平面圖，以及根據(jù)實(shí)施例2和圖1流程圖中的步驟6、24-40、18和20，形成一個(gè)或多個(gè)包括突出或凸出節(jié)結(jié)的組件的方法的平面圖；

圖20為根據(jù)實(shí)施例2和圖1流程圖中的步驟6、24-30、18和20，制備的包括突出或凸出節(jié)結(jié)的單一化組件的平面圖；

圖21-26為根據(jù)實(shí)施例2和圖1流程圖中的步驟6、24-30、18和20，形成包括突出或凸出節(jié)結(jié)的組件的方法的剖視圖；

圖27為根據(jù)實(shí)施例3形成包括突出或凸出節(jié)結(jié)的組件的方法的 流程圖；

圖28-35為根據(jù)流程圖27所示的實(shí)施例3形成包括突出或凸出節(jié)結(jié)的組件的方法的剖視圖；和

圖36為根據(jù)實(shí)施例1或?qū)嵤├?所形成的一對(duì)組件，該對(duì)組件聯(lián)接在一起并且聯(lián)接至根據(jù)實(shí)施例3所制備的組件，其中后一個(gè)組件聯(lián)接至根據(jù)實(shí)施例3所制備的另一個(gè)組件。

具體實(shí)施方式

下述實(shí)施例將參考附圖進(jìn)行描述，其中類(lèi)似參考標(biāo)記對(duì)應(yīng)于類(lèi)似或功能等同的元件。

參考圖1，示出了形成包括微芯片和互連節(jié)結(jié)的組件的第一實(shí)施例方法和第二實(shí)施例方法(實(shí)施例1和實(shí)施例2)的流程圖2。兩個(gè)實(shí)施例方法初始地從開(kāi)始步驟4行進(jìn)至其中提供基板50(圖2)的步驟6。在一個(gè)實(shí)施例中，基板50可為半導(dǎo)體晶片和/或可包括硅、鍺或鎵。在另一個(gè)實(shí)施例中，基板2可為由任何合適和/或期望的材料制成的印刷電路板，該材料包括但不限于環(huán)氧樹(shù)脂、聚酯、織造和/或非織造玻璃纖維強(qiáng)化陶瓷、填充陶瓷、高溫陶瓷聚合物等中的一種或多種。然而，本文對(duì)包括具體材料的基板50的描述不應(yīng)理解為限制意義，因?yàn)閾?jù)設(shè)想，可利用現(xiàn)在已知或以后開(kāi)發(fā)的任何合適和/或期望的基板材料。出于描述實(shí)施例1的目的，將假設(shè)基板50為半導(dǎo)體晶片。

參考形成包括微芯片和互連節(jié)結(jié)的組件的第一實(shí)施例(實(shí)施例1)中的圖1、2和9，該方法從步驟6行進(jìn)至步驟8；其中，QP節(jié)結(jié)墊52(圖2和9)以例如US 7,612,443中所描述的方式形成于基板50中，該專(zhuān)利以引用方式并入本文。簡(jiǎn)而言之，QP節(jié)結(jié)墊52形成于節(jié)結(jié)腔32(圖9)中，節(jié)結(jié)腔32以期望圖案蝕刻于基板50中。一旦形成，則將腔32的暴露表面用氧化層鈍化，并將抗蝕涂層施加至基板50。接下來(lái)，將抗蝕涂層從上述腔32移除以形成開(kāi)口，然后將籽晶金屬沉積于橫穿抗蝕涂層的開(kāi)口的溝槽中，該抗蝕涂層隨后被移除。接下來(lái)，將無(wú)電鍍工藝應(yīng)用于沉積的籽晶金屬以形成QP節(jié)結(jié)墊52。如果需要，可在QP模塊墊52上執(zhí)行拋光步驟，諸如化學(xué)機(jī)械拋光(CMP)以使它們與基板50的頂部表面共面或大體共面。在本文中，“QP節(jié)結(jié)”、“QP節(jié)結(jié)墊”和“導(dǎo)電墊”可互換地使用。

在形成包括微芯片和互連節(jié)結(jié)的組件的實(shí)施例1中，QP節(jié)結(jié)墊52在基板50上形成為矩形或方形圖案54(圖3)。在該實(shí)施例中，QP節(jié)結(jié)墊52的各個(gè)圖案54配置成將微芯片62(下文所描述)接納于鄰近形成各個(gè)圖案54的QP節(jié)結(jié)墊52的微芯片腔56中。在本文所描述的各種實(shí)施例中，有限數(shù)量(四個(gè))的圖案54示出于基板50上。然而，這不應(yīng)理解為限制意義。

參考圖1、3和10，該方法然后行進(jìn)至步驟12；其中，微芯片腔56形成于基板50中，其中各個(gè)腔56形成為與所述腔56相關(guān)聯(lián)的QP節(jié)結(jié)墊52的圖案54鄰近。在該實(shí)施例中，各個(gè)微芯片腔56為方形或矩形，并且具有緊鄰腔56的各個(gè)邊緣的四個(gè)QP節(jié)結(jié)墊52。然而，這不應(yīng)理解為限制意義。此外，基板50示出為具有四個(gè)微芯片腔56，其中各個(gè)腔56具有鄰近所述微芯片腔56的QP節(jié)結(jié)墊的圖案54。然而，這不應(yīng) 理解為限制意義。

參考圖1、4和11，該方法然后行進(jìn)至步驟14；其中，包括粘附層和任選鈍化層的層58形成于各個(gè)微芯片腔56中。在一個(gè)實(shí)施例中，粘附層可為任何合適和/或期望的環(huán)氧樹(shù)脂，該環(huán)氧樹(shù)脂兼容形成基板50的材料和待沉積于微芯片腔56中的微芯片62。如果設(shè)置于微芯片腔56內(nèi)，那么任選鈍化層(設(shè)置于粘附層和微芯片62之間)可分離微芯片62與形成基板50的材料。

如圖11所示，層58可沉積于微芯片腔56的基部和側(cè)壁上。然而，這不應(yīng)理解為限制意義。

參考圖1、5、6和12，該方法然后行進(jìn)至步驟16；其中，微芯片62放置于包括層58的各個(gè)腔56中。一旦微芯片62放置于微芯片腔56中，則層58的粘附部分可以任何合適和/或期望的方式固化以將微芯片62附接(固定)于微芯片腔56內(nèi)。在圖12中，出于說(shuō)明目的，示出了微芯片62和層58之間的小間隙。然而，在一個(gè)實(shí)施例中，微芯片62和層58可完全填充腔56，由此層58可填充微芯片62和腔56的壁之間的任何空間。

圖5示出了一個(gè)實(shí)例微芯片62，該微芯片包括電路64的示意性實(shí)施例，該電路包括一個(gè)或多個(gè)電導(dǎo)體66、有源器件的終端68和無(wú)源器件的終端70。各個(gè)有源器件可為例如晶體管和/或二極管，并且各個(gè)無(wú)源器件可為電容器、電感器或電阻器。此外，單個(gè)電導(dǎo)體或單個(gè)終端可連接至有源器件和無(wú)源器件，例如圖5中的終端68/70。

參考圖1、6和12，一旦微芯片62已固定于腔56中，則該方法然 后行進(jìn)至步驟18；其中，導(dǎo)電線(xiàn)72、74和76可形成于各個(gè)微芯片62的頂部表面上。各個(gè)導(dǎo)電線(xiàn)72-76將至少一個(gè)QP節(jié)結(jié)墊52連接至電路64的至少一個(gè)元件。如上文所述及，各個(gè)元件可為電導(dǎo)體、有源器件的終端、無(wú)源器件的終端，或它們的一些組合。各個(gè)微芯片62的導(dǎo)電線(xiàn)72-76可以本領(lǐng)域中已知或以后開(kāi)發(fā)的任何合適和/或期望的方式形成。在一個(gè)實(shí)施例中，導(dǎo)電線(xiàn)72-76以本領(lǐng)域中已知的方式由導(dǎo)電材料片材光刻地形成，該導(dǎo)電材料片材沉積于一個(gè)或多個(gè)鈍化層上，該鈍化層形成于基板50、QP節(jié)結(jié)墊52和微芯片62的頂部表面上。然后，利用半導(dǎo)體加工領(lǐng)域中所熟知的光刻圖案和蝕刻工藝，導(dǎo)電線(xiàn)72-76可形成于各個(gè)微芯片62上的元件和鄰近所述微芯片62的QP節(jié)結(jié)墊52之間。

圖6示出了聯(lián)接至三個(gè)QP節(jié)結(jié)墊52、三個(gè)終端70和一個(gè)終端68/70的三個(gè)導(dǎo)電線(xiàn)72-76。然而，這不應(yīng)理解為限制意義。

參考圖1、7和13，該方法然后行進(jìn)至步驟20；其中，各個(gè)微芯片62和所連接的(鄰近的)QP節(jié)結(jié)墊52均與基板50分離。具體地，如圖7和13所示，染料分離蝕刻可用于移除各個(gè)微芯片62和QP節(jié)結(jié)墊52的相關(guān)圖案54周?chē)幕宀牧?8。更具體地，如圖13最佳所示，可控制染料分離蝕刻以移除圍繞QP節(jié)結(jié)墊52的各個(gè)圖案54的并且至少部分地位于鄰近所述QP節(jié)結(jié)墊52的外表面的各個(gè)QP節(jié)結(jié)墊52的本體之下的基板材料78。

在一個(gè)實(shí)施例中，假設(shè)如圖13所示，停止用于移除基板材料78的染料分離蝕刻，由此基板50的基部部分保留微芯片62和QP節(jié)結(jié)墊 52的鄰近圖案54并將其保持在一起，背面磨削步驟可用于移除參考標(biāo)記80所標(biāo)注的材料以形成多個(gè)單一化組件82，各個(gè)單一化組件包括基板在移除基板材料78和80、腔56中的微芯片62、QP節(jié)結(jié)墊52和導(dǎo)電線(xiàn)72-76之后的其余部分，導(dǎo)電線(xiàn)72-76將導(dǎo)體和/或電路64的終端連接至QP節(jié)結(jié)墊52。

至此完成了實(shí)施例1的描述。

因此，已描述了形成組件82的第一實(shí)施例(實(shí)施例1)方法，現(xiàn)將繼續(xù)參考圖1并參考圖15-26描述形成組件82的第二實(shí)施例(實(shí)施例2)。在實(shí)施例2中，該方法從開(kāi)始步驟4行進(jìn)至步驟6(圖15和21)，其中提供基板50。接下來(lái)，該方法行進(jìn)至步驟24(圖15和21)；在步驟24中，微芯片腔56形成于基板50中。參考圖1、16和22，接下來(lái)，層58可形成或沉積于各個(gè)腔56中。各個(gè)層58可包括粘附層和任選鈍化層。在層58包括鈍化層的情況下，該鈍化層可以本領(lǐng)域中已知的方式生長(zhǎng)或形成于各個(gè)腔56內(nèi)，并且粘附層(合適粘合劑)可沉積于鈍化層的頂部上。

參考圖1、17和23，該方法然后行進(jìn)至步驟28；其中，微芯片62放置于各個(gè)腔56中。然后，層58的粘附部分固化。

參考圖1、18和24，該方法然后行進(jìn)至步驟30；其中，QP節(jié)結(jié)墊52形成為鄰近各個(gè)微芯片62。在一個(gè)實(shí)施例中，各個(gè)節(jié)結(jié)墊52形成于鄰近其中接納微芯片62的對(duì)應(yīng)微芯片腔56的腔32中，該腔形成于基板50中。各個(gè)腔32可以任何合適和/或期望的方式(例如，反應(yīng)離子蝕刻)形成。一旦已形成用于接納對(duì)應(yīng)QP節(jié)結(jié)墊52的腔32，則導(dǎo)電 材料沉積于所述腔32中以形成QP節(jié)結(jié)墊52。在一個(gè)實(shí)施例中，該導(dǎo)電材料為金屬。該實(shí)施例中的QP節(jié)結(jié)墊52可以與實(shí)施例1中所描述的QP節(jié)結(jié)52相同的方式形成。

繼續(xù)參考圖1、18和24，該方法然后行進(jìn)至步驟18；其中，導(dǎo)電線(xiàn)72-76以上文結(jié)合實(shí)施例1所討論的方式形成以將一個(gè)或多個(gè)QP節(jié)結(jié)墊52連接至導(dǎo)體66、終端68、終端70，和/或微芯片62的終端68/70。

參考圖1、19和25，接下來(lái)，染料分離蝕刻可用于移除基板材料78并且任選地移除基板材料80(圖26)。如果染料分離蝕刻僅用于移除基板材料78，那么背面磨削步驟可用于移除圖26所示的基板材料80以產(chǎn)生多個(gè)單一化組件82，各個(gè)單一化組件82包括微芯片62和QP節(jié)結(jié)墊52。

至此完成了實(shí)施例2的描述。

現(xiàn)將參考圖27的流程圖102和圖28-35，描述形成組件的第三實(shí)施例(實(shí)施例3)，該組件包括電路和互連節(jié)結(jié)。

參考圖27和28，該方法從開(kāi)始步驟104行進(jìn)至步驟106；其中，提供了包括電路152的基板150。在該實(shí)施例中，基板150可由半導(dǎo)體材料或非半導(dǎo)體材料形成。在一個(gè)實(shí)施例中，非半導(dǎo)體材料可為本領(lǐng)域中已知的用于形成印刷電路板的典型材料。

在圖28-35中，電路152示出為基板150的表面中的墊或觸點(diǎn)。然而，這不應(yīng)理解為限制意義，因?yàn)閾?jù)設(shè)想，墊150所表示的電路還可或另選地沉積于基板150的頂部表面之上和/或之中。

電路152可為任何合適和/或期望的電路，該電路包括但不限于 導(dǎo)電軌跡的圖案、墊，和/或形成于基板150的頂部表面上的其它特征，該頂部表面可由絕緣材料形成。電路152還可或另選地包括這樣的部件，該部件諸如但不限于電容器、電阻器，或附接至和/或嵌入基板150的有源器件。基板150可為單層或多層。

參考圖27、28和29，該方法然后行進(jìn)至步驟108；其中，腔154經(jīng)由材料減除技術(shù)形成于基板150中，該材料減除技術(shù)包括例如干蝕刻、濕化學(xué)蝕刻、離子銑削、激光蝕刻和微鉆孔。

該方法然后行進(jìn)至步驟110；其中，導(dǎo)電(金屬)籽晶層156沉積于腔154的底板和側(cè)壁上并且沉積于基板150的頂部表面上。在一個(gè)實(shí)施例中，籽晶層156經(jīng)由本領(lǐng)域中已知的化學(xué)氣相沉積(CVD)工藝進(jìn)行沉積。然而，這不應(yīng)理解為限制意義，因?yàn)閾?jù)設(shè)想，可利用用于沉積籽晶層156的任何合適和/或期望的手段。

參考圖27和30，該方法然后行進(jìn)至步驟112；其中，籽晶層156以導(dǎo)電(金屬)材料158進(jìn)行電鍍。導(dǎo)電材料158電鍍于在腔154的基部和側(cè)壁中和基板150的頂部表面上的籽晶層156的暴露表面上。

參考圖27和31，該方法然后行進(jìn)至步驟114；其中，從基板150移除過(guò)量電鍍材料158(以本領(lǐng)域中已知的方式)，從而將導(dǎo)電材料158留置于腔154中，從而形成QP節(jié)結(jié)160。

參考圖27和32，該方法然后行進(jìn)至步驟116；其中，一個(gè)或多個(gè)導(dǎo)電線(xiàn)162形成于基板150的頂部表面上。在此，導(dǎo)電線(xiàn)162只是導(dǎo)電的線(xiàn)路(例如，由銅形成)，該導(dǎo)電的線(xiàn)路電連接兩個(gè)或更多個(gè)點(diǎn)。各個(gè)導(dǎo)電線(xiàn)162可以任何合適和/或期望的方式形成，包括但不限于絲 網(wǎng)印刷、照相雕刻、PCB銑削、激光抗蝕劑燒蝕、激光印刷，等等。形成各個(gè)導(dǎo)電線(xiàn)162的工藝可為添加法、減除法或半添加法。形成各個(gè)導(dǎo)電線(xiàn)162的工藝在本領(lǐng)域中是熟知的，并且為簡(jiǎn)便起見(jiàn)在本文將不進(jìn)一步描述。

參考圖27和33，該方法然后行進(jìn)至步驟118；其中，基板150的本體和頂部表面的一部分164被移除以暴露QP節(jié)結(jié)墊160的側(cè)部和底部部分，該QP節(jié)結(jié)墊160包括導(dǎo)電材料150和籽晶層156。在一個(gè)實(shí)施例中，被移除的基板150的部分164不包括導(dǎo)電線(xiàn)162和/或電路152。

參考圖27、33和34，該方法然后行進(jìn)至步驟120；其中，基板背面材料166(圖33)可經(jīng)由磨削步驟來(lái)移除以產(chǎn)生組件170(圖34)，該組件包括從基板150的其余部分突出的QP節(jié)結(jié)墊160的一部分，該基板支撐電路152和連接于電路152和QP節(jié)結(jié)墊160之間的導(dǎo)電線(xiàn)162。

另選地，替代經(jīng)由背面磨削而移除基板150的部分166，部分166的子組可經(jīng)由化學(xué)蝕刻來(lái)移除以產(chǎn)生圖35所示的具有基板150的組件170，該基板包括通過(guò)背面化學(xué)蝕刻工藝所形成的圓形邊緣168。

最后，該方法行進(jìn)至停止步驟122，其中實(shí)施例3完成。

結(jié)合圖27-35所描述的第三實(shí)施例(實(shí)施例3)公開(kāi)了形成包括單個(gè)QP節(jié)結(jié)墊160的組件170的形成。然而，這不應(yīng)理解為限制意義，因?yàn)閾?jù)設(shè)想，組件170可包括多個(gè)QP節(jié)結(jié)墊160，該多個(gè)QP節(jié)結(jié)墊160連接至電路152并且更具體地(在一個(gè)實(shí)施例中)連接至電路152的元件，該元件諸如但不限于電導(dǎo)體、有源器件的節(jié)點(diǎn)或終端，和/或無(wú)源器件的節(jié)點(diǎn)或終端。

現(xiàn)參考圖36，一個(gè)或多個(gè)組件82和/或一個(gè)或多個(gè)組件170可以任何合適和/或期望的方式經(jīng)由QP節(jié)結(jié)墊聯(lián)接在一起。在一個(gè)實(shí)施例中，包括用于執(zhí)行一種功能的電路64-1的組件82-1可聯(lián)接至包括第二電路64-2的組件82-2，該第二電路設(shè)計(jì)成經(jīng)由QP節(jié)結(jié)或QP模塊墊52執(zhí)行不同功能。組件82-1可根據(jù)上述實(shí)施例1或?qū)嵤├?來(lái)制備。組件82-2可根據(jù)實(shí)施例1或?qū)嵤├?來(lái)制備。

在一個(gè)實(shí)施例中，電路64-1可為微處理器，并且電路64-2可為顯示驅(qū)動(dòng)器。然而，這不應(yīng)理解為限制意義，因?yàn)閾?jù)設(shè)想，電路64-1和64-2各自可為本領(lǐng)域的普通技術(shù)人員認(rèn)為合適和/或期望的經(jīng)由QP節(jié)結(jié)52聯(lián)接在一起的任何類(lèi)型的電路。

根據(jù)上述實(shí)施例3所制備的組件170-1可經(jīng)由組件170-1的QP節(jié)結(jié)或QP節(jié)結(jié)墊160和一個(gè)或多個(gè)組件82的QP節(jié)結(jié)52的端至端觸點(diǎn)連接至根據(jù)上述實(shí)施例1或?qū)嵤├?形成的一個(gè)或多個(gè)組件82。類(lèi)似地，組件170-1可經(jīng)由各個(gè)組件170-1和170-2的QP節(jié)結(jié)160的端至端觸點(diǎn)電聯(lián)接至另一個(gè)組件170-2。

組件170-1可包括電路152-1，同時(shí)組件170-2可包括電路152-2。電路152-1和152-2可為任何合適和/或期望的電路，其有益于經(jīng)由組件170-1和170-2的QP節(jié)結(jié)160的遠(yuǎn)端進(jìn)行電連接。

可見(jiàn)，本文公開(kāi)了一種形成組件的方法，該組件包括突出或凸出的節(jié)結(jié)。在該方法中，第一微芯片腔形成于由基板材料所形成的基板的表面中。多個(gè)第二節(jié)結(jié)腔或溝槽鄰近第一接納腔形成于基板的表面中(沿著第一腔的至少一個(gè)邊緣)。微芯片插入第一腔中(其中微 芯片的頂部表面期望地與基板的表面共面)，其中微芯片的頂部表面從具有形成于其上的電路的第一腔面朝外。導(dǎo)電材料沉積于各個(gè)第二腔中，從而在所述第二腔中形成導(dǎo)電墊。期望地，各個(gè)第二腔中導(dǎo)電材料的頂部表面與基板的頂部表面共面。導(dǎo)電線(xiàn)形成于微芯片的頂部表面上，其中各個(gè)導(dǎo)電線(xiàn)將至少一個(gè)導(dǎo)電墊連接至電路的至少一個(gè)元件。最后，部分的基板材料從基板材料移除以形成載體，該載體支撐鄰近微芯片的導(dǎo)電墊，其中各個(gè)導(dǎo)電墊的一部分從載體突出或凸出。

形成第一接納腔和第二接納腔的步驟可以任何次序執(zhí)行。將微芯片插入第一腔中和將導(dǎo)電材料沉積于第二腔中的步驟也可以任何次序執(zhí)行。

在將微芯片插入第一腔中之前，鈍化層、粘附層或兩者可沉積于第一腔中。

基板可為半導(dǎo)體晶片。每個(gè)腔可經(jīng)由形成于基板的表面上的圖案化犧牲層通過(guò)濕蝕刻或干蝕刻基板的表面而形成。導(dǎo)電線(xiàn)可通過(guò)選擇性地移除部分的導(dǎo)電層而形成，該導(dǎo)電層沉積于微芯片、導(dǎo)電墊和基板的表面上。

電路的元件可為電導(dǎo)體、有源器件的節(jié)點(diǎn)或終端，或無(wú)源器件的節(jié)點(diǎn)或終端。

從載體突出或凸出的部分的各個(gè)導(dǎo)電墊在所述部分的導(dǎo)電墊的所有側(cè)部和端部上可不含基板材料。

還公開(kāi)了一種包括載體的組件，該載體具有載體的表面中的第一腔中的微芯片和載體的表面中鄰近第一腔的第二腔中的導(dǎo)電墊。導(dǎo) 電墊具有與微芯片的邊緣隔開(kāi)的第一部分、第一部分和微芯片的邊緣之間的鄰近微芯片的邊緣的第二部分，和第一部分和第二部分之間的本體。至少一個(gè)導(dǎo)體連接于導(dǎo)電墊和微芯片的電路元件之間。導(dǎo)電墊的第一部分和導(dǎo)電墊的本體的鄰近該第一部分的部分從載體突出或凸出。

載體可形成自硅、鍺或鎵。第一腔和第二腔可通過(guò)載體的一部分彼此隔開(kāi)。電路的元件可為電導(dǎo)體、有源器件的節(jié)點(diǎn)或終端，或無(wú)源器件的節(jié)點(diǎn)或終端。

本文還公開(kāi)了一種形成包括突出或凸出節(jié)結(jié)的組件的方法，該方法包括：在由基板材料形成的基板的表面中光刻地形成具有不同深度的第一腔和第二腔，其中第一腔的深度為第二腔的深度的至少兩倍。第一腔和第二腔的光刻形成可為經(jīng)由形成于基板的表面上的圖案化犧牲層以濕蝕刻或干蝕刻基板的表面的方式實(shí)現(xiàn)。犧牲層可為圖案化光致抗蝕劑。

微芯片可沉積于第一腔中，并且導(dǎo)電材料可沉積于第二腔中，從而形成導(dǎo)電墊。接下來(lái)，導(dǎo)體光刻地形成于導(dǎo)電墊和微芯片上的位置之間。光刻形成導(dǎo)體的步驟可包括濕蝕刻或干蝕刻導(dǎo)電層(諸如銅)的表面，該導(dǎo)電層沉積于基板上。導(dǎo)電層的濕蝕刻或干蝕刻可經(jīng)由形成于導(dǎo)電層的表面上的圖案化犧牲層實(shí)現(xiàn)。犧牲層可為以本領(lǐng)域中已知的方式進(jìn)行圖案化的圖案化光致抗蝕劑。

最后，基板材料的一部分被移除以形成支撐導(dǎo)電墊和微芯片的載體，其中導(dǎo)電墊的一部分從載體突出或凸出。在一個(gè)實(shí)施例中，導(dǎo) 電墊可鄰近微芯片。

最后，本文公開(kāi)了一種形成包括突出或凸出節(jié)結(jié)的組件的方法。該方法包括：提供支撐電路的基板，和在基板中形成一個(gè)或多個(gè)腔。導(dǎo)電墊形成于各個(gè)腔中，并且一個(gè)或多個(gè)導(dǎo)電線(xiàn)形成于基板上，其中各個(gè)導(dǎo)電線(xiàn)將導(dǎo)電墊連接至電路的位置、節(jié)點(diǎn)或終端。然后，部分的基板被移除以形成組件，該組件包括電路、一個(gè)或多個(gè)導(dǎo)電線(xiàn)，和從基板突出或凸出的各個(gè)導(dǎo)電路徑的一部分。

電路可形成于基板上，或可形成于由基板支撐的微芯片上。微芯片可接納于基板的腔中。

基板可為印刷電路板或可由半導(dǎo)體材料形成。

已參考附圖描述了實(shí)施例。在閱讀和理解前述實(shí)施例之后，可對(duì)其它實(shí)施例進(jìn)行修改和更改。因此，前述實(shí)施例不應(yīng)解釋為限制本公開(kāi)。