相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求于2015年1月22日提交的題為“continuousdiffusionconfigurablestandardcellarchitecture(連續(xù)擴(kuò)散可配置標(biāo)準(zhǔn)單元架構(gòu))”的美國(guó)專利申請(qǐng)no.14/603,262的權(quán)益，其通過(guò)援引全部明確納入于此。

背景

領(lǐng)域

本公開一般涉及布局構(gòu)造，并且尤其涉及連續(xù)擴(kuò)散可配置標(biāo)準(zhǔn)單元架構(gòu)。

背景技術(shù)：

標(biāo)準(zhǔn)單元是可以用數(shù)字邏輯來(lái)實(shí)現(xiàn)的集成電路。專用集成電路(asic)(諸如片上系統(tǒng)(soc)器件)可包含數(shù)千至數(shù)百萬(wàn)的標(biāo)準(zhǔn)單元。增加asic內(nèi)的可配置標(biāo)準(zhǔn)單元的晶體管密度是有益的。相應(yīng)地，需要一種可配置標(biāo)準(zhǔn)單元架構(gòu)，其提供增加asic中的可配置標(biāo)準(zhǔn)單元內(nèi)的晶體管密度。

概述

在本公開的一方面，包括至少一個(gè)可配置電路單元的半導(dǎo)體管芯包括至少一個(gè)中央子單元、第一側(cè)子單元和第二側(cè)子單元。至少一個(gè)中央子單元中的每一個(gè)中央子單元包括第一p型金屬氧化物半導(dǎo)體(pmos)晶體管、第二pmos晶體管、第一n型金屬氧化物半導(dǎo)體(nmos)晶體管、和第二nmos晶體管。該第一pmos晶體管具有第一pmos晶體管柵極、第一pmos晶體管源極和第一pmos晶體管漏極。該第一pmos晶體管源極被耦合到第一電壓源。該第二pmos晶體管具有第二pmos晶體管柵極、第二pmos晶體管源極和第二pmos晶體管漏極。該第二pmos晶體管源極被耦合到第一電壓源。該第一pmos晶體管漏極和該第二pmos晶體管漏極是同一漏極。該第一nmos晶體管具有第一nmos晶體管柵極、第一nmos晶體管源極和第一nmos晶體管漏極。該第一nmos晶體管源極被耦合到第二電壓源。該第二nmos晶體管具有第二nmos晶體管柵極、第二nmos晶體管源極和第二nmos晶體管漏極。該第二nmos晶體管源極被耦合到第二電壓源。該第一nmos晶體管漏極和該第二nmos晶體管漏極是同一漏極。該第一側(cè)子單元在該至少一個(gè)中央子單元的第一側(cè)上。該第二側(cè)子單元在該至少一個(gè)中央子單元的第二側(cè)上。該至少一個(gè)中央子單元、該第一側(cè)子單元、和該第二側(cè)子單元具有連續(xù)有源區(qū)域。

在本公開的一方面，一種半導(dǎo)體管芯包括至少一個(gè)可配置電路單元。至少一個(gè)可配置電路單元包括至少一個(gè)中央子單元、該至少一個(gè)中央子單元的第一側(cè)上的第一側(cè)子單元，和該至少一個(gè)中央子單元的第二側(cè)上的第二側(cè)子單元。在該至少一個(gè)可配置電路單元上，電流流過(guò)該至少一個(gè)中央子單元上的第一pmos晶體管。該第一pmos晶體管具有第一pmos晶體管柵極、第一pmos晶體管源極和第一pmos晶體管漏極。該第一pmos晶體管源極被耦合到第一電壓源。此外，電流流過(guò)該至少一個(gè)中央子單元上的第二pmos晶體管。該第二pmos晶體管具有第二pmos晶體管柵極、第二pmos晶體管源極和第二pmos晶體管漏極。該第二pmos晶體管源極被耦合到第一電壓源。該第一pmos晶體管漏極和該第二pmos晶體管漏極是同一漏極。此外，電流流過(guò)該至少一個(gè)中央子單元上的第一nmos晶體管。該第一nmos晶體管具有第一nmos晶體管柵極、第一nmos晶體管源極和第一nmos晶體管漏極。該第一nmos晶體管源極被耦合到第二電壓源。此外，電流流過(guò)該至少一個(gè)中央子單元上的第二nmos晶體管。該第二nmos晶體管具有第二nmos晶體管柵極、第二nmos晶體管源極和第二nmos晶體管漏極。該第二nmos晶體管源極被耦合到第二電壓源。該第一nmos晶體管漏極和該第二nmos晶體管漏極是同一漏極。該至少一個(gè)中央子單元、該第一側(cè)子單元、和該第二側(cè)子單元具有連續(xù)有源區(qū)域。

附圖簡(jiǎn)要說(shuō)明

圖1是解說(shuō)包括多個(gè)標(biāo)準(zhǔn)單元和可配置電路單元的半導(dǎo)體管芯的示圖。

圖2是電容器單元的電路圖。

圖3是用于解說(shuō)示例性連續(xù)擴(kuò)散可配置標(biāo)準(zhǔn)單元架構(gòu)的第一組示圖。

圖4是用于解說(shuō)示例性連續(xù)擴(kuò)散可配置標(biāo)準(zhǔn)單元架構(gòu)的第二組示圖。

圖5是解說(shuō)配置為電容器單元的具有一個(gè)中央子單元、一左子單元、和一右子單元的五格可配置電路單元的示圖。

圖6是解說(shuō)配置為電容器單元的具有五個(gè)中央子單元、一左子單元、和一右子單元的十三格可配置電路單元的示圖。

圖7是解說(shuō)配置為電容器單元的九格可配置電路單元的示圖。

圖8是解說(shuō)配置為反相器單元的九格可配置電路單元的示圖。

圖9是解說(shuō)配置為電容器單元的十五格可配置電路單元的示圖。

圖10是解說(shuō)配置為nand單元的十五格可配置電路單元的示圖。

圖11是解說(shuō)配置為電容器單元的十九格可配置電路單元的示圖。

圖12是解說(shuō)配置為電容器單元和nand單元兩者的十九格可配置電路單元的示圖。

圖13是示例性方法的流程圖。

詳細(xì)描述

以下結(jié)合附圖闡述的詳細(xì)描述旨在作為各種配置的描述，而無(wú)意表示可實(shí)踐本文所描述的概念的僅有配置。本詳細(xì)描述包括具體細(xì)節(jié)以提供對(duì)各種概念的透徹理解。然而，對(duì)于本領(lǐng)域技術(shù)人員將顯而易見(jiàn)的是，沒(méi)有這些具體細(xì)節(jié)也可實(shí)踐這些概念。在一些實(shí)例中，以框圖形式示出眾所周知的結(jié)構(gòu)和組件以避免淡化此類概念。裝置和方法將在以下詳細(xì)描述中進(jìn)行描述并可以在附圖中由各種框、模塊、組件、電路、步驟、過(guò)程、算法、元件等來(lái)解說(shuō)。

圖1是解說(shuō)包括多個(gè)標(biāo)準(zhǔn)單元和可配置電路單元的半導(dǎo)體管芯102的示圖100。標(biāo)準(zhǔn)單元在半導(dǎo)體管芯上被按行對(duì)齊，在標(biāo)準(zhǔn)單元之間留下一些空間/間隙wr。在半導(dǎo)體管芯102上的標(biāo)準(zhǔn)單元之間的空間中，可以放置可配置電路單元(ccc)?？膳渲秒娐穯卧部梢允菢?biāo)準(zhǔn)單元。可配置電路單元可被稱作工程變更命令(eco)單元，由此諸單元可以按工程變更命令而被重新配置?？膳渲秒娐穯卧梢允紫缺慌渲脼殡娙萜鲉卧械慕怦铍娙萜?dcap)，其可以向?yàn)榘雽?dǎo)體管芯上的asic供電的電源電壓提供電壓穩(wěn)定性。隨后，一些可配置電路單元可以被重新配置為被確定為改進(jìn)電路的性能所需要的其他單元。

一組掩模被創(chuàng)建以供在半導(dǎo)體管芯102上產(chǎn)生asic。該組掩模可以將每個(gè)可配置電路單元配置為電容器單元。在測(cè)試半導(dǎo)體管芯102上的asic之際，可以確定需要附加的非電容器單元來(lái)改進(jìn)asic的性能。該組掩模的子集(例如，用于一些通孔和金屬層)可以被重新放置，從而將一個(gè)或多個(gè)可配置電路單元配置成包括被確定為需要的不同功能性，諸如舉例而言緩沖器、反相器、觸發(fā)器、鎖存器、與門、或門、與非門、或非門等。

圖2是電容器單元的電路圖200。電容器單元包括p型金屬氧化物半導(dǎo)體(pmos)晶體管202和n型金屬氧化物半導(dǎo)體(nmos)晶體管204。pmos晶體管202的源極被連接到vdd。pmos晶體管202的柵極被連接到nmos晶體管204的漏極。pmos晶體管202的漏極被連接到nmos晶體管204的柵極。nmos晶體管204的源極被連接到vss。電容器單元的電容等于

其中cpsg是pmos晶體管202的源極和柵極之間的電容，cndg是nmos晶體管204的漏極和柵極之間的電容，cpgd是pmos晶體管202的柵極和漏極之間的電容，而cngs是nmos晶體管204的柵極和源極之間的電容。

圖3是用于解說(shuō)示例性連續(xù)擴(kuò)散可配置標(biāo)準(zhǔn)單元架構(gòu)的第一組示圖300。在示例性連續(xù)擴(kuò)散可配置標(biāo)準(zhǔn)單元架構(gòu)中，可配置電路單元可包括一個(gè)左單元302(也被稱作左子單元)，一個(gè)或多個(gè)相同的中央單元304(也被稱作中央子單元)，以及一個(gè)右單元306(也被稱作右子單元)。虛線示出了左單元302、中央單元304和右單元306中的每一者的邊界。中央單元304具有連續(xù)有源區(qū)域(也被稱作擴(kuò)散區(qū)域或氧化物擴(kuò)散(od)區(qū)域)，其中沒(méi)有任何會(huì)將該有源區(qū)域分隔成兩個(gè)或更多個(gè)有源區(qū)域的淺溝槽隔離(sti)或深溝槽隔離(dti)區(qū)域。左單元302具有最多至sti/dti區(qū)域所在的左邊界的連續(xù)有源區(qū)域。右單元306具有最多至sti/dti區(qū)域所在的右邊界的連續(xù)有源區(qū)域。當(dāng)左單元302、一個(gè)或多個(gè)中央單元304、和右單元306被放置在一起(圖3b)時(shí)，整個(gè)單元308具有連續(xù)有源區(qū)域，其中sti/dti區(qū)域僅在單元的左邊界和右邊界上。單元308被示為具有一個(gè)左單元302、三個(gè)中央單元304、和一個(gè)右單元306。

左單元302包括1.5格(grid)(在單元中縱向且平行延伸的柵極互連)，中央單元304包括2格，且右單元306包括1.5格(圖3)或2.5格(圖4)。在示例性配置中，可配置電路單元可以在半導(dǎo)體管芯上被制造以填充對(duì)齊的標(biāo)準(zhǔn)單元之間的整個(gè)空間或間隙(參見(jiàn)圖1)。例如，如果對(duì)齊的標(biāo)準(zhǔn)單元之間的空間/間隙將允許具有x格的可配置電路，那么可以使用左單元302、一個(gè)或多個(gè)中央單元304、和右單元306來(lái)制造具有x格的可配置電路單元。具體而言，如果x是偶整數(shù)，那么可配置電路單元可以配置有(x-4)/2個(gè)中央單元304、一個(gè)1.5格左單元302，和一個(gè)2.5格右單元306，而如果x是奇整數(shù)，那么可配置電路單元可以配置有(x-3)/2個(gè)中央單元304，一個(gè)1.5格左單元302，和一個(gè)1.5格右單元306。

中央單元304包括具有第一pmos晶體管柵極312、第一pmos晶體管源極314和第一pmos晶體管漏極316的第一pmos晶體管310。第一pmos晶體管源極314被耦合到vdd。中央單元304進(jìn)一步包括具有第二pmos晶體管柵極320、第二pmos晶體管源極322和第二pmos晶體管漏極316的第二pmos晶體管318。第二pmos晶體管源極322也被耦合到vdd。第一pmos晶體管漏極316和第二pmos晶體管漏極316是同一漏極。中央單元304進(jìn)一步包括具有第一nmos晶體管柵極332、第一nmos晶體管源極334和第一nmos晶體管漏極336的第一nmos晶體管330。第一nmos晶體管源極334被耦合到vss(例如，接地)。中央單元304進(jìn)一步包括具有第二nmos晶體管柵極340、第二nmos晶體管源極342和第二nmos晶體管漏極336的第二nmos晶體管338。第二nmos晶體管源極342也被耦合到vss。第一nmos晶體管漏極336和第二nmos晶體管漏極336是同一漏極。

第一pmos晶體管柵極312和第一nmos晶體管柵極332是由一個(gè)柵極互連(也被稱作“多邊(poly)”互連)形成的，并且因此是共線的。柵極互連被切割350(也被稱作切割多邊(poly)，其中柵極互連在掩模中被切割)以分隔第一pmos晶體管柵極312和第一nmos晶體管柵極332。第二pmos晶體管柵極320和第二nmos晶體管柵極340由一個(gè)柵極互連形成，并因此是共線的。柵極互連被切割350以分隔第二pmos晶體管柵極320和第二nmos晶體管柵極340。

中央單元304進(jìn)一步包括將第一pmos晶體管柵極312耦合到第二pmos晶體管柵極320的金屬多邊(mp)層互連352，以及將第一nmos晶體管柵極332耦合到第二nmos晶體管柵極340的第二mp層互連354。第一和第二pmos晶體管310、318并聯(lián)連接，并且第一和第二nmos晶體管330、338并聯(lián)連接。

左單元302包括pmos晶體管360和nmos晶體管362。pmos晶體管360的源極364被連接到vdd。pmos晶體管360的漏極366也被連接到vdd，因?yàn)槁O366和第一pmos晶體管源極314是相同的。nmos晶體管362的源極368被連接到vss。nmos晶體管362的漏極370也被連接到vss，因?yàn)槁O370和第一nmos晶體管源極334是相同的。pmos晶體管360的柵極372和nmos晶體管362的柵極374由跨左單元302縱向延伸的一個(gè)柵極互連373形成。形成柵極372、374的柵極互連373不被連接到任何信號(hào)線或電壓源，并且因此是浮置的。相應(yīng)地，pmos晶體管360和nmos晶體管362是非活躍的，由此提供了除了左單元302的邊界處的sti/dti區(qū)域之外的隔離，以便進(jìn)一步將中央單元304與毗鄰標(biāo)準(zhǔn)單元隔離。如上文所討論的，左單元302包括在左單元302的邊界處的sti/dti區(qū)域處的有源區(qū)域中的中斷。

右單元306包括pmos晶體管380和nmos晶體管382。pmos晶體管380的源極384被連接到vdd。pmos晶體管380的漏極386也被連接到vdd，因?yàn)槁O386和第二pmos晶體管源極322是相同的。nmos晶體管382的源極388被連接到vss。nmos晶體管382的漏極390也被連接到vss，因?yàn)槁O390和第二nmos晶體管源極342是相同的。pmos晶體管380的柵極392和nmos晶體管382的柵極394由跨右單元306縱向延伸的一個(gè)柵極互連393形成。形成柵極392、394的柵極互連393不被連接到任何信號(hào)線或電壓源，并且因此是浮置的。相應(yīng)地，pmos晶體管380和nmos晶體管382是非活躍的，由此提供了除了右單元306的邊界處的sti/dti區(qū)域之外的隔離，以便進(jìn)一步將中央單元304與毗鄰標(biāo)準(zhǔn)單元隔離。如上文所討論的，右單元306包括在右單元306的邊界處的sti/dti區(qū)域處的有源區(qū)域中的中斷。

可配置電路單元(包括左單元302、一個(gè)或多個(gè)中央單元304、和右單元306)具有等于wf+ws+n*wc的可配置寬度w，其中wf是左單元302的寬度，ws是右單元306的寬度，且n*wc是一個(gè)或多個(gè)中央單元304的寬度，而其中n是中央單元304的數(shù)目，且wc是每個(gè)中央單元304的寬度。例如，可配置電路單元308配置有等于wf+ws+3*wc的寬度w。可配置電路單元的寬度可以通過(guò)改變n和/或通過(guò)利用1.5格(圖3)或2.5格(圖4)右單元306來(lái)調(diào)節(jié)，從而使得半導(dǎo)體管芯上的標(biāo)準(zhǔn)單元之間的空間/間隙內(nèi)的可配置電路單元(參見(jiàn)圖1)的大小最大化。一般而言，可配置電路單元可被配置成位于標(biāo)準(zhǔn)單元的初始放置之后的集成電路的空間/間隙區(qū)域內(nèi)(參見(jiàn)圖1)。進(jìn)一步，如果空間/間隙區(qū)域具有寬度wr，那么對(duì)于整數(shù)n，wf+ws+n*wc≤wr且wf+ws+(n+1)*wc>wr。在此類配置中，右單元306的寬度ws是基于標(biāo)準(zhǔn)單元之間的空間/間隙將支持奇數(shù)數(shù)目個(gè)格(即，使用1.5格右單元306)還是偶數(shù)數(shù)目個(gè)格(即，使用2.5格右單元306)來(lái)選擇的，并且隨后，中央單元304的數(shù)目n被選擇以填充該空間/間隙。

圖4是用于解說(shuō)示例性連續(xù)擴(kuò)散可配置標(biāo)準(zhǔn)單元架構(gòu)的第二組示圖400。在圖4中，左單元402和中央單元404與圖3中所示的相同。然而，右單元406用2.5格而非1.5格來(lái)解說(shuō)。右單元406包括第一pmos晶體管410、第二pmos晶體管412、第一nmos晶體管414、以及第二nmos晶體管416。第一pmos晶體管410的源極418被連接到vdd。第一pmos晶體管410的漏極420也被連接到vdd，因?yàn)槁O420和中央單元404的最右pmos晶體管的源極442是相同的。第一nmos晶體管414的源極428被連接到vss。nmos晶體管414的漏極430也被連接到vss，因?yàn)槁O430和中央單元404的最右nmos晶體管的源極444是相同的。第一pmos晶體管410的柵極422和第一nmos晶體管414的柵極432由跨右單元406縱向延伸的一個(gè)柵極互連438形成。形成柵極422、432的柵極互連438不被連接到任何信號(hào)線或電壓源，并且因此是浮置的。

第二pmos晶體管412的源極424被連接到vdd。第二pmos晶體管412的漏極418也被連接到vdd。第二nmos晶體管416的源極434被連接到vss。第二nmos晶體管416的漏極428也被連接到vss。第二pmos晶體管412的柵極426和第二nmos晶體管416的柵極436由跨右單元406縱向延伸的一個(gè)柵極互連440形成。形成柵極426、436的柵極互連440不被連接到任何信號(hào)線或電壓源，并且因此是浮置的。相應(yīng)地，第一pmos晶體管410、第二pmos晶體管412、第一nmos晶體管414、和第二nmos晶體管416是非活躍的，由此提供了除了右單元406的邊界處的sti/dti區(qū)域之外的隔離，以便進(jìn)一步將中央單元404與毗鄰標(biāo)準(zhǔn)單元隔離。

圖5是解說(shuō)配置為電容器單元520的具有一個(gè)中央子單元、一左子單元、和一右子單元的五格可配置電路單元的示圖500。電容器單元520包括將mp層互連352耦合到第一和第二nmos晶體管330、338的漏極336(參見(jiàn)圖3)的金屬1(m1)層互連502。電容器單元520進(jìn)一步包括將mp層互連354耦合到第一和第二pmos晶體管310、318的漏極316(參見(jiàn)圖3)的m1層互連512。電容器單元520因此如圖2中的電路圖所示的那樣被互連，其中pmos晶體管202表示并聯(lián)連接的第一和第二pmos晶體管310、318，而nmos晶體管204表示并聯(lián)連接的第一和第二nmos晶體管330、338。

圖6是解說(shuō)配置為電容器單元的具有五個(gè)中央子單元、一左子單元、和一右子單元的十三格可配置電路單元的示圖600。圖7是解說(shuō)配置為電容器單元的九格可配置電路單元的示圖700。圖7中的電容器單元包括一個(gè)左單元、一個(gè)右單元和三個(gè)中央單元。圖8是解說(shuō)配置為反相器單元的九格可配置電路單元的示圖800。圖8中的反相器單元包括一個(gè)左單元、一個(gè)右單元和三個(gè)中央單元。圖9是解說(shuō)配置為電容器單元的十五格可配置電路單元的示圖900。圖9中的電容器單元包括一個(gè)左單元、一個(gè)右單元和六個(gè)中央單元。圖10是解說(shuō)配置為nand單元的十五格可配置電路單元的示圖1000。圖10中的nand單元包括一個(gè)左單元、一個(gè)右單元和六個(gè)中央單元。圖11是解說(shuō)配置為電容器單元的十九格可配置電路單元的示圖1100。圖11中的電容器單元包括一個(gè)左單元、一個(gè)右單元和八個(gè)中央單元。圖12是解說(shuō)配置為電容器單元和nand單元兩者的十九格可配置電路單元的示圖1200。圖12中的電容器/nand單元包括一個(gè)左單元、一個(gè)右單元和八個(gè)中央單元。如圖12中所展示的，示例性可配置電路單元可以配置成包括多個(gè)不同電路組件，諸如在該情形中兩個(gè)分開的耦合電容器和一個(gè)與非門。

再次參見(jiàn)圖1、3，半導(dǎo)體管芯102包括至少一個(gè)可配置電路單元，該可配置電路單元包括至少一個(gè)中央子單元304、在該至少一個(gè)中央子單元304的第一側(cè)上的第一側(cè)子單元302，以及在該至少一個(gè)中央子單元304的第二側(cè)上的第二側(cè)子單元306。該至少一個(gè)中央子單元304、第一側(cè)子單元302、和第二側(cè)子單元306具有連續(xù)有源區(qū)域。該至少一個(gè)中央子單元304中的每一個(gè)中央子單元包括具有第一pmos晶體管柵極312、第一pmos晶體管源極314和第一pmos晶體管漏極316的第一pmos晶體管310。該第一pmos晶體管源極314被耦合到第一電壓源(例如，vdd)。該至少一個(gè)中央子單元304中的每一個(gè)中央子單元進(jìn)一步包括具有第二pmos晶體管柵極320、第二pmos晶體管源極322和第二pmos晶體管漏極316的第二pmos晶體管318。第二pmos晶體管源極322被耦合到第一電壓源。第一pmos晶體管漏極316和第二pmos晶體管漏極316是同一漏極。該至少一個(gè)中央子單元304中的每一個(gè)中央子單元進(jìn)一步包括具有第一nmos晶體管柵極332、第一nmos晶體管源極334和第一nmos晶體管漏極336的第一nmos晶體管330。該第一nmos晶體管源極334被耦合到第二電壓源(例如，vss，接地)。該至少一個(gè)中央子單元304中的每一個(gè)中央子單元進(jìn)一步包括具有第二nmos晶體管柵極340、第二nmos晶體管源極342和第二nmos晶體管漏極336的第二nmos晶體管338。第二nmos晶體管源極342被耦合到第二電壓源。第一nmos晶體管漏極336和第二nmos晶體管漏極336是同一漏極。

第一pmos晶體管柵極312和第一nmos晶體管柵極322是分開并且共線的，且第二pmos晶體管柵極320和第二nmos晶體管柵極340是分開并且共線的。每個(gè)中央子單元304進(jìn)一步包括將第一pmos晶體管柵極312耦合到第二pmos晶體管柵極320的第一互連352，以及將第一nmos晶體管柵極332耦合到第二nmos晶體管柵極340的第二互連354。

參見(jiàn)圖5，當(dāng)可配置電路單元被配置為電容器單元時(shí)，至少一個(gè)可配置電路單元進(jìn)一步包括將第一互連352耦合到第一nmos晶體管漏極336和第二nmos晶體管漏極336的第三互連502，以及將第二互連354耦合到第一pmos晶體管漏極316和第二pmos晶體管漏極316的第四互連512。

再次參見(jiàn)圖3，連續(xù)有源區(qū)域的邊緣在第一側(cè)子單元302內(nèi)，從而第一側(cè)子單元320包括有源區(qū)域中(在sti/dti區(qū)域處)的中斷。此外，連續(xù)有源區(qū)域的邊緣在第二側(cè)子單元306內(nèi)，從而第二側(cè)子單元306包括有源區(qū)域中(在sti/dti區(qū)域處)的中斷。第一側(cè)子單元302包括第一側(cè)子單元pmos晶體管360和第一側(cè)子單元nmos晶體管362。第一側(cè)子單元pmos晶體管360具有第一側(cè)子單元pmos晶體管柵極372、第一側(cè)子單元pmos晶體管源極364和第一側(cè)子單元pmos晶體管漏極366。第一側(cè)子單元nmos晶體管362具有第一側(cè)子單元nmos晶體管柵極374、第一側(cè)子單元nmos晶體管源極368和第一側(cè)子單元nmos晶體管漏極370。第一側(cè)子單元pmos晶體管柵極372和第一側(cè)子單元nmos晶體管柵極374由跨可配置電路單元延伸的一個(gè)柵極互連373形成。第一側(cè)子單元pmos晶體管源極364耦合到第一側(cè)子單元pmos晶體管漏極366和第一電壓源(第一側(cè)子單元pmos晶體管源極364和第一側(cè)子單元pmos晶體管漏極366二者耦合到第一電壓源(例如，vdd))。第一側(cè)子單元nmos晶體管源極368耦合到第一側(cè)子單元nmos晶體管漏極370和第二電壓源(第一側(cè)子單元nmos晶體管源極368和第一側(cè)子單元nmos晶體管漏極370二者耦合到第二電壓源(例如，vss、接地))。第一側(cè)子單元pmos晶體管柵極372和第一側(cè)子單元nmos晶體管柵極374是浮置的。

第二側(cè)子單元306包括第一第二側(cè)子單元pmos晶體管380和第一第二側(cè)子單元nmos晶體管382。第一第二側(cè)子單元pmos晶體管380具有第一第二側(cè)子單元pmos晶體管柵極392、第一第二側(cè)子單元pmos晶體管源極384和第一第二側(cè)子單元pmos晶體管漏極386。第一第二側(cè)子單元nmos晶體管382具有第一第二側(cè)子單元nmos晶體管柵極394、第一第二側(cè)子單元nmos晶體管源極388和第一第二側(cè)子單元nmos晶體管漏極390。第一第二側(cè)子單元pmos晶體管柵極392和第一第二側(cè)子單元nmos晶體管柵極394由跨可配置電路單元延伸的一個(gè)柵極互連393形成。第一第二側(cè)子單元pmos晶體管源極384耦合到第一第二側(cè)子單元pmos晶體管漏極386和第一電壓源(第一第二側(cè)子單元pmos晶體管源極384和第一第二側(cè)子單元pmos晶體管漏極386二者耦合到第一電壓源(例如，vdd))。第一第二側(cè)子單元nmos晶體管源極388耦合到第一第二側(cè)子單元nmos晶體管漏極390和第二電壓源(第一第二側(cè)子單元nmos晶體管源極388和第一第二側(cè)子單元nmos晶體管漏極390二者耦合到第二電壓源(例如，vss、接地))。第一第二側(cè)子單元pmos晶體管柵極392和第一第二側(cè)子單元nmos晶體管柵極394是浮置的。

參見(jiàn)圖4，當(dāng)至少一個(gè)可配置電路單元包括2.5格右單元406時(shí)，第二側(cè)子單元406包括第一第二側(cè)子單元pmos晶體管410和第一第二側(cè)子單元nmos晶體管414。第一第二側(cè)子單元pmos晶體管410具有第一第二側(cè)子單元pmos晶體管柵極422、第一第二側(cè)子單元pmos晶體管源極418和第一第二側(cè)子單元pmos晶體管漏極420。第一第二側(cè)子單元nmos晶體管414具有第一第二側(cè)子單元nmos晶體管柵極432、第一第二側(cè)子單元nmos晶體管源極428和第一第二側(cè)子單元nmos晶體管漏極430。第一第二側(cè)子單元pmos晶體管柵極422和第一第二側(cè)子單元nmos晶體管柵極432由跨可配置電路單元延伸的一個(gè)柵極互連438形成。第一第二側(cè)子單元pmos晶體管源極418耦合到第一第二側(cè)子單元pmos晶體管漏極420和第一電壓源(第一第二側(cè)子單元pmos晶體管源極418和第一第二側(cè)子單元pmos晶體管漏極420二者耦合到第一電壓源(例如，vdd))。第一第二側(cè)子單元nmos晶體管源極428耦合到第一第二側(cè)子單元nmos晶體管漏極430和第二電壓源(第一第二側(cè)子單元nmos晶體管源極428和第一第二側(cè)子單元nmos晶體管漏極430二者耦合到第二電壓源(例如，vss、接地))。第一第二側(cè)子單元pmos晶體管柵極422和第一第二側(cè)子單元nmos晶體管柵極432是浮置的。第二側(cè)子單元進(jìn)一步包括第二第二側(cè)子單元pmos晶體管412和第二第二側(cè)子單元nmos晶體管416。第二第二側(cè)子單元pmos晶體管412具有第二第二側(cè)子單元pmos晶體管柵極426、第二第二側(cè)子單元pmos晶體管源極424和第二第二側(cè)子單元pmos晶體管漏極418。第二第二側(cè)子單元nmos晶體管416具有第二第二側(cè)子單元nmos晶體管柵極436、第二第二側(cè)子單元nmos晶體管源極434和第二第二側(cè)子單元nmos晶體管漏極428。第二第二側(cè)子單元pmos晶體管柵極426和第二第二側(cè)子單元nmos晶體管柵極436由跨可配置電路單元延伸的一個(gè)柵極互連440形成。第二第二側(cè)子單元pmos晶體管源極424、第二第二側(cè)子單元pmos晶體管漏極418、第一第二側(cè)子單元pmos晶體管源極418、以及第一第二側(cè)子單元pmos晶體管漏極420全都耦合在一起并耦合到第一電壓源。第二第二側(cè)子單元nmos晶體管源極434、第二第二側(cè)子單元nmos晶體管漏極428、第一第二側(cè)子單元nmos晶體管源極428、以及第一第二側(cè)子單元nmos晶體管漏極430全都耦合在一起并耦合到第二電壓源。第二第二側(cè)子單元pmos晶體管柵極426和第二第二側(cè)子單元nmos晶體管柵極436是浮置的。

如上文所討論的，可配置電路單元具有等于wf+ws+n*wc的可配置寬度w，其中wf是第一側(cè)子單元302的寬度，ws是第二側(cè)子單元306的寬度，而n*wc是至少一個(gè)中央子單元的寬度，其中n是至少一個(gè)中央子單元的中央子單元304的數(shù)目，而wc是中央子單元中的每個(gè)中央子單元304的寬度?？膳渲秒娐穯卧杀慌渲贸晌挥诩呻娐返囊粎^(qū)域內(nèi)，該區(qū)域具有寬度wr，其中n是整數(shù)，以使得wf+ws+n*wc≤wr且wf+ws+(n+1)*wc>wr(參見(jiàn)圖1)。至少一個(gè)中央子單元可包括各自彼此相同的多個(gè)中央子單元304。半導(dǎo)體管芯可進(jìn)一步包括附加的可配置電路單元，其中這些可配置電路單元具有各種數(shù)目的中央子單元。例如，半導(dǎo)體管芯102可包括兩個(gè)或更多個(gè)可配置電路單元，諸如舉例而言圖5-12中解說(shuō)的兩個(gè)或更多個(gè)可配置電路單元?？膳渲秒娐穯卧兔總€(gè)附加的可配置電路單元可以是非彼此毗鄰的，如圖1中所解說(shuō)的。在一個(gè)示例中，可配置電路單元可以是電容器單元、緩沖器、反相器、觸發(fā)器、鎖存器、與門、或門、與非門、或者或非門中的一者。

如上文所討論的，提供了一種示例性連續(xù)擴(kuò)散可配置標(biāo)準(zhǔn)單元架構(gòu)，其中可配置電路單元可以用1.5格左單元、1.5格或2.5格右單元，以及任何數(shù)目的2格中央單元來(lái)構(gòu)建，以便填充半導(dǎo)體管芯上的標(biāo)準(zhǔn)單元之間的任何空間/間隙。相應(yīng)地，示例性連續(xù)擴(kuò)散可配置標(biāo)準(zhǔn)單元架構(gòu)可包括四個(gè)標(biāo)準(zhǔn)單元，其包括1.5格左單元、1.5格右單元、2.5格右單元和2格中央單元。在具有四個(gè)標(biāo)準(zhǔn)單元的情況下，通過(guò)構(gòu)建包括一個(gè)1.5格左單元、一個(gè)1.5格或2.5格右單元、和n個(gè)中央單元的一個(gè)可配置電路單元，可以填充半導(dǎo)體管芯上的標(biāo)準(zhǔn)單元之間的任何空間/間隙。所構(gòu)建的可配置電路單元具有連續(xù)擴(kuò)散/有源區(qū)域，因?yàn)閟ti/dti區(qū)域僅位于可配置電路單元的邊緣上。所構(gòu)建的可配置電路單元初始可以配置為電容器單元。隨后，在測(cè)試半導(dǎo)體管芯上的asic之際，可配置電路單元可以通過(guò)改變用于mp層之上的金屬層的掩模的子集來(lái)被重新配置為非電容器單元。

示例性可配置電路單元增加了此類單元的晶體管密度。例如，假設(shè)當(dāng)前可配置電路單元可用7、11、19或35格。還假設(shè)標(biāo)準(zhǔn)單元之間的空間/間隙是18格。在此類情況下，在該空間/間隙中可以有7格可配置電路單元(具有四個(gè)pmos晶體管和四個(gè)nmos晶體管)和11格可配置電路單元(具有八個(gè)pmos晶體管和八個(gè)nmos晶體管)。替換地，該空間/間隙中可以有示例性18格可配置電路單元(具有十四個(gè)pmos晶體管和十四個(gè)nmos晶體管)，由此在該空間/間隙內(nèi)提供附加的兩個(gè)pmos/nmos晶體管，并將該空間/間隙內(nèi)的晶體管密度增加16％。在另一示例中，假設(shè)標(biāo)準(zhǔn)單元之間的空間/間隙是17格。在此類情況下，該空間/間隙中可以有兩個(gè)7格可配置電路單元(其中有總共八個(gè)pmos晶體管和總共八個(gè)nmos晶體管)。替換地，該空間/間隙中可以有示例性17格可配置電路單元(具有十四個(gè)pmos晶體管和十四個(gè)nmos晶體管)，由此在該空間/間隙內(nèi)提供附加的六個(gè)pmos/nmos晶體管，并將該空間/間隙內(nèi)的晶體管密度增加75％。如清楚的，可配置電路單元可以使用具有四個(gè)前述標(biāo)準(zhǔn)單元(即，1.5格左單元、1.5格右單元、2.5格右單元、和2格中央單元)的示例性可配置電路單元架構(gòu)來(lái)配置以產(chǎn)生占據(jù)任何數(shù)目個(gè)格的可配置電路單元。通過(guò)填充放置在半導(dǎo)體管芯上的標(biāo)準(zhǔn)單元之間的空間/間隙，在該空間/間隙中的可配置電路單元內(nèi)增加了晶體管密度。

圖13是示例性方法的流程圖1300。該示例性方法是半導(dǎo)體管芯上的至少一個(gè)可配置電路單元的操作方法。該至少一個(gè)可配置電路單元包括至少一個(gè)中央子單元、該至少一個(gè)中央子單元的第一側(cè)上的第一側(cè)子單元，和該至少一個(gè)中央子單元的第二側(cè)上的第二側(cè)子單元。在1302，電流流過(guò)該至少一個(gè)中央子單元上的第一pmos晶體管。第一pmos晶體管具有第一pmos晶體管柵極、第一pmos晶體管源極和第一pmos晶體管漏極。該第一pmos晶體管源極被耦合到第一電壓源。在1304，電流流過(guò)該至少一個(gè)中央子單元上的第二pmos晶體管。第二pmos晶體管具有第二pmos晶體管柵極、第二pmos晶體管源極和第二pmos晶體管漏極。該第二pmos晶體管源極被耦合到第一電壓源。第一pmos晶體管漏極和第二pmos晶體管漏極是同一漏極。在1306，電流流過(guò)該至少一個(gè)中央子單元上的第一nmos晶體管。第一nmos晶體管具有第一nmos晶體管柵極、第一nmos晶體管源極和第一nmos晶體管漏極。該第一nmos晶體管源極被耦合到第二電壓源。在1308，電流流過(guò)該至少一個(gè)中央子單元上的第二nmos晶體管。第二nmos晶體管具有第二nmos晶體管柵極、第二nmos晶體管源極和第二nmos晶體管漏極。該第二nmos晶體管源極被耦合到第二電壓源。第一nmos晶體管漏極和第二nmos晶體管漏極是同一漏極。該至少一個(gè)中央子單元、該第一側(cè)子單元、和該第二側(cè)子單元具有連續(xù)有源區(qū)域。

在一個(gè)配置中，半導(dǎo)體管芯包括至少一個(gè)可配置電路單元。該至少一個(gè)可配置電路單元包括至少一個(gè)中央子單元、該至少一個(gè)中央子單元的第一側(cè)上的第一側(cè)子單元，和該至少一個(gè)中央子單元的第二側(cè)上的第二側(cè)子單元。該至少一個(gè)可配置電路單元包括用于使得電流流過(guò)該至少一個(gè)中央子單元上的第一pmos晶體管的裝置。用于使得電流流過(guò)第一pmos晶體管的裝置是第一pmos晶體管。第一pmos晶體管具有第一pmos晶體管柵極、第一pmos晶體管源極和第一pmos晶體管漏極。該第一pmos晶體管源極被耦合到第一電壓源。該至少一個(gè)可配置電路單元進(jìn)一步包括用于使得電流流過(guò)該至少一個(gè)中央子單元上的第二pmos晶體管的裝置。用于使得電流流過(guò)第二pmos晶體管的裝置是第二pmos晶體管。第二pmos晶體管具有第二pmos晶體管柵極、第二pmos晶體管源極和第二pmos晶體管漏極。該第二pmos晶體管源極被耦合到第一電壓源。第一pmos晶體管漏極和第二pmos晶體管漏極是同一漏極。該至少一個(gè)可配置電路單元進(jìn)一步包括用于使得電流流過(guò)該至少一個(gè)中央子單元上的第一nmos晶體管的裝置。用于使得電流流過(guò)第一nmos晶體管的裝置是第一nmos晶體管。第一nmos晶體管具有第一nmos晶體管柵極、第一nmos晶體管源極和第一nmos晶體管漏極。該第一nmos晶體管源極被耦合到第二電壓源。該至少一個(gè)可配置電路單元進(jìn)一步包括用于使得電流流過(guò)該至少一個(gè)中央子單元上的第二nmos晶體管的裝置。用于使得電流流過(guò)第二nmos晶體管的裝置是第二nmos晶體管。第二nmos晶體管具有第二nmos晶體管柵極、第二nmos晶體管源極和第二nmos晶體管漏極。該第二nmos晶體管源極被耦合到第二電壓源。第一nmos晶體管漏極和第二nmos晶體管漏極是同一漏極。該至少一個(gè)中央子單元、該第一側(cè)子單元、和該第二側(cè)子單元具有連續(xù)有源區(qū)域。若配置為電容器單元，那么該至少一個(gè)可配置電路單元可進(jìn)一步包括用于使得電流流過(guò)將第一互連耦合到第一nmos晶體管漏極和第二nmos晶體管漏極的第三互連的裝置，以及用于使得電流流過(guò)將第二互連耦合到第一pmos晶體管漏極和第二pmos晶體管漏極的第四互連的裝置。用于使得電流流過(guò)將第一互連耦合到第一nmos晶體管漏極和第二nmos晶體管漏極的第三互連的裝置是第三互連。用于使得電流流過(guò)將第二互連耦合到第一pmos晶體管漏極和第二pmos晶體管漏極的第四互連的裝置是第四互連。

應(yīng)理解，所公開的過(guò)程中各步驟的具體次序或?qū)哟问鞘纠赞k法的解說(shuō)。應(yīng)理解，基于設(shè)計(jì)偏好，可以重新編排這些過(guò)程中各步驟的具體次序或?qū)哟?。此外，一些步驟可被組合或被略去。所附方法權(quán)利要求以示例次序呈現(xiàn)各種步驟的要素，且并不意味著被限定于所給出的具體次序或?qū)哟巍?/p>

提供先前描述是為了使本領(lǐng)域任何技術(shù)人員均能夠?qū)嵺`本文中所述的各種方面。對(duì)這些方面的各種修改將容易為本領(lǐng)域技術(shù)人員所明白，并且在本文中所定義的普適原理可被應(yīng)用于其他方面。因此，權(quán)利要求并非旨在被限定于本文中所示的方面，而是應(yīng)被授予與語(yǔ)言上的權(quán)利要求相一致的全部范圍，其中對(duì)要素的單數(shù)形式的引述除非特別聲明，否則并非旨在表示“有且僅有一個(gè)”，而是“一個(gè)或多個(gè)”。本文使用術(shù)語(yǔ)“示例性”意指“用作示例、實(shí)例或解說(shuō)”。本文中描述為“示例性”的任何方面不必被解釋成優(yōu)于或勝過(guò)其他方面。除非特別另外聲明，否則術(shù)語(yǔ)“某個(gè)”指的是“一個(gè)或多個(gè)”。諸如“a、b或c中的至少一者”、“a、b和c中的至少一者”以及“a、b、c或其任何組合”之類的組合包括a、b和/或c的任何組合，并且可包括多個(gè)a、多個(gè)b或者多個(gè)c。具體地，諸如“a、b或c中的至少一者”、“a、b和c中的至少一者”以及“a、b、c或其任何組合”之類的組合可以是僅a、僅b、僅c、a和b、a和c、b和c、或者a和b和c，其中任何此類組合可包含a、b或c中的一個(gè)或多個(gè)成員。本公開通篇描述的各種方面的要素為本領(lǐng)域普通技術(shù)人員當(dāng)前或今后所知的所有結(jié)構(gòu)上和功能上的等效方案通過(guò)引述被明確納入于此，且旨在被權(quán)利要求所涵蓋。此外，本文中所公開的任何內(nèi)容都并非旨在貢獻(xiàn)給公眾，無(wú)論這樣的公開是否在權(quán)利要求書中被顯式地?cái)⑹觥](méi)有任何權(quán)利要求元素應(yīng)被解釋為裝置加功能，除非該元素是使用短語(yǔ)“用于……的裝置”來(lái)明確敘述的。