以下描述涉及微電子器件。更具體地講，以下描述涉及用于封裝體疊層或管芯疊層微電子器件的小間隙中互連結(jié)構(gòu)的局部密封。

背景技術(shù)：

微電子組件大體上包括一個(gè)或多個(gè)ic，諸如例如一個(gè)或多個(gè)封裝的管芯(“芯片”)或一個(gè)或多個(gè)管芯。一個(gè)或多個(gè)此類(lèi)ic可以安裝在電路平臺(tái)上，諸如將晶圓安裝于諸如晶圓級(jí)封裝(“wlp”)、印刷板(“pb”)、印刷布線板(“pwb”)、印刷電路板(“pcb”)、印刷布線組件(“pwa”)、印刷電路組件(“pca”)、封裝基板、插入器或芯片載體中。此外，一個(gè)ic可以安裝在另一個(gè)ic上。插入器可以是ic，并且插入器可以是無(wú)源或有源ic，其中后者包括一個(gè)或多個(gè)有源器件，例如晶體管，而前者不包括任何有源器件。此外，可以形成像pwb一樣的插入器，即沒(méi)有任何電路元件諸如電容器、電阻器或有源器件。另外，插入器包括至少一個(gè)貫通基板的通孔。

ic可以包括導(dǎo)電元件，例如可用于與電路平臺(tái)進(jìn)行電互連的導(dǎo)電元件，諸如路、跡線、軌道、通孔、觸點(diǎn)、焊盤(pán)(諸如接觸焊盤(pán)和接合焊盤(pán))、插頭、節(jié)點(diǎn)或端子。這些布置可以促進(jìn)用于提供ic功能的電連接。ic可以通過(guò)例如將這種電路平臺(tái)的接合跡線或端子接合到ic的引腳或柱等的接合焊盤(pán)或暴露端而與電路平臺(tái)耦接。此外，再分布層(“rdl”)可以是ic的一部分，從而有利于例如倒裝芯片構(gòu)型、芯片堆疊或更方便或可接觸到的接合焊盤(pán)位置。

常規(guī)上將ic與另一ic或電路平臺(tái)進(jìn)行互連，會(huì)在具有底層填料層的小間隙中完全涂覆互連結(jié)構(gòu)方面帶來(lái)問(wèn)題。不完整的保護(hù)涂層可能導(dǎo)致可靠性問(wèn)題，諸如可能與此類(lèi)互連結(jié)構(gòu)的暴露表面的腐蝕相關(guān)聯(lián)。

因此，在小間隙中提供互連結(jié)構(gòu)的保護(hù)涂層將是期望并有用的。

技術(shù)實(shí)現(xiàn)要素：

一種設(shè)備大體涉及微電子器件。在此類(lèi)設(shè)備中，第一基板具有第一表面，其中第一互連件位于第一表面上，并且第二基板具有與第一表面間隔開(kāi)的第二表面，其中第一表面和第二表面之間具有間隙。第二互連件位于第二表面上。第一互連件的下表面和第二互連件的上表面彼此耦接以用于第一基板和第二基板之間的導(dǎo)電性。導(dǎo)電襯圈圍繞第一互連件和第二互連件的側(cè)壁，并且介電層圍繞導(dǎo)電襯圈。

一種方法大體涉及形成微電子器件。將其中懸浮有第一導(dǎo)電顆粒的第一自組裝基質(zhì)材料的第一層施加到第一互連件的第一側(cè)壁和下表面上。第一互連件位于第一基板的第一表面上。將其中懸浮有第二導(dǎo)電顆粒的第二自組裝基質(zhì)材料的第二層施加到第二互連件的第二側(cè)壁和上表面上。第二互連件位于第二基板的第二表面上。去除第一層的一部分以暫時(shí)暴露第一互連件的下表面。去除第二層的一部分以暫時(shí)暴露第二互連件的上表面。將第一導(dǎo)電顆粒與第一自組裝基質(zhì)材料相位分離，并且將第二導(dǎo)電顆粒與第二自組裝基質(zhì)材料相位分離，用于提供圍繞第一互連件和第二互連件的側(cè)壁的導(dǎo)電襯圈，以及圍繞導(dǎo)電襯圈的介電層。對(duì)于彼此擴(kuò)散接合的第一互連件和第二互連件，第二表面與第一表面間隔開(kāi)，其間具有大約5微米或更小的間隙。

另一種方法大體涉及形成微電子器件。在這種方法中，將其中懸浮有第一導(dǎo)電顆粒的第一自組裝基質(zhì)材料的第一層施加到第一互連件的第一側(cè)壁和下表面上。第一互連件位于第一基板的第一表面上。將其中懸浮有第二導(dǎo)電顆粒的第二自組裝基質(zhì)材料的第二層施加到第二互連件的第二側(cè)壁和上表面上。第二互連件位于第二基板的第二表面上。將下表面上的第一層和上表面上的第二層彼此靠近或接觸。將第一導(dǎo)電顆粒與第一自組裝基質(zhì)材料進(jìn)行相位分離，并且將第二導(dǎo)電顆粒與第二自組裝基質(zhì)材料進(jìn)行相位分離，用于提供圍繞第一互連件和第二互連件的側(cè)壁的導(dǎo)電襯圈、位于第一互連件的下表面和第二互連件的上表面之間的接合層和圍繞導(dǎo)電襯圈的介電層。對(duì)于彼此金屬間接合的第一互連件和第二互連件，第二表面與第一表面間隔開(kāi)，其間具有大約5微米或更小的間隙。

在考慮了以下具體實(shí)施方式和權(quán)利要求書(shū)后人們將認(rèn)識(shí)到其他特征。

附圖說(shuō)明

附圖示出了根據(jù)示例性設(shè)備或方法的一個(gè)或多個(gè)方面的示例性實(shí)施例。但是，附圖不應(yīng)該用于限制權(quán)利要求的范圍，而是僅用于解釋和理解。

圖1是描繪了示例性傳統(tǒng)微電子器件的側(cè)視圖的框圖。

圖2至圖5是描繪了示例性微電子器件的橫截面?zhèn)纫晥D的相應(yīng)框圖。

圖6-1和圖6-2是描繪了用于形成圖2至圖5的微電子器件的示例性工藝流程的混合流程框圖。

圖6-3與圖6-1一道是描繪了用于形成圖2至圖5的微電子器件的另一個(gè)示例性工藝流程的混合流程框圖。

圖7是沿圖6-2或圖6-3的導(dǎo)電結(jié)構(gòu)的a1-a2的橫截面圖。

圖8-1和圖8-2是描繪了用于形成圖2至圖5的微電子器件的又一個(gè)示例性工藝流程的混合流程框圖。

具體實(shí)施方式

在下文的描述中闡述了許多具體細(xì)節(jié)，以提供對(duì)本文所述具體示例的更全面描述。然而，對(duì)于本領(lǐng)域技術(shù)人員應(yīng)當(dāng)顯而易見(jiàn)的是，可在沒(méi)有下文給出的所有具體細(xì)節(jié)的情況下，實(shí)踐一個(gè)或多個(gè)其他示例或這些示例的變型形式。在其他情況下，未詳細(xì)描述眾所周知的特征，以免使本文示例的描述變得晦澀。為了便于說(shuō)明，在不同的圖中使用相同的數(shù)字標(biāo)簽來(lái)指代相同的項(xiàng)目；然而，在另選示例中，項(xiàng)目可以是不同的。

圖1是描繪了示例性傳統(tǒng)微電子器件10的側(cè)視圖的框圖。微電子器件10包括第一基板20和第二基板30?；?0可以具有背面或前側(cè)表面(“上表面”)21，并且基板30可以具有背面或前側(cè)表面(“下表面”)31。

相對(duì)于表面21和31而言的此類(lèi)上下指定用于說(shuō)明性描述的取向。按照這些方式，在此所用的此類(lèi)上下指定是為了清楚地參照說(shuō)明性描述的取向；然而，從以下描述中將顯而易見(jiàn)的是，可以使用反向、側(cè)面或其它取向。

表面21和31可以面向彼此，并在這些表面之間限定間隙11。該間隙11較小，即間隙11的高度通常為大約5微米或更小。

互連件50可以位于上表面21上，并且互連件40可以位于下表面31上。使互連件在表面“上”意在包括與這種表面的直接接觸和/或間接接觸，其中后者可以包括互連件和相關(guān)表面之間的一個(gè)或多個(gè)中間層。

基板20和30可以是單獨(dú)的電路平臺(tái)，其可以包括諸如以下基板中的相應(yīng)半導(dǎo)體晶圓：晶圓級(jí)封裝(“wlp”)、集成電路管芯、插入器管芯(“插入器”)、印刷板(“pb”)、印刷電路板(“pwb”)、印刷電路板(“pcb”)、印刷布線組件(“pwa”)/印刷電路組件(“pca”)、封裝基板、芯片載體，和/或其他形式的基板。然而，基板20和30大體上用于形成管芯疊層或封裝體疊層微電子器件10。

同樣，表面21和31可以彼此間隔開(kāi)，在這些表面之間具有大約5微米或更小的間隙11。在某些情況下，此類(lèi)間隙11可以為大約2微米或更小。在其他情況下，此類(lèi)間隙11可以介于大約5微米至20微米之間。

常規(guī)來(lái)講，互連件50的“下”表面51和互連件40的“上”表面41彼此耦接，這包括直接耦接或間接耦接，以用于基板20和30之間的導(dǎo)電性。為了清楚起見(jiàn)而非限制的目的，上下指定是相對(duì)于相關(guān)聯(lián)的互連件表面而言的，而非相對(duì)于微電子器件10的整體取向而言。

上表面41的表面區(qū)域可以任選地大于相應(yīng)下表面51的表面區(qū)域。此外，任選地，下表面51的表面區(qū)域相對(duì)于上表面41的對(duì)應(yīng)表面區(qū)域來(lái)說(shuō)可以是大體居中的。按照這些方式，由于設(shè)計(jì)公差和/或工藝變化，這種表面區(qū)域可能不相對(duì)于彼此居中，而是可以彼此偏移大約10微米或更少。在實(shí)施方式中，任選地，上表面41的周邊部分43可以不與下表面51接觸，盡管下表面51可以在此類(lèi)周邊部分43上方但不在其正上方。即使互連件50的直徑或?qū)挾缺皇疽庑缘厥境鰹樾∮诨ミB件40的直徑或?qū)挾?，但在其它?shí)施方式中，此類(lèi)直徑或?qū)挾瓤梢允窍嗤?，或者互連件50的直徑或?qū)挾瓤梢源笥诨ミB件40的直徑或?qū)挾取?/p>

互連件40和50可以包括一種或多種導(dǎo)電材料，諸如例如一種或多種金屬導(dǎo)體。由于環(huán)境條件，這些材料中的一種或多種可能遭受腐蝕、氧化和/或此類(lèi)導(dǎo)電性和/或可靠性的其它形式的劣化。互連件40和50可以是各種凸點(diǎn)下金屬化(“ubm”)結(jié)構(gòu)中的任何一種，包括焊球限制墊(即淺盤(pán)形結(jié)構(gòu))、導(dǎo)電基板墊、凸起墊、凹陷墊和/或它們的組合。各種類(lèi)型的互連件諸如銅、鋁、金、銀、銦、鎵、鎳、鎢、其各自的合金、它們的組合和/或其它ubm結(jié)構(gòu)，均可以用于互連件40和50。為了清楚起見(jiàn)，以舉例的方式而非限制的，應(yīng)假設(shè)互連件40和50是分別用于銅-銅接合以形成基板-基板導(dǎo)電結(jié)構(gòu)60的銅ubm結(jié)構(gòu)。

這些銅-銅直接接合導(dǎo)電結(jié)構(gòu)60可以產(chǎn)生短而隆起的高度間隙11，諸如例如大約1.8微米高的間隙11。然而，間隙11可以狹窄到阻止用于充分鈍化和/或封裝互連件40和50的底層填料層70的注入。

按照這些方式，底層填料層70在某些情況下可能不會(huì)為氣密密封銅-銅接合提供充分的空腔密封環(huán)，這可降低微電子器件10的可靠性。例如，在注入底層填料層之后，互連件40的側(cè)壁42的一部分和/或互連件50的側(cè)壁52的一部分可暴露于環(huán)境腐蝕物。此外，在注入底層填料層70之后，表面41和51的彼此不重疊的部分可暴露于環(huán)境腐蝕物。然而，即使注入的底層填料層70確實(shí)氣密地密封了圍繞由互連件40和50形成的導(dǎo)電結(jié)構(gòu)60周?chē)那煌鈿?，此?lèi)密封環(huán)也可捕獲此類(lèi)腔內(nèi)的水分、空氣和/或其他腐蝕物，這可導(dǎo)致可靠性問(wèn)題。

圖2至圖5是描繪了示例性微電子器件100的橫截面?zhèn)纫晥D的相應(yīng)框圖。在圖2至圖5的每個(gè)微電子器件100中，在導(dǎo)電結(jié)構(gòu)160的互連件40和50各自的側(cè)壁42和52周?chē)嬖谝r圈102，并且在導(dǎo)電結(jié)構(gòu)160的襯圈102周?chē)嬖诮殡妼?01，諸如樹(shù)脂層101。導(dǎo)電結(jié)構(gòu)160可以彼此間隔開(kāi)，即具有間距161，其可以大于、等于或小于間隙11的寬度。由于圖1的微電子器件10與微電子器件100之間存在一些相同的元件，因此為了清楚起見(jiàn)而非限制的目的，大體上不重復(fù)描述這些相同元件。

參見(jiàn)圖2，襯圈102可以粘附到互連件40和50。更具體地講，襯圈102可以粘附到互連件40和50的側(cè)壁或側(cè)壁表面42和52以及周邊部分43。任選地，襯圈102可以沿著與導(dǎo)電結(jié)構(gòu)160相關(guān)聯(lián)的表面21和31而粘附到其他導(dǎo)電表面部件(為了清楚起見(jiàn)而非限制的目的而未示出)。

樹(shù)脂層101可以粘附到與樹(shù)脂層101配對(duì)的每個(gè)襯圈102的外側(cè)壁表面106上。樹(shù)脂層101可以任選地沿著與導(dǎo)電結(jié)構(gòu)160相關(guān)聯(lián)的表面21和31而粘附到表面部件(為了清楚起見(jiàn)而非限制的目的而未示出)，并且/或者粘附到表面21和31。樹(shù)脂層101的粘附可以用于氣密密封相應(yīng)的襯圈102，并且將導(dǎo)電結(jié)構(gòu)160的互連件40和50氣密密封在表面21和31之間。

因此，并未提供具有底層填料層70的常規(guī)密封腔(盡管可以任選地添加這種常規(guī)密封腔)，而是可利用將相應(yīng)樹(shù)脂層101與相應(yīng)襯圈102直接接觸的方式，氣密地密封每個(gè)導(dǎo)電結(jié)構(gòu)160。因此，可以避免出現(xiàn)跟常規(guī)密封腔一樣捕獲水分、空氣和/或其他腐蝕物的現(xiàn)象。

即使任選地將常規(guī)密封腔與微電子器件100一起使用，每個(gè)導(dǎo)電結(jié)構(gòu)160也可以具有由相應(yīng)樹(shù)脂層101提供的獨(dú)立氣密密封。因此，微電子器件100的導(dǎo)電結(jié)構(gòu)160的整體氣密性可以得到提升。這可降低發(fā)生腐蝕的可能性并增加可靠性。

襯圈102可以包括低溫金屬間化合物(“imc”)?？梢允褂玫牡蜏豬mc的示例包括cu-sn、pb-sn和cu-al-ni等?！暗蜏亍眎mc大體是指，在與提供焊點(diǎn)相關(guān)的溫度下(諸如通常在大約260攝氏度或更低的溫度下)流動(dòng)或回流的imc。因此，對(duì)于此類(lèi)回流，可使用大體上比imc的液相線溫度高出至多約40攝氏度的溫度。

襯圈102可以有助于維持相關(guān)聯(lián)的多對(duì)互連件40和50之間的電導(dǎo)性，這是由于襯圈102的此類(lèi)imc可以形成在這種互連件的側(cè)壁42和52上，并且任選地可以形成在互連件50的上表面51的外周部分43上。外周部分43可以完全圍繞相交的側(cè)壁52延伸，并且因此襯圈102可以進(jìn)一步圍繞互連件50的上表面51的外周部分43延伸。

圖2和圖3的微電子器件100可以是相同的，不同之處在于在圖3的微電子器件100中，可以在用于導(dǎo)電結(jié)構(gòu)160的互連件40和50之間形成擴(kuò)散接合層103?；ミB件50的下表面51和互連件40的上表面41可以彼此耦接，以便與擴(kuò)散接合層103導(dǎo)電。在該實(shí)施方式中，互連件40和50大體可以表現(xiàn)為一體式結(jié)構(gòu)。

圖3和圖4的微電子器件100可以是相同的，不同之處在于在圖4的微電子器件100中，可以形成擴(kuò)散阻擋層116。

參見(jiàn)圖4，襯圈102可以有助于維持相關(guān)聯(lián)的多對(duì)互連件40和50之間的電導(dǎo)性，這是由于襯圈102的金屬或金屬化合物可圍繞這種互連件的側(cè)壁42和52流動(dòng)/回流并附著到所述側(cè)壁，并且任選地可以處于互連件50的上表面51的外周部分43上。然而，此類(lèi)金屬可以是互連件40和50中的任一者或兩者的材料或組分的擴(kuò)散體，其擴(kuò)散作用可以改變導(dǎo)電結(jié)構(gòu)160的電阻率。

為了減輕襯圈102的金屬擴(kuò)散到互連件40和50中的任一者或兩者的情況，可以沿導(dǎo)電結(jié)構(gòu)160的側(cè)壁42和52并且在周邊部分43上形成擴(kuò)散阻擋層116。大體上，擴(kuò)散阻擋層116可以位于互連件40和50以及襯圈102之間以減輕擴(kuò)散。例如，套圈102可以主要為sn，并且可以形成主要為ni的擴(kuò)散阻擋層116。在其他實(shí)施方式中，這種或另一種金屬可以主要用于襯圈102，并且這種或另一種材料可以主要用于擴(kuò)散阻擋層116?！爸饕贝篌w是指至少50％。

圖3和圖5的微電子器件100可以是相同的，不同之處在于在圖5的微電子器件100中，圖3中的擴(kuò)散接合層103被金屬間化合物層104替代。

參見(jiàn)圖5，襯圈102可以有助于維持相關(guān)聯(lián)的多對(duì)互連件40和50之間的電導(dǎo)性，這是由于襯圈102的金屬或金屬化合物可圍繞這種互連件的側(cè)壁42和52流動(dòng)/回流并附著到所述側(cè)壁，并且任選地可以處于互連件50的上表面51的外周部分43上。此外，在形成襯圈102期間，可發(fā)生形成相應(yīng)的金屬間化合物層104的情況。

金屬間化合物層104可以形成在互連件50和40的下表面51和上表面41之間。金屬間化合物層104可由與襯圈102相同的材料形成。按照這些方式，金屬間化合物層104和相應(yīng)的襯圈102可以是一體式結(jié)構(gòu)。金屬間化合物層104可以將互連件50和40的下表面51和相反的上表面41彼此耦接以用于基板20和30之間的導(dǎo)電性。

圖6-1和圖6-2是描繪用于形成圖2至圖5的微電子器件100的示例性工藝流程140的混合流程框圖。同時(shí)參考圖1至圖6-2，進(jìn)一步描述了工藝流程140。工藝流程140可以用于使用包括基板20的在制晶圓120和包括基板30的在制晶圓130而進(jìn)行的晶圓級(jí)封裝(“wlp”)。

如本文所述，這些晶圓120和130可彼此耦接，從而得到封裝體疊層(“pop”)微電子器件100。在此類(lèi)pop微電子器件100的封裝之間，如本文所述，可使用分別位于此類(lèi)在制晶圓120和130的基板20和30上的已形成的互連件50和40，來(lái)形成氣密密封的互連導(dǎo)電結(jié)構(gòu)160。

在141處，可將其中懸浮有第一導(dǎo)電顆粒122的第一自組裝基質(zhì)材料125的第一層121施加到第一互連件50的第一側(cè)壁52和“下”表面51上。在142處，可將其中懸浮有第二導(dǎo)電顆粒132的第二自組裝基質(zhì)材料135的第二層131施加到第二互連件40的第二側(cè)壁42和“上”表面41上。

自組裝基質(zhì)材料125和135可以是相同的或不同的，諸如具有這些材料的相同或不同的化學(xué)組成。自組裝基質(zhì)材料125和135的示例包括焊點(diǎn)封裝粘合劑，諸如smt256或smt266，或其他合適的材料。

導(dǎo)電顆粒122和132可以是相同或不同類(lèi)型導(dǎo)電顆粒的相同或不同的混合物。這種導(dǎo)電顆粒122和/或132可以包括用于自組裝的納米顆粒。例如，可以使用sn顆粒和cu，ni和/或in納米顆?；蚝辖鸬慕M合。大體上，in顆?？捎糜谠诘蜏叵伦鳛閕mc的一部分形成牢固接合，并且所得到的imc可具有高熔點(diǎn)。為了清楚起見(jiàn)，以舉例的方式而非限制的，應(yīng)假設(shè)形成了cusnimc，特別是cu3snimc，盡管在其他實(shí)施方式中，也可形成包括pbsn的其他類(lèi)型的imc。

在143處，可以去除第一層121的上部以暫時(shí)暴露第一互連件50的下表面51。在144處，可以去除第二層131的上部以暫時(shí)暴露第二互連件40的上表面41。在143和144處，去除此類(lèi)上部可以通過(guò)對(duì)在制晶圓120和130進(jìn)行相應(yīng)平面化操作133來(lái)執(zhí)行。在這種實(shí)施方式中，這種平面化或拋光操作可以將自組裝基質(zhì)材料125和135限制到互連件40和50的側(cè)壁42和52，為了清楚起見(jiàn)而非限制的目的，假定互連件為cu凸點(diǎn)。然而，其他形式的互連結(jié)構(gòu)和/或其他材料也可用于互連件40和50。

在其他實(shí)施方式中，外層121和131可以由化學(xué)沉積的或電解沉積的材料層構(gòu)成。在一個(gè)示例中，銅柱(諸如互連件40和50)可以涂覆有一層鎳或鎳合金，并且此類(lèi)鎳或鎳合金可以涂覆有錫或銦或其合金。可以例如通過(guò)在組裝之前采用平面化或其他拋光技術(shù)，來(lái)去除互連件40和50頂部處不需要的材料。

在145處，第一互連件50的下表面51和第二互連件40的上表面41可以任選地彼此擴(kuò)散接合以用于使基板20和基板30之間的導(dǎo)電性。該擴(kuò)散接合可以在表面41和51的相應(yīng)表面區(qū)域之間形成可選的擴(kuò)散結(jié)合層103。此類(lèi)擴(kuò)散接合，諸如在本示例中用于cu-cu的擴(kuò)散接合，可以在低溫下進(jìn)行，即在低于sn的回流溫度的溫度下進(jìn)行，并且這種擴(kuò)散接合可以在146處的相位分離之前進(jìn)行。

在146處，可將第一導(dǎo)電顆粒122與第一自組裝基質(zhì)材料125進(jìn)行相位分離，并且可將第二導(dǎo)電顆粒132與第二自組裝基質(zhì)材料135進(jìn)行相位分離。自組裝基質(zhì)材料125和135的此類(lèi)相位分離可得到襯圈102和樹(shù)脂層101。按照這些方式，可以圍繞第一互連件40和第二互連件50的側(cè)壁42和52向外形成襯圈102，并且可以圍繞襯圈102形成樹(shù)脂層101。

146處的相位分離可以包括147處的加熱操作，以及由加熱此類(lèi)自組裝基質(zhì)材料125和135而導(dǎo)致的148和149處的自組裝或自對(duì)準(zhǔn)操作。在147處，對(duì)第一自組裝基質(zhì)材料125和第二自組裝基質(zhì)材料135進(jìn)行加熱可以形成具有imc(在該示例中為諸如cu3sn)的襯圈102，其中襯圈102包括此類(lèi)imc中的來(lái)自第一自組裝基質(zhì)材料125的第一導(dǎo)電顆粒122和來(lái)自第二自組裝基質(zhì)材料135的第二導(dǎo)電顆粒132。在148處，襯圈102的此類(lèi)imc可以粘附到互連件40和50的側(cè)壁42和52以及上表面41的周邊部分43。大體上，可以在這種側(cè)壁42和52上形成薄而穩(wěn)定的cu-snimc層，從而得到襯圈102。另外，襯圈102可以包括在互連件40和50之間形成此類(lèi)imc。按照這些方式，擴(kuò)散接合層103的一部分銅可在形成此類(lèi)imc時(shí)被消耗。此外，與周邊部分43相關(guān)聯(lián)的一部分銅可在形成此類(lèi)imc時(shí)被消耗。在實(shí)施方式中，在此類(lèi)形成cu3snimc襯圈102時(shí)，所有sn均可被消耗。然而，對(duì)于襯圈102，大體上可以形成cu3snimc，其中cu3snimc附著至側(cè)壁42和52并且例如徑向地向外延伸遠(yuǎn)離側(cè)壁。

在149處，襯圈102的形成可以促進(jìn)自對(duì)準(zhǔn)或自組裝的相位分離或分凝。在149處，用于懸浮導(dǎo)電顆粒的第一自組裝基質(zhì)材料125的聚合物和第二自組裝基質(zhì)材料135的聚合物可以與襯圈102分凝，諸如形成imc環(huán)102。實(shí)際上，當(dāng)襯圈102粘附到側(cè)壁42和52并形成為imc時(shí)，自組裝基質(zhì)材料125和135的聚合物自襯圈102被向外推。這些聚合物可以組合形成3d聚合物網(wǎng)狀物，以得到向外圍繞襯圈102的樹(shù)脂層101。

樹(shù)脂層101除了粘附到襯圈102之外，還可以粘附到基底20和30的表面，以氣密地密封導(dǎo)電結(jié)構(gòu)160。因此，由于基板20和30的表面因?qū)щ娊Y(jié)構(gòu)160的存在而可以彼此間隔開(kāi)大約5微米的間隙，所以樹(shù)脂層101可以為導(dǎo)電結(jié)構(gòu)160提供氣密密封，而不必施加底層填料層。

結(jié)合圖6-1，圖6-3是描繪了用于形成圖2至圖5的微電子器件100的另一個(gè)示例性工藝流程140的混合流程框圖。同時(shí)參考圖1至圖6-3，進(jìn)一步描述了另一此類(lèi)工藝流程140。同樣，工藝流程140可以用于使用包括基板20的在制晶圓120和包括基板30的在制晶圓130而進(jìn)行wlp。

因?yàn)閳D6-1和圖6-2的工藝流程140的大部分說(shuō)明都與圖6-1和圖6-3的工藝流程140是相同的，所以為了清楚起見(jiàn)而非限制的目的，大體上僅對(duì)差異進(jìn)行描述。按照這些方式，操作141至145是如前所述的那樣，因此不重復(fù)其描述。然而，在圖6-3的工藝流程140中，156處的相位分離包括形成阻擋層116。此類(lèi)阻擋層116可以是相對(duì)于襯圈102的一種或多種材料的擴(kuò)散阻擋層116。

在156處，可將第一導(dǎo)電顆粒122與第一自組裝基質(zhì)材料125進(jìn)行相位分離，并且可將第二導(dǎo)電顆粒132與第二自組裝基質(zhì)材料135進(jìn)行相位分離。自組裝基質(zhì)材料125和135的這種相位分離可形成阻擋層116、襯圈102和樹(shù)脂層101。按照這些方式，阻擋層116可以在第一互連件40和第二互連件50的側(cè)壁42和52的外側(cè)形成。襯圈102可以圍繞阻擋層116向外形成，并且樹(shù)脂層101可以圍繞襯圈102向外形成。

156處的相位分離可以包括157處的加熱操作，以及由加熱這種自組裝基質(zhì)材料125和135而導(dǎo)致的158-1、158-2和159處的自組裝或自對(duì)準(zhǔn)操作。在157處，對(duì)第一自組裝基質(zhì)材料125和第二自組裝基質(zhì)材料135進(jìn)行加熱可形成阻擋層116和襯圈102。在該示例中，阻擋層116可以是ni阻擋層；然而，在其他實(shí)施方式中，其他材料也可用于阻擋層116，包括例如銅合金、鎳合金、鈷和鈷合金、ti、ta、pd、tin、tan、鎢和鎢合金。

阻擋層116的形成可以基本上限制形成任何襯圈102作為imc，諸如前述示例中的cu3sn。相反，在該示例中，來(lái)自第一自組裝基質(zhì)材料125的第一導(dǎo)電顆粒122和來(lái)自第二自組裝基質(zhì)材料135的第二導(dǎo)電顆粒132可以包括ni和sn。因此，大體上ni導(dǎo)電顆?？梢孕纬勺钃鯇?16，并且sn導(dǎo)電顆?？梢孕纬森h(huán)102，這是因?yàn)榇篌w上可以防止sn通過(guò)擴(kuò)散阻擋層116與來(lái)自互連件40和50的cu形成imc。

在158-1處，此類(lèi)擴(kuò)散阻擋層116可以粘附到互連件40和50的側(cè)壁42和52以及上表面41的周邊部分43。大體上，在該示例中，可以在這種側(cè)壁42和52上形成ni薄層，從而得到擴(kuò)散阻擋層116。

在158-2處，襯圈102可以自對(duì)準(zhǔn)以粘附到阻擋層116的側(cè)表面。大體上，在該示例中，在158-2處，可以在阻擋層116的側(cè)表面上向外形成sn，從而圍繞阻擋層116提供襯圈102。按照這些方式，互連件40和50的一部分銅可以在完全形成阻擋層116之前被消耗。任選地，懸浮的導(dǎo)電顆?？梢杂糜谛纬勺钃鯇樱约靶纬蒳mc。此外，與周邊部分43相關(guān)聯(lián)的一部分銅可在形成這種imc時(shí)被消耗。

在實(shí)施方式中，襯圈102大體由sn形成，其中sn粘附至阻擋層116的側(cè)表面并且諸如徑向向外地延伸遠(yuǎn)離該側(cè)表面。158-1處的阻擋層116的自對(duì)準(zhǔn)或自組裝式相位分離或分凝，同樣可以促進(jìn)158-2處襯圈102的自對(duì)準(zhǔn)或自組裝式相位分離或分凝。

類(lèi)似地，在向外的下游效應(yīng)中，158-2處的襯圈102的自對(duì)準(zhǔn)或自組裝式相位分離或分凝形成，可以促進(jìn)159處的自對(duì)準(zhǔn)或自組裝式相位分離或分凝。在159處，用于懸浮導(dǎo)電顆粒的第一自組裝基質(zhì)材料125的聚合物和第二自組裝基質(zhì)材料135的聚合物可以分凝并形成襯圈102。有效地，當(dāng)套圈102粘附到阻擋層116上時(shí)，自組裝基質(zhì)材料125和135的聚合物自襯圈102被向外推。這些聚合物可以組合形成3d聚合物網(wǎng)狀物，從而得到向外圍繞襯圈102的樹(shù)脂層101。

同樣，樹(shù)脂層101除了粘附到襯圈102之外，還可以粘附到基底20和30的表面，以氣密地密封導(dǎo)電結(jié)構(gòu)160。因此，由于基板20和30的表面因?qū)щ娊Y(jié)構(gòu)160的存在而可以彼此間隔開(kāi)例如大約5.0微米的間隙，所以樹(shù)脂層101可以為導(dǎo)電結(jié)構(gòu)160提供氣密密封，而不必施加底層填料層。

圖7是沿圖6-2或圖6-3的導(dǎo)電結(jié)構(gòu)160的a1-a2的橫截面圖。俯視基板30，互連件40的上表面的一部分可與互連件50的相應(yīng)表面區(qū)域相關(guān)聯(lián)，如虛線圓角正方形所示。盡管圖中示意性地示出了圓角正方形，但互連件40和/或50可以使用該形狀或另一種形狀，諸如矩形、圓形和/或橢圓等等。

阻擋層116任選地位于互連件40的側(cè)壁周邊外圍。襯圈102可位于互連件40的側(cè)壁或任選的阻擋層116周邊外圍。最后，樹(shù)脂層101可位于襯圈102的側(cè)壁周邊外圍，以提供氣密密封。應(yīng)當(dāng)理解，盡管需要?dú)饷苊芊猓@種氣密密封并不是在每種情況下都能實(shí)現(xiàn)的。然而，即使利用樹(shù)脂層101進(jìn)行部分密封也可以提高可靠性。在一些實(shí)施方式中，密封或樹(shù)脂層101可以包括具有耐腐蝕表面的導(dǎo)電材料。

圖8-1和圖8-2是描繪用于形成圖2至圖5的微電子器件100的又一個(gè)示例性工藝流程140的混合流程圖。同時(shí)參考圖1至圖8-2，進(jìn)一步描述了又一此類(lèi)工藝流程140。同樣，工藝流程140可以用于使用包括基板20的在制晶圓120和包括基板30的在制晶圓130而進(jìn)行的wlp。

因?yàn)閳D8-1和圖8-2的工藝流程140的大部分說(shuō)明都與圖6-1和圖6-2的工藝流程140是相同的，所以為了清楚起見(jiàn)而非限制的目的，大體上僅對(duì)差異進(jìn)行描述。按照這些方式，操作141和142是如前所述的那樣，因此不重復(fù)其描述。然而，在圖8-1和圖8-2的工藝流程140中，不執(zhí)行操作143和144，因而互連件40和50的表面41和51分別覆蓋有層131和121。

在181處，將下表面51上的第一層121的表面和上表面41上的第二層131的表面彼此靠近或接觸。

在182，可將第一導(dǎo)電顆粒122與第一自組裝基質(zhì)材料125進(jìn)行相位分離，并且將第二導(dǎo)電顆粒132與第二自組裝基質(zhì)材料135進(jìn)行相位分離，以提供圍繞第一互連件和第二互連件的側(cè)壁42和52的襯圈102，以及第一互連件50的下表面51和第二互連件40的上表面41之間的接合層104。在182處的此類(lèi)相位分離還可用于在襯圈102周?chē)峁?shù)脂層101，如前所述。

182處的相位分離可以包括183處的按壓操作和184處的加熱操作，以及如上所述由加熱這種自組裝基質(zhì)材料125和135而導(dǎo)致的148和149處的自組裝或自對(duì)準(zhǔn)操作。在183處，可將第一層121中的與第一互連件50的下表面51相關(guān)聯(lián)的表面區(qū)域部分按壓到第二層131中的與第二互連件40的上表面41相關(guān)聯(lián)的表面區(qū)域部分上。此按壓操作可以有效地迫使層121和131的一些材料從表面41和51之間擠出。

在184處，對(duì)第一自組裝基質(zhì)材料125和第二自組裝基質(zhì)材料135進(jìn)行加熱可以形成具有imc(在該示例中為諸如cu3sn)的襯圈102，其中襯圈102包括此類(lèi)imc中的來(lái)自第一自組裝基質(zhì)材料125的第一導(dǎo)電顆粒122的第一部分和來(lái)自第二自組裝基質(zhì)材料135的第二導(dǎo)電顆粒132的第一部分。184處的這種加熱可以是回流后的操作，其中來(lái)自第一自組裝基質(zhì)材料125和第二自組裝基質(zhì)材料135的有效焊料使表面41、42、51、52以及任選的43潤(rùn)濕。

此外，在184處，對(duì)第一自組裝基質(zhì)材料125和第二自組裝基質(zhì)材料135進(jìn)行加熱可形成具有此類(lèi)imc的接合層104，該imc包括來(lái)自第一自組裝基質(zhì)材料125的第一導(dǎo)電顆粒122的第二部分和來(lái)自第二自組裝基質(zhì)材料135的第二導(dǎo)電顆粒132的第二部分。在該實(shí)施方式中，由于如上所述未形成任選的cu-cu擴(kuò)散接合層，因此可以在表面41的頂部形成具有薄sn蓋117的回流接頭，其中大體上所有剩余的sn均被消耗以形成cu3snimc襯圈102。

在148處，襯圈102的此類(lèi)imc可以粘附到互連件40和50的側(cè)壁42和52以及上表面41的周邊部分43。大體上，可以在這種側(cè)壁42和52上形成薄而穩(wěn)定的cu-snimc層，從而得到襯圈102。另外，襯圈102可以包括在互連件40和50之間形成此類(lèi)imc。按照這些方式，擴(kuò)散接合層103的一部分銅可在形成此類(lèi)imc時(shí)被消耗。此外，與周邊部分43相關(guān)聯(lián)的一部分銅可在形成此類(lèi)imc時(shí)被消耗。在實(shí)施方式中，在這樣形成cu3snimc襯圈102時(shí)，所有sn均可被消耗。然而，對(duì)于襯圈102，大體上可以形成cu3snimc，其中cu3snimc附著至側(cè)壁42和52并且例如徑向地向外延伸遠(yuǎn)離側(cè)壁。

此外，樹(shù)脂層101除了粘附到襯圈102之外，還可以粘附到基板20和30的表面上，以封裝導(dǎo)電結(jié)構(gòu)160，從而為這種導(dǎo)電結(jié)構(gòu)160的可腐蝕部件提供保護(hù)層。因此，由于基板20和30的表面因?qū)щ娊Y(jié)構(gòu)160的存在而可以彼此間隔開(kāi)大約5微米的間隙，所以樹(shù)脂層101可以為導(dǎo)電結(jié)構(gòu)160提供氣密密封，而不必施加底層填料層。在一些實(shí)施方式中，基板20和30的表面之間的間隙可以等于或小于為包括互連件40和50而形成的至少兩個(gè)相鄰導(dǎo)電結(jié)構(gòu)160之間的間距。在其它一些實(shí)施方式中，此類(lèi)基板20和30的表面之間的這種間隙可以等于或大于為包括互連件40和50而形成的至少兩個(gè)相鄰導(dǎo)電結(jié)構(gòu)160之間的間距。

雖然前文描述了根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的一個(gè)或多個(gè)示例性實(shí)施方案，但是可以在不脫離由下述權(quán)利要求和等同物所確定的本發(fā)明范圍的情況下，設(shè)計(jì)出根據(jù)本發(fā)明的一個(gè)或多個(gè)方面的其他和另外的實(shí)施方案。權(quán)利要求列表步驟并不意味著任何步驟順序。商標(biāo)均為其擁有者分別所有。