本申請(qǐng)要求于2016年1月15日提交到韓國知識(shí)產(chǎn)權(quán)局的第10-2016-0005548號(hào)韓國專利申請(qǐng)的優(yōu)先權(quán)，該韓國專利申請(qǐng)的全部內(nèi)容通過引用包含于此。

發(fā)明構(gòu)思的實(shí)施例涉及三維(3d)半導(dǎo)體裝置，更具體地，涉及高度集成的3d半導(dǎo)體存儲(chǔ)裝置。

背景技術(shù)：

半導(dǎo)體裝置可以被高度集成以提供優(yōu)異的性能和低的制造成本。半導(dǎo)體裝置的集成度可以直接影響半導(dǎo)體裝置的成本，從而可使得需求高度集成的半導(dǎo)體裝置。傳統(tǒng)的二維(2d)或平面半導(dǎo)體裝置的集成度可主要由單位存儲(chǔ)單元占據(jù)的面積來確定。因此，傳統(tǒng)的2d半導(dǎo)體裝置的集成度會(huì)受到形成精細(xì)圖案的技術(shù)的影響。然而，由于會(huì)需要極其昂貴的設(shè)備來形成精細(xì)圖案，所以2d半導(dǎo)體裝置的集成度可以不斷增加，但仍可能有限。因此，已經(jīng)開發(fā)出三維(3d)半導(dǎo)體存儲(chǔ)裝置以改善上述限制。3d半導(dǎo)體存儲(chǔ)裝置可以包括三維布置的存儲(chǔ)單元。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)發(fā)明構(gòu)思的一些實(shí)施例，可以提供能夠提高集成密度的三維(3d)半導(dǎo)體存儲(chǔ)裝置。

根據(jù)發(fā)明構(gòu)思的一些實(shí)施例，可以提供三維(3d)半導(dǎo)體存儲(chǔ)裝置。3d半導(dǎo)體存儲(chǔ)裝置可以包括包含單元陣列區(qū)和連接區(qū)的基底。3d半導(dǎo)體存儲(chǔ)裝置可以包括電極結(jié)構(gòu)，所述電極結(jié)構(gòu)包括在基底的表面上豎直地且交替地堆疊的多個(gè)第一電極和多個(gè)第二電極。電極結(jié)構(gòu)可以沿與基底的所述表面平行的第一方向延伸。電極結(jié)構(gòu)可以包括在連接區(qū)上的階梯結(jié)構(gòu)。3d半導(dǎo)體存儲(chǔ)裝置可以包括在電極結(jié)構(gòu)上沿第一方向延伸的第一串選擇電極和第二串選擇電極。第一串選擇電極和第二串選擇電極可以沿與基底的所述表面平行并與第一方向垂直的第二方向彼此分隔開。第一串選擇電極和第二串選擇電極可以均包括在單元陣列區(qū)上的電極部分和在連接區(qū)上并從電極部分沿第一方向延伸的焊盤部分。焊盤部分在第二方向上的寬度可以與對(duì)應(yīng)的電極部分在第二方向上的寬度不同。

根據(jù)發(fā)明構(gòu)思的一些實(shí)施例，可以提供三維(3d)半導(dǎo)體存儲(chǔ)裝置。3d半導(dǎo)體存儲(chǔ)裝置可以包括包含單元陣列區(qū)和連接區(qū)的基底。3d半導(dǎo)體存儲(chǔ)裝置可以包括在基底的表面上的電極結(jié)構(gòu)。電極結(jié)構(gòu)可以沿與基底的所述表面平行的第一方向延伸并且可以包括多個(gè)豎直堆疊的電極。所述多個(gè)豎直堆疊的電極中的最上面的豎直堆疊的電極可以是虛設(shè)電極。3d半導(dǎo)體存儲(chǔ)裝置可以包括在電極結(jié)構(gòu)上沿第一方向延伸的第一串選擇電極和第二串選擇電極。第一串選擇電極和第二串選擇電極可以沿與基底的所述表面平行并與第一方向垂直的第二方向彼此分隔開。3d半導(dǎo)體存儲(chǔ)裝置可以包括在第一串選擇電極與第二串選擇電極之間的隔離絕緣圖案。隔離絕緣圖案可以貫穿虛設(shè)電極。隔離絕緣圖案可以包括在單元陣列區(qū)上沿第一方向延伸的線形部分和在連接區(qū)上從線形部分延伸的彎曲部分。彎曲部分可以相對(duì)于線形部分彎曲。隔離絕緣圖案在第一方向上的長度可以比虛設(shè)電極在第一方向上的長度短，并且可以比第一串選擇電極和第二串選擇電極在第一方向上的長度長。

根據(jù)發(fā)明構(gòu)思的一些實(shí)施例，可以提供三維(3d)半導(dǎo)體存儲(chǔ)裝置。3d半導(dǎo)體存儲(chǔ)裝置可以包括包含單元陣列區(qū)和連接區(qū)的基底。3d半導(dǎo)體存儲(chǔ)裝置可以包括電極結(jié)構(gòu)，所述電極結(jié)構(gòu)包括在基底的表面上豎直地且交替地堆疊的第一電極和第二電極。電極結(jié)構(gòu)可以沿與基底的所述表面平行的第一方向延伸并且可以包括在連接區(qū)上的階梯結(jié)構(gòu)。第一電極中的任一第一電極可以包括在連接區(qū)上的第一焊盤區(qū)。第一焊盤區(qū)可以通過鄰近的第二電極暴露。第二電極中的任一第二電極可以包括在連接區(qū)上的第二焊盤區(qū)。第二焊盤區(qū)可以通過鄰近的第一電極暴露。第二電極中的任一第二電極的第二焊盤區(qū)可以沿與基底的所述表面平行且與第一方向垂直的第二方向鄰近于第一電極中的相應(yīng)的第一電極的第一焊盤區(qū)。電極結(jié)構(gòu)的最上層可以包括最上面的第二電極。最上面的第二電極的第二焊盤區(qū)的寬度可以大于第二電極中的其它第二電極的第二焊盤區(qū)的寬度。

根據(jù)發(fā)明構(gòu)思的一些實(shí)施例，可以提供三維(3d)半導(dǎo)體存儲(chǔ)裝置。3d半導(dǎo)體存儲(chǔ)裝置可以包括包含單元陣列區(qū)和連接區(qū)的基底。3d半導(dǎo)體存儲(chǔ)裝置可以包括在基底的表面上沿與基底的所述表面平行的第一方向延伸的第一電極結(jié)構(gòu)和第二電極結(jié)構(gòu)。第一電極結(jié)構(gòu)和第二電極結(jié)構(gòu)可以沿與基底的所述表面平行且與第一方向垂直的第二方向彼此分隔開。第一電極結(jié)構(gòu)和第二電極結(jié)構(gòu)中的每個(gè)可以包括在基底上豎直地且交替地堆疊的第一電極和第二電極。3d半導(dǎo)體存儲(chǔ)裝置可以包括在第一電極結(jié)構(gòu)上沿第一方向延伸的第一對(duì)串選擇電極。3d半導(dǎo)體存儲(chǔ)裝置可以包括在第二電極結(jié)構(gòu)上沿第一方向延伸的第二對(duì)串選擇電極。3d半導(dǎo)體存儲(chǔ)裝置可以包括在第一電極結(jié)構(gòu)和第二電極結(jié)構(gòu)之間沿第一方向延伸的共源結(jié)構(gòu)。串選擇電極中的每個(gè)可以包括：電極部分，包括基本一致的寬度并且在單元陣列區(qū)上沿第一方向延伸；焊盤部分，在連接區(qū)上從電極部分沿第一方向延伸并且包括與電極部分的寬度不同的寬度。第一對(duì)串選擇電極和第二對(duì)串選擇電極可以相對(duì)于共源結(jié)構(gòu)鏡面對(duì)稱。

根據(jù)發(fā)明構(gòu)思的一些實(shí)施例，可以提供三維(3d)半導(dǎo)體存儲(chǔ)裝置。3d半導(dǎo)體存儲(chǔ)裝置可以包括包含單元陣列區(qū)和連接區(qū)的基底。3d半導(dǎo)體存儲(chǔ)裝置可以包括在單元陣列區(qū)中的多個(gè)豎直溝道。3d半導(dǎo)體存儲(chǔ)裝置可以包括多個(gè)第一電極，所述多個(gè)第一電極在基底的表面上沿與基底的所述表面垂直的第一方向豎直地堆疊并且沿與第一方向垂直的第二方向從單元陣列區(qū)延伸到連接區(qū)。

3d半導(dǎo)體存儲(chǔ)裝置可以在第一方向上包括在第一電極之間的多個(gè)第二電極。第二電極可以沿第二方向從單元陣列區(qū)延伸到連接區(qū)。第二電極中的任一第二電極可以在連接區(qū)上包括通過距基底遠(yuǎn)的鄰近的第一電極暴露的焊盤區(qū)。

3d半導(dǎo)體存儲(chǔ)裝置可以包括在第一電極中的最上面的第一電極上的虛設(shè)電極。虛設(shè)電極可以沿第二方向從單元陣列區(qū)延伸到連接區(qū)。

3d半導(dǎo)體存儲(chǔ)裝置可以包括在虛設(shè)電極上的第一串選擇電極。第一串選擇電極可以沿第二方向從單元陣列區(qū)延伸到連接區(qū)。3d半導(dǎo)體存儲(chǔ)裝置可以包括在第一串選擇電極上的第二串選擇電極。第二串選擇電極可以鄰近于第一串選擇電極沿第二方向從單元陣列區(qū)延伸到連接區(qū)。

3d半導(dǎo)體存儲(chǔ)裝置可以包括使第一串選擇電極和第二串選擇電極分開并且貫穿虛設(shè)電極的隔離絕緣圖案。隔離絕緣圖案可以包括在第二方向上的長度，所述長度比第一串選擇電極和第二串選擇電極在第二方向上的長度長且比虛設(shè)電極在第二方向上的長度短。隔離絕緣圖案可以從單元陣列區(qū)延伸到連接區(qū)，并且可以延伸到虛設(shè)電極的焊盤區(qū)中。

附圖說明

考慮到附圖和所附的詳細(xì)描述，發(fā)明構(gòu)思將變得更加清楚。

圖1是根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分的示意性框圖。

圖2是根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分的示意性電路圖。

圖3和圖4是示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分的平面圖。

圖5是示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的電極結(jié)構(gòu)的部分的透視圖。

圖6和圖7是分別沿圖3的線i-i'和線ii-ii'截取的剖視圖以示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分。

圖8是沿圖4的線iii-iii'截取的剖視圖以示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分。

圖9是圖6的部分'a'的放大視圖。

圖10a、圖10b和圖10c是示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的電極結(jié)構(gòu)中包括的電極的平面圖。

圖10d是示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的隔離絕緣圖案的平面圖。

圖11至圖16是示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分的平面圖。

圖17是示出圖16中所示的3d半導(dǎo)體存儲(chǔ)裝置的虛設(shè)電極的平面圖。

圖18是沿圖4的線iii-iii'截取的剖視圖以示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分。

圖19是圖18的部分'b'的放大視圖。

圖20是沿圖4的線iii-iii'截取的剖視圖以示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分。

圖21至圖24是示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的形成3d半導(dǎo)體存儲(chǔ)裝置的電極結(jié)構(gòu)的方法的透視圖。

具體實(shí)施方式

在此解釋并舉例說明的本發(fā)明構(gòu)思的各方面的示例性實(shí)施例包括它們的互補(bǔ)對(duì)應(yīng)裝置。在整個(gè)說明書中，同樣的附圖標(biāo)記或同樣的附圖標(biāo)志指示同樣的元件。

圖1是根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分的示意性框圖。

參照?qǐng)D1，3d半導(dǎo)體存儲(chǔ)裝置可以包括單元陣列區(qū)car和外圍電路區(qū)。外圍電路區(qū)可以包括行解碼器區(qū)rowdcr、頁緩沖器區(qū)pbr、列解碼器區(qū)coldcr和控制電路區(qū)。在一些實(shí)施例中，連接區(qū)cnr可以設(shè)置在例如單元陣列區(qū)car與行解碼器區(qū)rowdcr之間。

包括多個(gè)存儲(chǔ)單元的存儲(chǔ)單元陣列可以設(shè)置在單元陣列區(qū)car中。在一些實(shí)施例中，存儲(chǔ)單元陣列可以包括三維布置的存儲(chǔ)單元、字線和位線。字線和位線可以電連接到存儲(chǔ)單元。

用于選擇存儲(chǔ)單元陣列的字線的行解碼器可以設(shè)置在行解碼器區(qū)rowdcr中，互連結(jié)構(gòu)可以設(shè)置在連接區(qū)cnr中?；ミB結(jié)構(gòu)可以包括將存儲(chǔ)單元陣列和行解碼器彼此電連接的接觸塞和互連件。行解碼器可以響應(yīng)于地址信號(hào)來選擇存儲(chǔ)單元陣列的字線中的一條字線。行解碼器可以響應(yīng)于控制電路的控制信號(hào)來將第一字線電壓和第二字線電壓分別提供到選擇的字線和未選擇的字線。

用于感測(cè)存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)的頁緩沖器可以設(shè)置在頁緩沖器區(qū)pbr中。根據(jù)操作模式，頁緩沖器可以臨時(shí)存儲(chǔ)將要存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)并且/或者可以感測(cè)存儲(chǔ)在存儲(chǔ)單元中的數(shù)據(jù)。頁緩沖器可以在編程操作模式中用作寫入驅(qū)動(dòng)電路并且可以在讀取操作模式中用作感測(cè)放大器電路。

連接到存儲(chǔ)單元陣列的位線的列解碼器可以設(shè)置在列解碼器區(qū)coldcr中。列解碼器可以在頁緩沖器和外部裝置(例如，存儲(chǔ)器控制器)之間提供數(shù)據(jù)傳輸路徑。

圖2是根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分的示意性電路圖。

參照?qǐng)D2，根據(jù)一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的單元陣列可以包括共源線csl、多條位線bl0至bl2以及連接在共源線csl與位線bl0至bl2之間的多個(gè)單元串cstr。

位線bl0至bl2可被二維地布置，多個(gè)單元串cstr可以并聯(lián)連接到每條位線bl0至bl2。單元串cstr可以共同連接到共源線csl。換言之，多個(gè)單元串cstr可以設(shè)置在一條共源線csl與多條位線bl0至bl2之間。共源線csl可以設(shè)置為多條，多條共源線csl可被二維地布置。在一些實(shí)施例中，相同的電壓可以施加到多條共源線csl。在一些實(shí)施例中，共源線csl可被彼此獨(dú)立地電控制。

在一些實(shí)施例中，每個(gè)單元串cstr可以包括彼此串聯(lián)連接的串選擇晶體管sst1和sst2、彼此串聯(lián)連接的存儲(chǔ)單元mct以及接地選擇晶體管gst。每個(gè)存儲(chǔ)單元mct可以包括數(shù)據(jù)存儲(chǔ)元件。

在一些實(shí)施例中，每個(gè)單元串cstr可以包括彼此串聯(lián)連接的第一串選擇晶體管sst1和第二串選擇晶體管sst2。第二串選擇晶體管sst2可以連接到位線bl0至bl2中的一條位線，接地選擇晶體管gst可以連接到共源線csl。存儲(chǔ)單元mct可以串聯(lián)連接在第一串選擇晶體管sst1與接地選擇晶體管gst之間。

此外，每個(gè)單元串cstr還可以包括連接在第一串選擇晶體管sst1與存儲(chǔ)單元mct之間的虛設(shè)單元。即使在圖中未示出，額外的虛設(shè)單元也可以連接在接地選擇晶體管gst與存儲(chǔ)單元mct之間。

在一些實(shí)施例中，在每個(gè)單元串cstr中，接地選擇晶體管gst可以由彼此串聯(lián)連接的多個(gè)mos晶體管構(gòu)成，類似于串選擇晶體管sst1和sst2。在一些實(shí)施例中，每個(gè)單元串cstr可以包括一個(gè)串選擇晶體管。

第一串選擇晶體管sst1可由第一串選擇線ssl1來控制，第二串選擇晶體管sst2可由第二串選擇線ssl2來控制。存儲(chǔ)單元mct可由多條字線wl0至wln來控制，虛設(shè)單元可由虛設(shè)字線dwl來控制。接地選擇晶體管gst可由接地選擇線gsl來控制。共源線csl可以共同連接到接地選擇晶體管gst的源極。

單元串cstr可以包括位于距共源線csl的不同距離處的多個(gè)存儲(chǔ)單元mct。因此，分別位于彼此不同水平處的字線wl0至wln以及dwl可以設(shè)置在共源線csl與位線bl0至bl2之間。

設(shè)置在距共源線csl同一水平處的存儲(chǔ)單元mct(或虛設(shè)單元)的柵電極可以共同連接到字線wl0至wln以及dwl中的一條字線以處于等電位狀態(tài)?？蛇x地，即使存儲(chǔ)單元mct的柵電極設(shè)置在距共源線csl基本相同的距離處，構(gòu)成一行(或一列)的柵電極也可獨(dú)立于構(gòu)成另一行(或另一列)的柵電極來被控制。

圖3和圖4是示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分的平面圖。圖3示出3d半導(dǎo)體存儲(chǔ)裝置的單元陣列區(qū)，圖4示出3d半導(dǎo)體存儲(chǔ)裝置的單元陣列區(qū)和連接區(qū)。圖5是示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的電極結(jié)構(gòu)的部分的透視圖。圖6和圖7是分別沿圖3的線i-i'和線ii-ii'截取的剖視圖以示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分。圖8是沿圖4的線iii-iii'截取的剖視圖以示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分。圖9是圖6的部分'a'的放大視圖。圖10a、圖10b和圖10c是示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的電極結(jié)構(gòu)中包括的電極的平面圖。圖10d是示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的隔離絕緣圖案的平面圖。

參照?qǐng)D3至圖7，第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2可以設(shè)置在基底10上。第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)可以包括沿第一方向d1延伸并且沿與基底10的頂表面垂直的第三方向d3堆疊的多個(gè)電極(el1和el2)。

基底10可以包括單元陣列區(qū)car和連接區(qū)cnr并且可以包括半導(dǎo)體材料。例如，基底10可以包括硅(si)、鍺(ge)、硅鍺(sige)、鎵砷(gaas)、銦鎵砷(ingaas)和/或鋁鎵砷(algaas)中的至少一種。基底10可以是體硅基底、絕緣體上硅(soi)基底、鍺基底、絕緣體上鍺(goi)基底、硅鍺基底和/或具有通過執(zhí)行選擇性外延生長(seg)工藝獲得的外延薄層的基底。在一些實(shí)施例中，基底10可以包括絕緣材料并且可以包括單層或多個(gè)薄層。例如，基底10可以包括氧化硅層、氮化硅層和/或低k介電層中的至少一種。

如圖3、圖4和圖5所示，第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2可以沿第一方向d1延伸以設(shè)置在單元陣列區(qū)car和連接區(qū)cnr上，并且可以沿第二方向d2彼此分隔開。在一些實(shí)施例中，第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)可以包括沿第三方向d3在基底10上交替堆疊的第一電極el1和第二電極el2。第一電極el1和第二電極el2可以包括導(dǎo)電材料。例如，電極(el1和el2)可以包括摻雜半導(dǎo)體材料(例如，摻雜硅)、金屬(例如，鎢、銅和/或鋁)、導(dǎo)電金屬氮化物(例如，氮化鈦和/或氮化鉭)和/或過渡金屬(例如，鈦和/或鉭)。另外，第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2還可以包括設(shè)置在第一電極el1和第二電極el2之間的絕緣層。

第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)可以具有彼此相對(duì)的第一側(cè)壁和第二側(cè)壁。第一側(cè)壁和第二側(cè)壁可以基本垂直于基底10的頂表面。

第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)可以具有在連接區(qū)cnr上的階梯結(jié)構(gòu)。換言之，在連接區(qū)cnr上，第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)的高度可以隨著距單元陣列區(qū)car的距離增加而減小。

參照?qǐng)D5，在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)中，每個(gè)第一電極el1可以具有通過直接設(shè)置在每個(gè)第一電極el1上的第二電極el2來暴露的第一焊盤區(qū)p1，每個(gè)第二電極el2可以具有通過直接設(shè)置在每個(gè)第二電極el2上的第一電極el1來暴露的第二焊盤區(qū)p2。第一焊盤區(qū)p1和第二焊盤區(qū)p2可以設(shè)置在連接區(qū)cnr上。在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)中，第一電極el1的第一焊盤區(qū)p1可以在平面圖中沿第一方向d1布置，第二電極el2的第二焊盤區(qū)p2也可以在平面圖中沿第一方向d1布置。換言之，在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)中，第一電極el1的第一焊盤區(qū)p1可以設(shè)置在彼此水平和豎直不同的位置處。同樣，在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)中，第二電極el2的第二焊盤區(qū)p2也可以設(shè)置在彼此水平和豎直不同的位置處。當(dāng)從平面圖中觀察時(shí)，第一電極el1的第一焊盤區(qū)p1可以在第二方向d2上鄰近于第二電極el2的第二焊盤區(qū)p2。

第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)可以具有第一階梯結(jié)構(gòu)和第二階梯結(jié)構(gòu)，第一階梯結(jié)構(gòu)由在連接區(qū)cnr上暴露的第一電極el1的第一焊盤區(qū)p1形成，第二階梯結(jié)構(gòu)由在連接區(qū)cnr上暴露的第二電極el2的第二焊盤區(qū)p2形成。詳細(xì)地，由第一電極el1的第一焊盤區(qū)p1形成的第一階梯結(jié)構(gòu)可以具有沿第一方向d1向下的樓梯形狀。同樣，由第二電極el2的第二焊盤區(qū)p2形成的第二階梯結(jié)構(gòu)也可以具有沿第一方向d1向下的樓梯形狀。在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)中，第二階梯結(jié)構(gòu)可以在第二方向d2上鄰近于第一階梯結(jié)構(gòu)。

此外，第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2可以按照這樣的方式設(shè)置在基底10上：第一電極結(jié)構(gòu)st1的第一階梯結(jié)構(gòu)在第二方向d2上鄰近于第二電極結(jié)構(gòu)st2的第一階梯結(jié)構(gòu)。換言之，第一電極結(jié)構(gòu)st1的第一焊盤區(qū)p1可以鄰近于第二電極結(jié)構(gòu)st2的第一焊盤區(qū)p1。即，沿第二方向d2彼此鄰近的第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2可以相對(duì)于與第一方向d1平行的假想線鏡面對(duì)稱。

在一些實(shí)施例中，在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)中，與最上層對(duì)應(yīng)的第二電極el2可以是連接到參照?qǐng)D2描述的虛設(shè)存儲(chǔ)單元的虛設(shè)字線。在下文中，與最上層對(duì)應(yīng)的第二電極el2可被稱為虛設(shè)電極el2d。在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)中與最下層對(duì)應(yīng)的第一電極el1可以是連接到參照?qǐng)D2描述的接地選擇晶體管gst的接地選擇線gsl。在最上面的虛設(shè)電極el2d和最下面的第一電極之間的第一電極el1和第二電極el2可以是連接到參照?qǐng)D2描述的存儲(chǔ)單元mct的字線wl0至wln。

在一些實(shí)施例中，第一串選擇電極ssla和第二串選擇電極sslb可以設(shè)置在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)上。在一些實(shí)施例中，第一串選擇電極ssla可以包括堆疊在電極結(jié)構(gòu)(st1和st2)中的每個(gè)上的第一下串選擇電極ssl1a和第一上串選擇電極ssl2a，第二串選擇電極sslb可以包括堆疊在電極結(jié)構(gòu)(st1和st2)中的每個(gè)上的第二下串選擇電極ssl1b和第二上串選擇電極ssl2b。

第一串選擇電極ssla和第二串選擇電極sslb可以在電極結(jié)構(gòu)(st1和st2)中的每個(gè)上沿第一方向d1延伸，并且可以在電極結(jié)構(gòu)(st1和st2)中的每個(gè)上沿第二方向d2彼此分隔開。換言之，第一串選擇電極ssla和第二串選擇電極sslb可以設(shè)置在距基底10相同距離處并且可以彼此橫向分隔開。

此外，在第一方向d1上，第一串選擇電極ssla和第二串選擇電極sslb可以比電極結(jié)構(gòu)(st1和st2)短。換言之，第一串選擇電極ssla和第二串選擇電極sslb在第一方向d1上的長度可以小于電極結(jié)構(gòu)(st1和st2)中的每個(gè)在第一方向d1上的最小長度(即，虛設(shè)電極el2d在第一方向d1上的長度)。因此，第一串選擇電極ssla和第二串選擇電極sslb可以在連接區(qū)cnr上暴露第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2的第一焊盤區(qū)p1和第二焊盤區(qū)p2。此外，第一上串選擇電極ssl2a和第二上串選擇電極ssl2b可以在連接區(qū)cnr上暴露第一下串選擇電極ssl1a和第二下串選擇電極ssl1b的端部。

在一些實(shí)施例中，第一串選擇電極ssla可以具有與第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)的第一側(cè)壁對(duì)齊的一個(gè)側(cè)壁，第二串選擇電極sslb可以具有與第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)的第二側(cè)壁對(duì)齊的一個(gè)側(cè)壁。在單元陣列區(qū)car上，第一串選擇電極ssla和第二串選擇電極sslb中的每個(gè)可以具有比第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)的寬度w1的一半小的寬度wc。

在一些實(shí)施例中，第一下串選擇電極ssl1a和第二下串選擇電極ssl1b可以是連接到參照?qǐng)D2描述的第一串選擇晶體管sst1的第一串選擇線ssl1，第一上串選擇電極ssl2a和第二上串選擇電極ssl2b可以是連接到參照?qǐng)D2描述的第二串選擇晶體管sst2的第二串選擇線ssl2。

在一些實(shí)施例中，隔離絕緣圖案50可以在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)中設(shè)置在第一串選擇電極ssla和第二串選擇電極sslb之間。隔離絕緣圖案50可以沿第一方向d1從單元陣列區(qū)car延伸到連接區(qū)cnr上。隔離絕緣圖案50在第一方向d1上的長度可以小于虛設(shè)電極el2d在第一方向d1上的長度，并且可以大于第一串選擇電極ssla和第二串選擇電極sslb在第一方向d1上的長度。此外，隔離絕緣圖案50可以豎直延伸以貫穿虛設(shè)電極el2d。在一些實(shí)施例中，當(dāng)從平面圖中觀察時(shí)，隔離絕緣圖案50的端部可以與設(shè)置在虛設(shè)電極el2d下面的第一電極el1的第一焊盤區(qū)p1分隔開。

在一些實(shí)施例中，如圖10d所示，隔離絕緣圖案50可以包括在單元陣列區(qū)car上沿第一方向d1延伸的線形部分50a和從線形部分50a延伸以設(shè)置在連接區(qū)cnr上的彎曲部分50b。當(dāng)從平面圖中觀察時(shí)，彎曲部分50b可以相對(duì)于與第一方向d1平行的假想線以特定角度θ彎曲。在一些實(shí)施例中，隔離絕緣圖案50可以具有基本一致的寬度，并且可以從單元陣列區(qū)car延伸到連接區(qū)cnr上。換言之，隔離絕緣圖案50的線形部分50a的寬度可以基本等于隔離絕緣圖案50的彎曲部分50b的寬度。

如圖4所示，第一電極結(jié)構(gòu)st1的隔離絕緣圖案50的彎曲部分50b和第二電極結(jié)構(gòu)st2的隔離絕緣圖案50的彎曲部分50b可以沿彼此背對(duì)的方向彎曲。換言之，第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2的隔離絕緣圖案50可以相對(duì)于與第一方向d1平行的假想線鏡面對(duì)稱。

更詳細(xì)地，參照?qǐng)D5和圖10a，第一串選擇電極ssla和第二串選擇電極sslb中的每個(gè)可以包括設(shè)置在單元陣列區(qū)car上的電極部分ep和從電極部分ep延伸以設(shè)置在連接區(qū)cnr上的焊盤部分ppa或ppb。在第一串選擇電極ssla和第二串選擇電極sslb中的每個(gè)中，焊盤部分ppa的寬度wa或焊盤部分ppb的寬度wb可以與電極部分ep的寬度wc不同。此外，第一串選擇電極ssla的焊盤部分ppa可以具有第一寬度wa，第二串選擇電極sslb的焊盤部分ppb可以具有與第一寬度wa不同的第二寬度wb。例如，第一串選擇電極ssla的焊盤部分ppa的第一寬度wa可以小于第一串選擇電極ssla的電極部分ep的寬度wc，第二串選擇電極sslb的焊盤部分ppb的第二寬度wb可以大于第二串選擇電極sslb的電極部分ep的寬度wc。

此外，在設(shè)置在第一電極結(jié)構(gòu)st1上的第一串選擇電極ssla中，焊盤部分ppa的寬度可以隨著距電極部分ep的距離增大而逐漸減小。在設(shè)置在第一電極結(jié)構(gòu)st1上的第二串選擇電極sslb中，焊盤部分ppb的寬度可以隨著距電極部分ep的距離增大而逐漸增大。此外，第一串選擇電極ssla的電極部分ep與第二串選擇電極sslb的電極部分ep之間的距離可以基本等于第一串選擇電極ssla的焊盤部分ppa與第二串選擇電極sslb的焊盤部分ppb之間的距離。

參照?qǐng)D5，在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)中，每個(gè)第一電極el1可以具有從單元陣列區(qū)car延伸到連接區(qū)cnr上的線形形狀并且具有一致的寬度w1。第一電極el1在第一方向d1上的長度可以隨著距基底10的豎直距離增大而持續(xù)減小。

參照?qǐng)D5和圖10b，每個(gè)第二電極el2可以從單元陣列區(qū)car延伸到連接區(qū)cnr上。每個(gè)第二電極el2可以包括在單元陣列區(qū)car上具有一致的寬度w1的電極部分和從電極部分延伸的突出pp。突出pp可以具有比第二電極el2的電極部分的寬度w1小的寬度w2。第二電極el2的電極部分的寬度w1可以基本等于第一電極el1的寬度w1。突出pp可以對(duì)應(yīng)于第二焊盤區(qū)p2。

在電極結(jié)構(gòu)(st1和st2)中的每個(gè)中，第二電極el2在第一方向d1上的長度可以隨著距基底10的豎直距離增大而持續(xù)減小。因此，如圖5所示，除了第一電極el1的第一焊盤區(qū)p1之外，每個(gè)第二電極el2可以與設(shè)置在其下方的第一電極el1豎直疊置。第二電極el2的突出pp可以具有與設(shè)置在其下方的第一電極el1的一個(gè)側(cè)壁對(duì)齊的側(cè)壁。此外，每個(gè)第二電極el2的突出pp可以通過設(shè)置在每個(gè)第二電極el2上的第一電極el1來暴露。

在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)中，第一焊盤區(qū)p1可以與第一電極el1的通過第二電極el2暴露的部分對(duì)應(yīng)并且可以彼此豎直地和水平地分隔開。此外，在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)中，第二焊盤區(qū)p2可以與第二電極el2的突出pp對(duì)應(yīng)并且可以彼此豎直地和水平地分隔開。

參照?qǐng)D5和圖10c，在電極結(jié)構(gòu)(st1和st2)中的每個(gè)中，與最上層對(duì)應(yīng)的第二電極(即，虛設(shè)電極el2d)可以包括在連接區(qū)cnr上的突出pp。虛設(shè)電極el2d的突出pp可以具有比設(shè)置在虛設(shè)電極el2d下面的第二電極el2的突出pp的寬度w2大的寬度w3。因此，在電極結(jié)構(gòu)(st1和st2)中的每個(gè)中，第二焊盤區(qū)p2中的最上面的第二焊盤區(qū)p2的寬度w3可以大于第二焊盤區(qū)p2中的其它第二焊盤區(qū)p2的寬度w2。此外，在電極結(jié)構(gòu)(st1和st2)中的每個(gè)中，第一電極el1中的最上面的第一電極el1的第一焊盤區(qū)p1的寬度可以小于第一電極el1中的其它第一電極el1的第一焊盤區(qū)p1的寬度。

詳細(xì)地，如圖10c所示，虛設(shè)電極el2d可以包括在單元陣列區(qū)car上彼此水平分隔開的第一電極部分ep1和第二電極部分ep2以及在連接區(qū)cnr上將第一電極部分ep1和第二電極部分ep2彼此水平連接的突出pp。

虛設(shè)電極el2d的第一電極部分ep1和第二電極部分ep2的寬度wc在單元陣列區(qū)car上可以彼此基本相等。在一些實(shí)施例中，第一電極部分ep1的寬度wc可以基本等于設(shè)置在第一電極部分ep1上的第一串選擇電極ssla的寬度，第二電極部分ep2的寬度wc可以基本等于設(shè)置在第二電極部分ep2上的第二串選擇電極sslb的寬度。此外，虛設(shè)電極el2d的第一電極部分ep1和第二電極部分ep2之間的距離可以基本一致。在連接區(qū)cnr上，第一電極部分ep1的寬度可以隨著距突出pp的距離減小而減小。相反，在連接區(qū)cnr上，第二電極部分ep2的寬度可以隨著距突出pp的距離減小而增大。

此外，虛設(shè)電極el2d可以具有在第一電極部分ep1和第二電極部分ep2之間的隔離區(qū)sr。虛設(shè)電極el2d的隔離區(qū)sr可以延伸到虛設(shè)電極el2d的突出pp的部分中，并且當(dāng)從平面圖中觀察時(shí)可以在連接區(qū)cnr上相對(duì)于與第一方向d1平行的假想線以特定角度彎曲。隔離區(qū)sr在第一方向d1上的長度可以小于虛設(shè)電極el2d在第一方向d1上的最大長度。因此，能夠防止虛設(shè)電極el2d的第一電極部分ep1和第二電極部分ep2彼此電隔離。結(jié)果，虛設(shè)電極el2d的第一電極部分ep1和第二電極部分ep2可以處于等電位狀態(tài)。

在一些實(shí)施例中，虛設(shè)電極el2d的隔離區(qū)sr可以填充有隔離絕緣圖案50。因此，隔離絕緣圖案50可以從單元陣列區(qū)car的第一電極部分ep1與第二電極部分ep2之間延伸到虛設(shè)電極el2d的突出pp的部分中。

此外，虛設(shè)電極el2d的突出pp可以暴露設(shè)置在虛設(shè)電極el2d下面的第一電極el1的部分(即，第一焊盤區(qū)p1)。虛設(shè)電極el2d的突出pp可以具有與設(shè)置在虛設(shè)電極el2d下面的第一電極el1的一個(gè)側(cè)壁對(duì)齊的側(cè)壁。

在一些實(shí)施例中，如圖3和圖5所示，當(dāng)從平面圖中觀察時(shí)，設(shè)置在虛設(shè)電極el2d上的第一串選擇電極ssla可以與虛設(shè)電極el2d的第一電極部分ep1疊置。此外，當(dāng)從平面圖中觀察時(shí)，在虛設(shè)電極el2d上的第二串選擇電極sslb可以與虛設(shè)電極el2d的第二電極部分ep2疊置。

參照?qǐng)D3、圖6、圖7和圖8，第一豎直溝道vs1、第二豎直溝道vs2、第三豎直溝道vs3和第四豎直溝道vs4可以在單元陣列區(qū)car上貫穿第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2。第一豎直溝道vs1至第四豎直溝道vs4可以在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)中結(jié)合到第一串選擇電極ssla和第二串選擇電極sslb中的每個(gè)中。換言之，第一豎直溝道vs1至第四豎直溝道vs4可以貫穿第一串選擇電極ssla和第二串選擇電極sslb中的每個(gè)。

參照?qǐng)D3，第一豎直溝道vs1可以沿第一方向d1布置以構(gòu)成第一列，第二豎直溝道vs2可以沿第一方向d1布置以構(gòu)成第二列。第三豎直溝道vs3可以沿第一方向d1布置以構(gòu)成第三列，第四豎直溝道vs4可以沿第一方向d1布置以構(gòu)成第四列。第一列至第四列可以沿第二方向d2布置。第一豎直溝道vs1和第三豎直溝道vs3可以分別與第二豎直溝道vs2和第四豎直溝道vs4沿對(duì)角線方向分隔開。

當(dāng)從平面圖中觀察時(shí)，貫穿第一串選擇電極ssla的第一豎直溝道vs1至第四豎直溝道vs4以及貫穿第二串選擇電極sslb的第一豎直溝道vs1至第四豎直溝道vs4可以相對(duì)于隔離絕緣圖案50鏡面對(duì)稱地布置。

此外，虛設(shè)豎直溝道dvs可以在單元陣列區(qū)car上貫穿第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2。在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)中，虛設(shè)豎直溝道dvs可以彼此分隔開并且可以沿第一方向d1布置。虛設(shè)豎直溝道dvs可以設(shè)置在電極結(jié)構(gòu)(st1和st2)中的每個(gè)的第一串選擇電極ssla和第二串選擇電極sslb之間。此外，虛設(shè)豎直溝道dvs可以在單元陣列區(qū)car上貫穿隔離絕緣圖案50。每個(gè)虛設(shè)豎直溝道dvs可以設(shè)置在沿第二方向d2彼此相鄰的第二豎直溝道vs2之間并且可以沿對(duì)角線方向與相應(yīng)的第一豎直溝道vs1分隔開。

在一些實(shí)施例中，第一豎直溝道vs1至第四豎直溝道vs4以及虛設(shè)豎直溝道dvs可以包括彼此基本相同的材料并且可以具有彼此基本相同的結(jié)構(gòu)。例如，豎直溝道(vs1至vs4和dvs)可以具有例如空心管形狀或空心通心粉形狀?？蛇x地，豎直溝道(vs1至vs4和dvs)可以具有具備圓形水平截面的柱狀形狀。

豎直溝道(vs1至vs4)可以包括半導(dǎo)體材料和/或?qū)щ姴牧稀Ｔ谝恍?shí)施例中，豎直溝道(vs1至vs4)的底表面可以設(shè)置在基底10的頂表面和底表面之間的水平面處。接觸焊盤可以設(shè)置在豎直溝道(vs1至vs4)的頂端上。

在一些實(shí)施例中，如圖9所示，豎直溝道(vs1至vs4和dvs)可以包括下半導(dǎo)體圖案lsp和上半導(dǎo)體圖案usp。在一些實(shí)施例中，下半導(dǎo)體圖案lsp和上半導(dǎo)體圖案usp可以包括硅(si)、鍺(ge)或它們的混合物并且可以具有彼此不同的晶體結(jié)構(gòu)。下半導(dǎo)體圖案lsp和上半導(dǎo)體圖案usp可以具有包括單晶結(jié)構(gòu)、非晶結(jié)構(gòu)和/或多晶硅結(jié)構(gòu)中的至少一種的晶體結(jié)構(gòu)。下半導(dǎo)體圖案lsp和上半導(dǎo)體圖案usp可以是未摻雜的，或者可以摻雜有導(dǎo)電類型與基底10的摻雜劑相同的摻雜劑。

下半導(dǎo)體圖案lsp可以與基底10直接接觸并且可以貫穿電極結(jié)構(gòu)st1和/或st2的最下面的電極。上半導(dǎo)體圖案usp可以包括第一半導(dǎo)體圖案sp1和第二半導(dǎo)體圖案sp2。第一半導(dǎo)體圖案sp1可以連接到下半導(dǎo)體圖案lsp并且可以具有具備封閉的底端的管形狀或者通心粉形狀。第一半導(dǎo)體圖案sp1的內(nèi)部可以填充有填充絕緣圖案vi。第一半導(dǎo)體圖案sp1可以與第二半導(dǎo)體圖案sp2的內(nèi)側(cè)壁和下半導(dǎo)體圖案lsp的頂表面相接觸。換言之，第一半導(dǎo)體圖案sp1可以將第二半導(dǎo)體圖案sp2電連接到下半導(dǎo)體圖案lsp。第二半導(dǎo)體圖案sp2可以具有頂端和底端是敞開的管形狀或通心粉形狀。第二半導(dǎo)體圖案sp2可以不與下半導(dǎo)體圖案lsp相接觸而可以與下半導(dǎo)體圖案lsp分隔開。

在一些實(shí)施例中，數(shù)據(jù)存儲(chǔ)層ds可以設(shè)置在電極結(jié)構(gòu)(st1和st2)與豎直溝道(vs1至vs4和dvs)之間。數(shù)據(jù)存儲(chǔ)層ds可以包括貫穿電極結(jié)構(gòu)(st1和st2)的豎直絕緣層vl以及從豎直絕緣層vl與電極(el1和el2)之間延伸到電極(el1和el2)中的每個(gè)的頂表面和底表面上的水平絕緣層hl。

在一些實(shí)施例中，3d半導(dǎo)體存儲(chǔ)裝置可以是nand閃存裝置。例如，設(shè)置在電極結(jié)構(gòu)(st1和st2)與豎直溝道(vs1至vs4和dvs)之間的數(shù)據(jù)存儲(chǔ)層ds可以包括隧穿絕緣層、電荷存儲(chǔ)層和阻擋絕緣層。可以例如利用由豎直溝道(vs1至vs4)與電極結(jié)構(gòu)(st1和st2)的電極(el1和el2)之間的電壓差引起的福勒-諾德海姆(fowler-nordheim，f-n)隧穿來改變存儲(chǔ)在數(shù)據(jù)存儲(chǔ)層ds中的數(shù)據(jù)。

在一些實(shí)施例中，共源區(qū)csr可以設(shè)置在基底10中在第一電極結(jié)構(gòu)st1與第二電極結(jié)構(gòu)st2之間。此外，共源區(qū)csr也可以設(shè)置在基底10中在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2的兩側(cè)處。共源區(qū)csr可以沿第一方向d1平行于第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2延伸。共源區(qū)csr可以由基底10的具有摻雜劑的摻雜部分來形成。共源區(qū)csr的導(dǎo)電類型可以與基底10的導(dǎo)電類型不同。例如，共源區(qū)csr可以包括n型摻雜劑(例如，砷(as)和/或磷(p))。

共源塞csp可以連接到每個(gè)共源區(qū)csr，側(cè)壁絕緣分隔件sp可以設(shè)置在共源塞csp與第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2之間。在一些實(shí)施例中，共源塞csp可以在第二方向d2上具有基本一致的上寬度并且可以沿第一方向d1延伸。側(cè)壁絕緣分隔件sp可以彼此相對(duì)地設(shè)置在彼此相鄰的第一電極結(jié)構(gòu)st1與第二電極結(jié)構(gòu)st2之間。在一些實(shí)施例中，側(cè)壁絕緣分隔件sp可以填充第一電極結(jié)構(gòu)st1與第二電極結(jié)構(gòu)st2之間的空間，共源塞csp可以貫穿側(cè)壁絕緣分隔件sp以連接到共源區(qū)csr的部分。

填充絕緣層20和覆蓋絕緣層30可以覆蓋電極結(jié)構(gòu)(st1和st2)。第一輔助互連件sbl1、第二輔助互連件sbl2、第三輔助互連件sbl3和第四輔助互連件sbl4可以設(shè)置在覆蓋絕緣層30上。

在一些實(shí)施例中，第一輔助互連件sbl1可以通過下接觸塞lcp電連接到沿第二方向d2彼此鄰近的第一豎直溝道vs1。第二輔助互連件sbl2可以通過下接觸塞lcp電連接到沿第二方向d2彼此鄰近的第二豎直溝道vs2。在一些實(shí)施例中，第一輔助互連件sbl1的長度可以比第二輔助互連件sbl2的長度短。

在一些實(shí)施例中，第三輔助互連件sbl3可以通過下接觸塞lcp電連接到沿第二方向d2彼此鄰近的第三豎直溝道vs3。第四輔助互連件sbl4可以通過下接觸塞lcp電連接到沿第二方向d2彼此鄰近的第四豎直溝道vs4。在一些實(shí)施例中，第三輔助互連件sbl3的長度可以比第四輔助互連件sbl4的長度長。第一輔助互連件sbl1和第二輔助互連件sbl2可以與隔離絕緣圖案50交叉，第三輔助互連件sbl3和第四輔助互連件sbl4可以與共源區(qū)csr交叉。

上絕緣層40可以設(shè)置在覆蓋絕緣層30和第一輔助互連件sbl1至第四輔助互連件sbl4上，第一位線bl1和第二位線bl2可以設(shè)置在上絕緣層40上。第一位線bl1和第二位線bl2可以沿第二方向d2延伸并且可以沿第一方向d1交替布置。

第一位線bl1可以通過上接觸塞ucp電連接到第一輔助互連件sbl1或第二輔助互連件sbl2中的任一互連件。第二位線bl2可以通過上接觸塞ucp電連接到第三輔助互連件sbl3或第四輔助互連件sbl4中的任一互連件。

參照?qǐng)D4和圖8，第一接觸塞cp1可以貫穿連接區(qū)cnr的覆蓋絕緣層30和填充絕緣層20以分別連接到第一電極el1的第一焊盤區(qū)p1。第二接觸塞cp2可以貫穿連接區(qū)cnr的覆蓋絕緣層30和填充絕緣層20以分別連接到第二電極el2的第二焊盤區(qū)p2。

第一接觸塞cp1可以設(shè)置在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)的第一階梯結(jié)構(gòu)上，第二接觸塞cp2可以設(shè)置在第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2中的每個(gè)的第二階梯結(jié)構(gòu)上。因此，第一接觸塞cp1中的任一第一接觸塞cp1可以彼此分隔開并且可以沿第一方向d1布置。第一接觸塞cp1中的任一第一接觸塞cp1的底表面可以相對(duì)于基底10設(shè)置在不同的高度處。第二接觸塞cp2中的任一第二接觸塞cp2可以彼此分隔開并且可以沿第一方向d1布置。第二接觸塞cp2中的任一第二接觸塞cp2的底表面可以相對(duì)于基底10設(shè)置在不同的高度處。此外，連接到第一電極結(jié)構(gòu)st1的第一接觸塞cp1可以沿第二方向d2鄰近于連接到第二電極結(jié)構(gòu)st2的第一接觸塞cp1中的相應(yīng)的第一接觸塞cp1。連接到虛設(shè)電極el2d(即，最上面的第二電極)的第二接觸塞cp2可以與隔離絕緣圖案50橫向分隔開。

第一連接線cl1和第二連接線cl2可以設(shè)置在連接區(qū)cnr的覆蓋絕緣層30上。第一連接線cl1和第二連接線cl2可以沿第二方向d2延伸并且可以沿第一方向d1交替布置。

第一連接線cl1可以連接到沿第二方向d2布置的第一接觸塞cp1，第二連接線cl2可以連接到沿第二方向d2布置的第二接觸塞cp2。第一連接線cl1可以電連接到第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2的設(shè)置在距基底10同一垂直距離處的第一電極el1。換言之，第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2的距基底10同一垂直距離處的第一電極el1可以處于等電位狀態(tài)。此外，第二連接線cl2可以電連接到第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2的設(shè)置在距基底10同一垂直距離處的第二電極el2。換言之，第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2的距基底10同一垂直距離處的第二電極el2可以處于等電位狀態(tài)。

此外，第一下選擇線scl1a可以在連接區(qū)cnr上通過接觸塞連接到第一下串選擇電極ssl1a，第二下選擇線scl1b可以在連接區(qū)cnr上通過接觸塞連接到第二下串選擇電極ssl1b。第一上選擇線scl2a可以在連接區(qū)cnr上通過接觸塞連接到第一上串選擇電極ssl2a，第二上選擇線scl2b可以在連接區(qū)cnr上通過接觸塞連接到第二上串選擇電極ssl2b。第一下選擇線scl1a和第二下選擇線scl1b以及第一上選擇線scl2a和第二上選擇線scl2b可以在上絕緣層40上沿第一方向d1延伸。

在一些實(shí)施例中，如圖4所示，豎直柱vp可以在連接區(qū)cnr上貫穿電極結(jié)構(gòu)(st1和st2)。豎直柱vp可以具有與單元陣列區(qū)car的豎直溝道(vs1至vs4和dvs)基本相同的結(jié)構(gòu)。豎直柱vp可以包括半導(dǎo)體材料、導(dǎo)電材料和/或介電材料。在一些實(shí)施例中，豎直柱vp可以貫穿第一電極el1和第二電極el2的端部。豎直柱vp可以沿第一方向d1和第二方向d2彼此分隔開。在一些實(shí)施例中，豎直柱vp中的一些豎直柱vp可以設(shè)置在沿第一方向d1彼此鄰近的第一焊盤區(qū)p1之間的邊界處和沿第一方向d1彼此鄰近的第二焊盤區(qū)p2之間的邊界處。在一些實(shí)施例中，豎直柱vp中的一些豎直柱vp可以在第一方向d1上以第一距離布置，豎直柱vp中的其它豎直柱vp可以在第一方向d1上以與第一距離不同的第二距離布置。例如，沿第一方向d1構(gòu)成第一列的豎直柱vp可以以第一距離布置。沿第一方向d1構(gòu)成第二列的豎直柱vp可以以與第一距離不同的第二距離布置。

在一些實(shí)施例中，豎直柱vp可以分別貫穿第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2的第一焊盤區(qū)p1和第二焊盤區(qū)p2。在一些實(shí)施例中，一個(gè)或一些豎直柱vp可以在連接區(qū)cnr上貫穿隔離絕緣圖案50。然而，發(fā)明構(gòu)思的實(shí)施例不限于此。在一些實(shí)施例中，豎直柱vp的布置可以進(jìn)行各種修改。在一些實(shí)施例中，可以在連接區(qū)cnr上省略豎直柱vp。

圖11至圖16是示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分的平面圖。圖17是示出圖16中所示的3d半導(dǎo)體存儲(chǔ)裝置的虛設(shè)電極的平面圖。在下文中，為了解釋的簡化和方便，可以省略或簡要提及與圖3至圖9以及圖10a至圖10d的實(shí)施例中相同的技術(shù)特征的描述。

參照?qǐng)D11，隔離絕緣圖案50可以具有與第一方向d1平行的線形部分(見圖10d的50a)和關(guān)于第一方向d1形成特定角度的彎曲部分(見圖10d的50b)，如參照?qǐng)D10d描述的。隔離絕緣圖案50的彎曲部分可以在連接區(qū)cnr上彎曲并且可以具有一致的寬度。此外，隔離絕緣圖案50可以與第一焊盤區(qū)p1中的最上面的第一焊盤區(qū)p1水平分隔開。

此外，豎直柱vp可以貫穿第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2并且可以沿第一方向d1和第二方向d2布置。沿第一方向d1彼此鄰近的豎直柱vp之間的距離可以基本等于沿第二方向d2彼此鄰近的豎直柱vp之間的距離。換言之，豎直柱vp可以在連接區(qū)cnr上以矩陣形式布置。

參照?qǐng)D12，第二電極el2的第二焊盤區(qū)p2的寬度在電極結(jié)構(gòu)(st1和st2)中可以彼此基本相等。換言之，虛設(shè)電極(圖5的el2d，即，最上面的第二電極)的第二焊盤區(qū)p2的寬度可以基本等于其它第二電極(圖5的el2)的第二焊盤區(qū)p2的寬度。同樣，第一電極el1的第一焊盤區(qū)p1的寬度在電極結(jié)構(gòu)(st1和st2)中的每個(gè)中可以彼此基本相等。

此外，隔離絕緣圖案50可以沿第一方向d1從單元陣列區(qū)car延伸到連接區(qū)cnr上并且可以具有在連接區(qū)cnr上彎曲的彎曲部分。隔離絕緣圖案50可以貫穿虛設(shè)電極el2d的第二焊盤區(qū)p2的部分并且可以與第一焊盤區(qū)p1的最上面的第一焊盤區(qū)p1水平分隔開。

參照?qǐng)D13和圖14，隔離絕緣圖案50可以具有與第一方向d1平行的線形部分(見圖10d的50a)和關(guān)于第一方向d1形成特定角度的彎曲部分(見圖10d的50b)，如參照?qǐng)D10d描述的。在一些實(shí)施例中，隔離絕緣圖案50的彎曲部分可以在單元陣列區(qū)car的邊緣部分上連接到線形部分。換言之，隔離絕緣圖案50的彎曲部分可以設(shè)置在虛設(shè)豎直溝道dvs中的一些虛設(shè)豎直溝道dvs上。因此，第一串選擇電極ssla和第二串選擇電極sslb的寬度在單元陣列區(qū)car的邊緣部分上可以變得彼此不同。因?yàn)楦綦x絕緣圖案50的彎曲部分設(shè)置在單元陣列區(qū)car的邊緣部分上，所以可以增大彎曲部分在第一方向d1上的長度，并且可以減小彎曲部分的彎曲角度(見圖10d的θ)。

參照?qǐng)D15，單元陣列區(qū)car的隔離絕緣圖案50的寬度可以不同于連接區(qū)cnr的隔離絕緣圖案50的寬度。詳細(xì)地，隔離絕緣圖案50可以包括與第一方向d1平行的線形部分和相對(duì)于第一方向d1以特定角度彎曲的彎曲部分。線形部分可以具有第一寬度，彎曲部分的寬度可以朝向隔離絕緣圖案50的一端逐漸變大。

參照?qǐng)D16和圖17，隔離絕緣圖案50可以沿第一方向d1從單元陣列區(qū)car線形延伸到連接區(qū)cnr上。換言之，隔離絕緣圖案50可以在連接區(qū)cnr上具有線形形狀并且可以在連接區(qū)cnr上貫穿虛設(shè)電極el2d的部分。在一些實(shí)施例中，在電極結(jié)構(gòu)(st1和st2)中的每個(gè)中，第二焊盤區(qū)p2中的最上面的第二焊盤區(qū)p2的寬度可以大于第二焊盤區(qū)p2中的其它第二焊盤區(qū)p2的寬度。因此，線形的隔離絕緣圖案50可以與第一焊盤區(qū)p1的最上面的第一焊盤區(qū)p1水平分隔開。結(jié)果，能夠防止虛設(shè)電極el2d被隔離絕緣圖案50完全地分為線形的部分。

圖18是沿圖4的線iii-iii'截取的剖視圖以示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分。圖19是圖18的部分'b'的放大視圖。在下文中，為了解釋的簡化和方便，可以省略或簡要提及與圖3至圖9以及圖10a至圖10d的實(shí)施例中相同的技術(shù)特征的描述。

參照?qǐng)D18和圖19，第一豎直溝道至第四豎直溝道(見圖3的vs1至vs4)可以貫穿第一電極結(jié)構(gòu)st1和第二電極結(jié)構(gòu)st2。第一豎直溝道vs1至第四豎直溝道vs4中的任一豎直溝道可以包括與基底10相接觸的第一半導(dǎo)體圖案sp1和設(shè)置在第一半導(dǎo)體圖案sp1與數(shù)據(jù)存儲(chǔ)層ds之間的第二半導(dǎo)體圖案sp2。

第一半導(dǎo)體圖案sp1可以具有空心管形狀或空心通心粉形狀。第一半導(dǎo)體圖案sp1的底端可以是封閉的，第一半導(dǎo)體圖案sp1的內(nèi)部空間可以填充有填充絕緣圖案vi?？蛇x地，第一半導(dǎo)體圖案sp1可以具有具備圓形水平截面的柱狀形狀。

第一半導(dǎo)體圖案sp1可以與第二半導(dǎo)體圖案sp2的內(nèi)側(cè)壁和基底10的頂表面相接觸。換言之，第一半導(dǎo)體圖案sp1可以將第二半導(dǎo)體圖案sp2電連接到基底10。第一半導(dǎo)體圖案sp1的底表面可以設(shè)置在比基底10的頂表面低的水平處。

第二半導(dǎo)體圖案sp2可以具有頂端和底端是敞開的管形狀或通心粉形狀。第二半導(dǎo)體圖案sp2的底表面可以高于第一半導(dǎo)體圖案sp1的底表面并且可以與基底10分隔開?？蛇x地，第二半導(dǎo)體圖案sp2可以與基底10直接接觸。

第一半導(dǎo)體圖案sp1和第二半導(dǎo)體圖案sp2可以是未摻雜的，或者可以摻雜有導(dǎo)電類型與基底10相同的摻雜劑。第一半導(dǎo)體圖案sp1和第二半導(dǎo)體圖案sp2可以是多晶硅態(tài)或者單晶硅態(tài)。

圖20是沿圖4的線iii-iii'截取的剖視圖以示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的3d半導(dǎo)體存儲(chǔ)裝置的部分。在下文中，為了解釋的簡化和方便，可以省略或簡要提及與圖3至圖9以及圖10a至圖10d的實(shí)施例中相同的技術(shù)特征的描述。

參照?qǐng)D20，溝道結(jié)構(gòu)chs可以貫穿第一電極結(jié)構(gòu)和第二電極結(jié)構(gòu)(見圖5的st1和st2)。溝道結(jié)構(gòu)chs可以包括貫穿電極結(jié)構(gòu)(st1和st2)的豎直溝道vs1和設(shè)置在電極結(jié)構(gòu)(st1和st2)下面以將豎直溝道vs1彼此連接的水平溝道hs。豎直溝道vs1可以設(shè)置在貫穿電極結(jié)構(gòu)(st1和st2)的豎直孔中。水平溝道hs可以設(shè)置在形成在基底10的上部中的凹進(jìn)區(qū)中。水平溝道hs可以設(shè)置在基底10與電極結(jié)構(gòu)(st1和st2)之間以將豎直溝道vs1彼此連接。

在一些實(shí)施例中，水平溝道hs可以具有連續(xù)連接到豎直溝道vs1的空心管形狀或通心粉形狀。換言之，豎直溝道vs1和水平溝道hs可以構(gòu)成一體的管形形狀。即，豎直溝道vs1和水平溝道hs可以構(gòu)成連續(xù)延伸而在它們之間不存在界面的一個(gè)半導(dǎo)體層。半導(dǎo)體層可以由具有包括單晶結(jié)構(gòu)、非晶結(jié)構(gòu)或多晶結(jié)構(gòu)中的至少一種的晶體結(jié)構(gòu)的半導(dǎo)體材料來形成。

圖21至圖24是示出根據(jù)發(fā)明構(gòu)思的一些實(shí)施例的形成3d半導(dǎo)體存儲(chǔ)裝置的電極結(jié)構(gòu)的方法的透視圖。

參照?qǐng)D21，可以在包括單元陣列區(qū)car和連接區(qū)cnr的基底10上形成薄層結(jié)構(gòu)100。薄層結(jié)構(gòu)100可以包括在基底10上豎直地且交替地堆疊的絕緣層ild和水平層(hla和hlb)。在一些實(shí)施例中，可以通過將要在下文中描述的圖案化方法來形成參照?qǐng)D1至圖20描述的第一電極el1和第二電極el2。換言之，根據(jù)發(fā)明構(gòu)思的一些實(shí)施例，可以用水平層(hla和hlb)來形成第一電極el1和第二電極el2。

水平層(hla和hlb)可以由相對(duì)于絕緣層ild具有蝕刻選擇性的材料來形成。例如，絕緣層ild可以是氧化硅層，水平層(hla和hlb)可以包括氮化硅層、氮氧化硅層、多晶硅層和/或金屬層中的至少一種。在一些實(shí)施例中，水平層(hla和hlb)可以由彼此相同的材料形成。

可以在薄層結(jié)構(gòu)100上形成第一掩模圖案mp1。第一掩模圖案mp1可以暴露連接區(qū)cnr的薄層結(jié)構(gòu)100的部分。

接下來，可以交替重復(fù)蝕刻工藝和修整工藝。在蝕刻工藝中可以利用第一掩模圖案mp1作為蝕刻掩模來蝕刻薄層結(jié)構(gòu)100的部分，在修整工藝中可以縮小第一掩模圖案mp1。在蝕刻工藝中可以蝕刻通過第一掩模圖案mp1暴露的多個(gè)水平層。換言之，蝕刻工藝的蝕刻深度可以等于或大于兩倍的水平層(hla和hlb)的垂直節(jié)距。如這里所使用的，水平層(hla和hlb)的垂直節(jié)距指彼此豎直相鄰的水平層(hla和hlb)的頂表面之間的垂直距離。在修整工藝期間可以將第一掩模圖案mp1的一個(gè)側(cè)壁朝向單元陣列區(qū)car水平移動(dòng)特定距離，因此可以減小第一掩模圖案mp1的面積。第一掩模圖案mp1的該側(cè)壁的水平移動(dòng)距離可以與上面描述的第一電極el1的第一焊盤區(qū)p1和第二電極el2的第二焊盤區(qū)p2中的每個(gè)的沿第一方向d1的寬度對(duì)應(yīng)。

參照?qǐng)D22，可以交替地重復(fù)第一掩模圖案mp1的修整工藝和薄層結(jié)構(gòu)100的蝕刻工藝以形成具有第一階梯結(jié)構(gòu)s1的第一堆疊結(jié)構(gòu)110，在所述第一階梯結(jié)構(gòu)s1中偶數(shù)編號(hào)的水平層hlb的端部被暴露。第一堆疊結(jié)構(gòu)110可以在連接區(qū)cnr上具有通過偶數(shù)編號(hào)的水平層hlb的暴露的端部來形成的第一階梯結(jié)構(gòu)s1。

參照?qǐng)D23，可以對(duì)最上面的水平層hlb的部分圖案化以形成第二堆疊結(jié)構(gòu)120。在第二堆疊結(jié)構(gòu)120中，最上面的水平層hlb可以暴露設(shè)置在最上面的水平層hlb下面的貼近的最上面的水平層hla的端部。在第二堆疊結(jié)構(gòu)120中，偶數(shù)編號(hào)的水平層hlb的端部可以彼此分隔開第一垂直節(jié)距pa。奇數(shù)編號(hào)的水平層hla的最上面的水平層hla的端部可以與偶數(shù)編號(hào)的水平層hlb的最上面的水平層hlb的端部分隔開第二垂直節(jié)距pb。第二垂直節(jié)距pb可以是第一垂直節(jié)距pa的大約一半。

參照?qǐng)D24，可以在具有第一階梯結(jié)構(gòu)s1的第二堆疊結(jié)構(gòu)120上形成第二掩模圖案mp2。第二掩模圖案mp2可以具有暴露第二堆疊結(jié)構(gòu)120的第一階梯結(jié)構(gòu)s1的部分的開口。

在一些實(shí)施例中，第二掩模圖案mp2的開口可以具有第一開口寬度w01和比第一開口寬度w01小的第二開口寬度w02。在第二掩模圖案mp2中，具有第二開口寬度w02的部分可以暴露第一階梯結(jié)構(gòu)s1的最上面的水平層hlb的所述端部。

可以利用第二掩模圖案mp2作為蝕刻掩模來蝕刻第一階梯結(jié)構(gòu)s1的部分以形成第三堆疊結(jié)構(gòu)130。利用第二掩模圖案mp2作為蝕刻掩模的蝕刻工藝的蝕刻深度可以小于利用第一掩模圖案(圖21的mp1)作為蝕刻掩模的蝕刻工藝的蝕刻深度。例如，利用第二掩模圖案mp2作為蝕刻掩模的蝕刻工藝的蝕刻深度可以基本等于水平層(hla和hlb)的垂直節(jié)距。因此，可以蝕刻通過第二掩模圖案mp2暴露的偶數(shù)編號(hào)的水平層hlb的部分以形成奇數(shù)編號(hào)的水平層hla的端部被暴露的第三堆疊結(jié)構(gòu)130。換言之，可以在連接區(qū)cnr上形成通過奇數(shù)編號(hào)的水平層hla的暴露的端部實(shí)現(xiàn)的第二階梯結(jié)構(gòu)s2。即，第三堆疊結(jié)構(gòu)130可以在連接區(qū)cnr上具有第一階梯結(jié)構(gòu)s1和第二階梯結(jié)構(gòu)s2。第一階梯結(jié)構(gòu)s1和第二階梯結(jié)構(gòu)s2可以沿第二方向d2彼此鄰近。

在形成第三堆疊結(jié)構(gòu)130之后可以去除第二掩模圖案mp2?？梢栽诘谌询B結(jié)構(gòu)130上形成沿第一方向d1延伸的線形掩模圖案?？梢岳镁€形掩模圖案作為蝕刻掩模來蝕刻第三堆疊結(jié)構(gòu)130以形成在第二方向d2上彼此分隔開的電極結(jié)構(gòu)。

根據(jù)發(fā)明構(gòu)思的一些實(shí)施例，電極結(jié)構(gòu)可以包括在基底上豎直地且交替地堆疊的第一電極和第二電極。電極結(jié)構(gòu)可以在單元陣列區(qū)上沿一個(gè)方向延伸并且可以在連接區(qū)上具有由第一電極的端部形成的第一階梯結(jié)構(gòu)和由第二電極的端部形成的第二階梯結(jié)構(gòu)。第一階梯結(jié)構(gòu)和第二階梯結(jié)構(gòu)可以沿與第一電極和第二電極的延伸方向(即，長軸方向)垂直的方向(即，短軸方向)彼此鄰近。

彼此橫向分隔開的第一串選擇電極和第二串選擇電極可以設(shè)置在電極結(jié)構(gòu)上。第一串選擇電極和第二串選擇電極可以在電極結(jié)構(gòu)上被隔離絕緣圖案彼此橫向分開，所述隔離絕緣圖案在單元陣列區(qū)上沿一個(gè)方向延伸并且在連接區(qū)上彎曲。

因?yàn)楦綦x絕緣圖案在連接區(qū)上具有彎曲的結(jié)構(gòu)，所以能夠防止設(shè)置在第一串選擇電極和第二串選擇電極下面的虛設(shè)電極被完全分開。

雖然已經(jīng)參照示例實(shí)施例描述了發(fā)明構(gòu)思，但是本領(lǐng)域技術(shù)人員將理解的是，在不脫離發(fā)明構(gòu)思的精神和范圍的情況下，可以做出各種改變與修改。因此，應(yīng)該理解的是，以上實(shí)施例不是限制性的，而是說明性的。因此，發(fā)明構(gòu)思的范圍將由權(quán)利要求及其等同物的可允許的最寬的解釋來確定，而不應(yīng)被前面的描述所局限或限制。