本發(fā)明屬于半導(dǎo)體場效應(yīng)管技術(shù)領(lǐng)域，具體涉及一種的半導(dǎo)體場效應(yīng)正反饋晶體管。

背景技術(shù)：

Z²-FET是一種基于場效應(yīng)正反饋機(jī)制的新型半導(dǎo)體器件。它由申請人于2011年提出[1,2]。不同于普通的MOSFET，其工作原理基于新穎的場效應(yīng)正反饋機(jī)制，因此具有獨特的電學(xué)特性。其亞閾擺幅遠(yuǎn)遠(yuǎn)低于普通MOSFET的物理極限值，這使得它在低電壓和低功耗集成電路中具有巨大的應(yīng)用潛力[3]。此外，Z²-FET的輸出特性顯示出極大的回滯效應(yīng)。我們將此特性應(yīng)用于揮發(fā)性存儲器，得到了遠(yuǎn)優(yōu)于普通存儲器的性能 [4]。 此外，由于其開關(guān)速度快，開關(guān)電壓可控和開態(tài)電流高等優(yōu)點，歐洲半導(dǎo)體工業(yè)巨頭意法半導(dǎo)體公司將其應(yīng)用于芯片內(nèi)部的靜電放電保護(hù) [5]。

然而，Z²-FET還存在著一些關(guān)鍵問題須待完善。Z²-FET的器件結(jié)構(gòu)具有不對稱性。它需要一段沒有柵極覆蓋的溝道區(qū)域。普通的MOSFET由于結(jié)構(gòu)和摻雜都具有對稱性，可用自對準(zhǔn)的工藝形成源漏，工藝簡單且無光刻的對準(zhǔn)誤差。而Z²-FET因其非對稱結(jié)構(gòu)，必須使用非自對準(zhǔn)的形式和額外的光刻形成無柵極覆蓋的溝道區(qū)域。這使得工藝更加復(fù)雜，且光刻的對準(zhǔn)誤差會對器件性能造成負(fù)面影響。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于針對Z²-FET的上述缺陷，提出一種全新的半導(dǎo)體場效應(yīng)正反饋器件，以克服Z²-FET的上述缺陷。

本發(fā)明提出的半導(dǎo)體場效應(yīng)正反饋器件，具有對稱的結(jié)構(gòu)；借助于柵極側(cè)墻和傾斜離子注入的掩蔽效應(yīng)，器件的制備可基于完全自對準(zhǔn)的工藝，無須額外的光刻版和光刻套準(zhǔn)步驟，與普通MOSFET的工藝完全兼容。因而，相比與Z²-FET，此器件的制備可大大降低工藝成本和工藝難度并且徹底避免光刻對準(zhǔn)誤差的影響。另一方面，此器件基于同樣的場效應(yīng)正反饋原理，具有類似于Z²-FET的優(yōu)異電學(xué)特性，可廣泛應(yīng)用于低亞閾擺幅開關(guān)，存儲器，靜電保護(hù)和傳感器等領(lǐng)域。

不同于普通的Z²-FET，本發(fā)明提出的新型器件基于MOSFET的對稱結(jié)構(gòu)，充分利用了MOSFET中通用的柵極側(cè)墻和低源漏摻雜等工藝步驟，與MOSFET工藝完全兼容。唯一不同之處在于源漏的摻雜為反型，因此需要以柵極為掩蔽，進(jìn)行自對準(zhǔn)的傾斜離子注入。

在本發(fā)明中，半導(dǎo)體場效應(yīng)正反饋器件特殊的能帶結(jié)構(gòu)（電子和空穴注入勢壘）由正柵極和臨近溝道的低摻雜區(qū)域形成。以圖1所示的實施例說明，正柵極上施加一負(fù)電壓將在溝道中形成空穴勢壘從而控制陽極空穴的注入。而溝道右邊的p型摻雜區(qū)域?qū)纬呻娮拥膭輭緩亩刂脐帢O電子的注入。

本發(fā)明提出的半導(dǎo)體場效應(yīng)正反饋器件（晶體管），其結(jié)構(gòu)如圖1所示，由以下幾個部分組成：

不摻雜或是弱摻雜的襯底1；

位于襯底1上的絕緣埋層2；

位于絕緣埋層2上的溝道區(qū)3、溝道區(qū)3兩側(cè)第一低摻雜區(qū)域6、第二低摻雜區(qū)域7，以及重?fù)诫s的陰極區(qū)域10和反型重?fù)诫s的陽極區(qū)域11；

覆蓋溝道3的柵氧化層4，以及柵氧化層4上的柵極5；

柵極兩側(cè)的第一側(cè)墻8和第二側(cè)墻9；

此外，還包括：與陰極區(qū)域10接觸的陰極金屬接觸12，與陽極區(qū)域11接觸的陽極金屬接觸13，與柵極5 接觸的柵極金屬接觸14。

所述的半導(dǎo)體場效應(yīng)正反饋器件，是基于絕緣層上硅或者建立在絕緣層上的其他半導(dǎo)體，如鍺，鍺硅和氮化鎵等。

所述的半導(dǎo)體場效應(yīng)正反饋器件，其溝道為不摻雜或者弱摻雜。溝道兩邊為弱摻雜的區(qū)域。

所述的半導(dǎo)體場效應(yīng)正反饋器件，其陽極和陰極為重度反型摻雜，即一方為n型而另一方為p型摻雜。

所述的半導(dǎo)體場效應(yīng)正反饋器件，其柵極兩邊為柵極側(cè)墻，且柵極側(cè)墻底部為弱摻雜區(qū)域。

本發(fā)明提出的場效應(yīng)正反饋器件的制備方法，具體步驟為（參考圖1）：

（1）起始的絕緣層上硅，包括襯底1，埋層氧化層2和上層半導(dǎo)體3；

（2）淀積柵氧化層4和正柵極材料5；

（3）光刻并刻蝕以形成正柵極圖形；

（4）以柵極為掩模板，以自對準(zhǔn)的方式離子注入以形成第一低摻雜區(qū)域6和第二低摻雜區(qū)域7；

（5）淀積柵極一層側(cè)墻介質(zhì)并進(jìn)行干法各向異性刻蝕形成柵極第一側(cè)墻8和第二側(cè)墻9；

（6）以柵級為掩模使用傾斜離子注入形成重度n型摻雜的陰極10；

（7）以柵級為掩模使用傾斜離子注入形成重度p型摻雜的陽極11并進(jìn)行熱退火激活注入離子；

（8）淀積金屬接觸并退火，以形成源極12，漏極13和柵極14的金屬接觸。

更加詳細(xì)的工藝步驟如實施例1所描述。

本發(fā)明中，基于場效應(yīng)正反饋的Z²-FET建立在全耗盡的絕緣層上硅的襯底上，溝道的硅層厚度在50nm以下。借助于全耗盡的薄硅層，柵極得以在溝道中形成空穴的注入勢壘從而控制器件的導(dǎo)通。此勢壘是場效應(yīng)正反饋機(jī)制起作用的關(guān)鍵。另一方面，電子的注入勢壘由溝道旁邊的低摻雜區(qū)域形成。

本發(fā)明器件不但保留了場效應(yīng)正反饋器件的低亞閾擺幅和柵控回滯輸出特性，可廣泛應(yīng)用于開關(guān)，存儲器和靜電保護(hù)等，而且工藝成本更低，工藝難度更小。

附圖說明

圖1為本發(fā)明的半導(dǎo)體場效應(yīng)正反饋晶體管的結(jié)構(gòu)圖示。

圖2為本發(fā)明的半導(dǎo)體場效應(yīng)正反饋晶體管的制備流程圖示。

圖3為本發(fā)明的半導(dǎo)體場效應(yīng)正反饋晶體管的實施例結(jié)構(gòu)。其中，（a）實施例2對應(yīng)的器件結(jié)構(gòu)，（b）實施例3對應(yīng)的器件結(jié)構(gòu)。

具體實施方式

基于同一工作原理，器件的結(jié)構(gòu)可以不同，具體實施方式依據(jù)實施例不同可分為：

實施例1（對應(yīng)圖1的器件結(jié)構(gòu)和圖2的工藝流程）：

（1）如圖2(a)所示,為起始的絕緣層上硅晶片。其襯底摻雜一般為弱p型摻雜，摻雜濃度在10¹⁵cm^-2 至 10¹⁷cm^-2 之間。其埋層一般為二氧化硅，厚度在10nm至1000nm之間。上層的溝道一般為硅、鍺硅或者氮化鎵等材料。厚度為5nm至50nm之間；

（2）淀積一層?xùn)叛趸瘜雍鸵粚诱龞艠O，如圖2(b)所示。柵氧化層一般為二氧化硅(SiO2),也可是氮化硅，三氧化二鋁或氧化鉿等材料。厚度一搬為2nm至30nm之間。淀積方式可以是熱氧化，化學(xué)氣相沉積或原子層沉積等方法。正柵極一般為多晶硅或者金屬，又或是多晶硅和金屬的復(fù)合層，其厚度可為2nm至200nm；

（3）光刻并打開正柵極圖形的窗口，之后利用光刻膠為掩膜對正柵極進(jìn)行刻蝕以形成柵極的圖形，如圖2(c)所示；刻蝕可選用干法或者濕法方法。干法刻蝕一般使用氟基或者鹵族元素氣體，如SF6，CHF3，HBr或者Cl2等。而濕法腐蝕一般使用TMAH，KOH等溶液；

（4）利用柵極為自對準(zhǔn)的掩模進(jìn)行自對準(zhǔn)的離子注入以形成溝道兩邊的低摻雜區(qū)域，如圖2(d)所示。離子注入一般使用硼或者BF2，劑量為10¹²cm^-2 至 10¹⁴cm^-2 之間，能量為2keV至40keV之間；

（5）淀積一層?xùn)艠O側(cè)墻材料，如常用的氮化硅，二氧化硅，又或者是SiOCN和SiBCN等低介電常數(shù)介質(zhì)。淀積可使用化學(xué)氣相沉積，原子層淀積等工藝。之后進(jìn)行刻蝕以形成如圖2(e)所示的柵極側(cè)墻。刻蝕一般使用具有垂直方向性的反應(yīng)離子刻蝕，干法刻蝕一般使用氟基氣體，如SF6，CHF3或者CH3F等；

（6）使用傾斜離子注入形成重?fù)诫s的陰極n+區(qū)域，如圖2(f)。離子注入一般使用砷或磷，劑量為10¹³cm^-2 至 10¹⁶cm^-2 之間，能量為5keV至300keV之間，傾角為0度至45度；

（7）使用傾斜離子注入形成重?fù)诫s的陽極p+區(qū)域，如圖2(g)。離子注入一般使用硼或BF2，劑量為10¹³cm^-2 至 10¹⁶cm^-2 之間，能量為2keV至40keV之間，傾角為0度至負(fù)45度。離子注入后進(jìn)行退火以激活注入離子。退火溫度一般在800度至1300度之間。退火溫度一般為100微秒至10秒；

（8）淀積金屬并退火以在源漏和柵極形成如圖2(h)所示的電極；常用金屬為鋁，鎳，鈦或者金屬硅化物，如鎳硅，鈦硅等，退火溫度為300度至900度之間。

實施例2（對應(yīng)圖3(a)的器件結(jié)構(gòu)圖）

實施例2與實施例1類似，區(qū)別在于它的陰極和陽極的區(qū)域比溝道的硅層更加厚，這有利于降低器件的導(dǎo)通電阻，提高開態(tài)電流。此結(jié)構(gòu)的實現(xiàn)必須在上述制備的工藝流程的第（5）與第（6）步之間添加一步選擇性外延工藝以加厚陰極和陽極的硅層。

實施例3（對應(yīng)圖3(b)的器件結(jié)構(gòu)圖）

實施例3是實施例1的反型結(jié)構(gòu)，區(qū)別在于它將溝道兩邊的低摻雜區(qū)域換成了n型摻雜而非p型。在此實施例中，柵極控制電子的注入勢壘，而溝道左邊的n摻雜區(qū)域控制空穴的注入勢壘。 具體實施步驟與實施例1類似，不同之處在第(4)步中，離子注入一般使用砷或者磷，劑量為10¹²cm^-2 至 10¹⁴cm^-2 之間，能量為2keV至40keV之間。

參考文選

1. J. Wan, C. Le Royer, A. Zaslavsky and S. Cristoloveanu, Z2-FET field-effect transistor with a vertical subthreshold slope and with no impact ionization, 2013, 美國專利：US8,581,310.

2. J. Wan, S. Cristoloveanu, C. Le Royer and A. Zaslavsky, Dynamic memory cell provided with a field-effect transistor having zero swing, 2013, 美國專利：20,130,100,729.

3. J. Wan, S. Cristoloveanu, C. Le Royer and A. Zaslavsky, A feedback silicon-on-insulator steep switching device with gate-controlled carrier injection. Solid-State Electronics, 2012. 76: p. 109-111.

4. J. Wan, C. Le Royer, A. Zaslavsky and S. Cristoloveanu, A Compact Capacitor-Less High-Speed DRAM Using Field Effect-Controlled Charge Regeneration. IEEE Electron Device Letters, 2012. 33(2): p. 179-181.

5.Y. Solaro, P. Fonteneau, C.A. Legrand, D. Marin-Cudraz, J. Passieux, P. Guyader, L.R. Clement, C. Fenouillet-Beranger, P. Ferrari, S. Cristoloveanu and Ieee, Innovative ESD Protections for UTBB FD-SOI Technology. 2013 IEEE International Electron Devices Meeting (IEDM), 2013.。