相關(guān)申請(qǐng)

本申請(qǐng)享有以美國臨時(shí)專利申請(qǐng)62/304,983號(hào)(申請(qǐng)日：2016年3月8日)及美國專利申請(qǐng)15/258,220號(hào)(申請(qǐng)日：2016年9月7日)為基礎(chǔ)申請(qǐng)的優(yōu)先權(quán)。本申請(qǐng)通過參照該基礎(chǔ)申請(qǐng)而包含基礎(chǔ)申請(qǐng)的全部?jī)?nèi)容。

實(shí)施方式涉及一種半導(dǎo)體裝置及其制造方法。

背景技術(shù)：

提出有一種三維構(gòu)造的存儲(chǔ)設(shè)備，它是在多個(gè)電極層積層而成的積層體形成存儲(chǔ)孔，并在該存儲(chǔ)孔內(nèi)沿積層體的積層方向延伸地設(shè)置著電荷蓄積膜與半導(dǎo)體膜。存儲(chǔ)設(shè)備在漏極側(cè)選擇晶體管與源極側(cè)選擇晶體管之間具有串聯(lián)連接的多個(gè)存儲(chǔ)單元。存儲(chǔ)單元的漏極經(jīng)由漏極側(cè)選擇晶體管電連接于位線。存儲(chǔ)單元的源極經(jīng)由源極側(cè)選擇晶體管電連接于源極線。一般地，在積層體的內(nèi)部形成狹縫，將源極線設(shè)置在該狹縫內(nèi)。但是，如果將源極線設(shè)置在狹縫內(nèi)，那么狹縫的寬度會(huì)變寬。因此，妨礙了存儲(chǔ)單元陣列的平面尺寸縮小。期望存儲(chǔ)單元陣列的平面尺寸縮小。

技術(shù)實(shí)現(xiàn)要素：

實(shí)施方式提供一種能夠使存儲(chǔ)單元陣列的平面尺寸縮小的半導(dǎo)體裝置及其制造方法。

實(shí)施方式的半導(dǎo)體裝置包含第1導(dǎo)電型的第1半導(dǎo)體區(qū)域、積層體、多個(gè)柱狀部、壁狀的多個(gè)第1絕緣部及柱狀的多個(gè)第2絕緣部。積層體設(shè)置在第1半導(dǎo)體區(qū)域上。積層體包含交替地積層的多個(gè)絕緣體與多個(gè)電極層。柱狀部設(shè)置在積層體內(nèi)。柱狀部沿積層體的積層方向延伸，柱狀部包含半導(dǎo)體主體與電荷蓄積膜，半導(dǎo)體主體與第1半導(dǎo)體區(qū)域相接。電荷蓄積膜包含電荷蓄積部。第1絕緣部設(shè)置在積層體內(nèi)。第1絕緣部沿積層方向及與積層方向交叉的第1方向延伸，第1絕緣部與第1半導(dǎo)體區(qū)域相接。第2絕緣部設(shè)置在積層體內(nèi)。第2絕緣部沿積層方向延伸。第2絕緣部與第1半導(dǎo)體區(qū)域相接。第2絕緣部的沿著與第1方向在平面內(nèi)交叉的第2方向的寬度比第1絕緣部的沿著第2方向的寬度寬。第2絕緣部俯視觀察時(shí)配置成錯(cuò)位格子狀。

附圖說明

圖1是第1實(shí)施方式的半導(dǎo)體裝置的存儲(chǔ)單元陣列的示意立體圖。

圖2是第1實(shí)施方式的半導(dǎo)體裝置的存儲(chǔ)單元陣列的示意俯視圖。

圖3是沿著圖2中的iii-iii線的剖視圖。

圖4是放大表示柱狀部的示意剖視圖。

圖5是表示第1接觸孔的配置例的示意俯視圖。

圖6及圖7是將參考例與實(shí)施方式進(jìn)行比較而表示的示意俯視圖。

圖8是表示第2實(shí)施方式的第1接觸孔的配置例的示意俯視圖。

圖9是第2實(shí)施方式的半導(dǎo)體裝置的存儲(chǔ)單元陣列的剖視圖。

圖10是表示第3實(shí)施方式的第1接觸孔的配置例的示意俯視圖。

圖11是表示第4實(shí)施方式的第1接觸孔的平面形狀的示意俯視圖。

圖12～圖14是放大表示第1接觸孔的示意俯視圖。

圖15是表示第5實(shí)施方式的第1接觸孔的平面形狀的示意俯視圖。

圖16是表示第6實(shí)施方式的第1接觸孔的平面形狀的示意俯視圖。

圖17是表示第7實(shí)施方式的分路源極線的布局的示意俯視圖。

圖18是表示第7實(shí)施方式的分路襯底電位線的布局的示意俯視圖。

圖19是第1接觸孔cp的示意剖視圖。

圖20～圖29是表示第9實(shí)施方式的半導(dǎo)體裝置的制造方法的第1例的示意剖視圖。

圖30是表示通過第9實(shí)施方式的第1例所制造的半導(dǎo)體裝置的示意俯視圖。

圖31～圖38是表示第9實(shí)施方式的半導(dǎo)體裝置的制造方法的第2例的示意剖視圖。

圖39～圖48是表示第9實(shí)施方式的半導(dǎo)體裝置的制造方法的第3例的示意剖視圖。

具體實(shí)施方式

以下，參照附圖對(duì)實(shí)施方式進(jìn)行說明。另外，在各附圖中，對(duì)相同的要素標(biāo)注相同的符號(hào)。實(shí)施方式的半導(dǎo)體裝置是具有存儲(chǔ)單元陣列的半導(dǎo)體存儲(chǔ)裝置。

＜第1實(shí)施方式＞

圖1是第1實(shí)施方式的半導(dǎo)體裝置的存儲(chǔ)單元陣列1的示意立體圖。在圖1中，將相對(duì)于襯底10的主面10a平行的方向且相互正交的2個(gè)方向設(shè)為x方向及y方向。xy平面設(shè)為積層體100的平面方向。將相對(duì)于x方向及y方向這兩個(gè)方向正交的方向設(shè)為z方向(積層體100的積層方向)。在本說明書中，所謂“下”是指朝向襯底10的方向，所謂“上”是指遠(yuǎn)離襯底10的方向。

存儲(chǔ)單元陣列1具有襯底10與積層體100。在襯底10的主面10a上設(shè)置著第1絕緣膜11。在第1絕緣膜11上設(shè)置著第1配線部12。在第1配線部12上設(shè)置著第2絕緣膜13。在第2絕緣膜13上，例如設(shè)置著第1導(dǎo)電型的第1半導(dǎo)體區(qū)域14。襯底10例如包含單晶硅。在襯底10設(shè)置著未圖示的晶體管。晶體管例如構(gòu)成存儲(chǔ)器周邊電路。第1絕緣膜11、第2絕緣膜13例如包含硅氧化物。第1配線部12包含導(dǎo)電體、例如金屬或者金屬與硅的積層構(gòu)造。在第1實(shí)施方式中，第1配線部12例如為源極線sl。設(shè)置在第1半導(dǎo)體區(qū)域14的下方且設(shè)置在第1絕緣膜11與第2絕緣膜13之間的源極線sl稱為“埋入式源極線”。第1半導(dǎo)體區(qū)域14例如包含經(jīng)結(jié)晶化的硅。在第1實(shí)施方式中，第1半導(dǎo)體區(qū)域14的導(dǎo)電型為p型。

積層體100設(shè)置在第1半導(dǎo)體區(qū)域14上。積層體100包含交替地積層的多個(gè)第3絕緣膜40與多個(gè)電極層41。多個(gè)電極層41包含至少1個(gè)源極側(cè)選擇柵極(sgs)、多個(gè)字線wl及至少1個(gè)漏極側(cè)選擇柵極(sgd)。源極側(cè)選擇柵極(sgs)是源極側(cè)選擇晶體管sts的柵極電極。字線(wl)是存儲(chǔ)單元mc的柵極電極。漏極側(cè)選擇柵極(sgd)是漏極側(cè)選擇晶體管std的柵極電極。電極層41的積層數(shù)為任意。

源極側(cè)選擇柵極(sgs)設(shè)置在積層體100的下部區(qū)域。漏極側(cè)選擇柵極(sgd)設(shè)置在積層體100的上部區(qū)域。字線wl設(shè)置在積層體100的中間區(qū)域。下部區(qū)域指積層體100的靠近第1半導(dǎo)體區(qū)域14這一側(cè)的區(qū)域，上部區(qū)域指積層體100的遠(yuǎn)離第1半導(dǎo)體區(qū)域14這一側(cè)的區(qū)域，中間區(qū)域指積層體100的源極側(cè)選擇柵極(sgs)與漏極側(cè)選擇柵極(sgd)之間的區(qū)域。例如，多個(gè)電極層41之中，包含距第1半導(dǎo)體區(qū)域14最近的電極層41的至少1個(gè)成為源極側(cè)選擇柵極sgs。多個(gè)電極層41之中，包含距第1半導(dǎo)體區(qū)域14最遠(yuǎn)的電極層41的至少1個(gè)成為漏極側(cè)選擇柵極(sgd)。

在積層體100內(nèi)設(shè)置著柱狀部cl與狹縫st。柱狀部cl沿積層體100的積層方向(以下稱為z方向)延伸。狹縫st沿z方向及與z方向交叉例如正交的x方向延伸。柱狀部cl的一端經(jīng)由接觸部cb而與位線bl電連接。位線bl設(shè)置在積層體100的上方。位線bl沿與x方向交叉例如正交的y方向延伸。

圖2是第1實(shí)施方式的半導(dǎo)體裝置的存儲(chǔ)單元陣列1的示意俯視圖。圖3是沿著圖2中的iii-iii線的剖視圖。圖4是放大表示柱狀部cl的示意剖視圖。

如圖2～圖4所示，在積層體100內(nèi)設(shè)置著存儲(chǔ)孔mh。存儲(chǔ)孔mh是沿z方向延伸的開孔。柱狀部cl設(shè)置在存儲(chǔ)孔mh內(nèi)。存儲(chǔ)孔mh形成為圓柱狀或橢圓柱狀。存儲(chǔ)孔mh的上端由設(shè)置在積層體100上的第4絕緣膜42被覆。存儲(chǔ)孔mh的下端到達(dá)至第1半導(dǎo)體區(qū)域14。

如圖4所示，在第1實(shí)施方式中，例如，在存儲(chǔ)孔mh的底部設(shè)置著半導(dǎo)體柱14a。半導(dǎo)體柱14a例如為經(jīng)結(jié)晶化的p型硅。半導(dǎo)體柱14a與第1半導(dǎo)體區(qū)域14電連接，且構(gòu)成第1半導(dǎo)體區(qū)域14的一部分。

柱狀部cl包含存儲(chǔ)器膜30、半導(dǎo)體主體20及核心層50。存儲(chǔ)器膜30、半導(dǎo)體主體20及核心層50設(shè)置在存儲(chǔ)孔mh內(nèi)。存儲(chǔ)器膜30在膜中包含電荷蓄積部。電荷蓄積部例如具有捕獲電荷的捕獲點(diǎn)及/或浮置柵極。存儲(chǔ)單元mc的閾值電壓根據(jù)電荷蓄積部中的電荷的有無或電荷量而變化。由此，存儲(chǔ)單元mc保存信息。存儲(chǔ)器膜30例如介隔阻擋絕緣膜31而與電極層41對(duì)向。另外，雖然省略圖示，但存儲(chǔ)器膜30在電荷蓄積部與半導(dǎo)體主體20之間具備隧道絕緣膜。隧道絕緣膜是在刪除信息時(shí)以及編程時(shí)，供電荷、例如電子穿隧。

半導(dǎo)體主體20沿z方向延伸。半導(dǎo)體主體20例如為經(jīng)結(jié)晶化的p型硅。半導(dǎo)體主體20例如經(jīng)由半導(dǎo)體柱14a而與第1半導(dǎo)體區(qū)域14電連接。半導(dǎo)體柱14a例如介隔阻擋絕緣膜31而與電極層41(sgs)對(duì)向。另外，半導(dǎo)體柱14a視需要設(shè)置即可。核心層50為絕緣體。核心層50填埋設(shè)置著存儲(chǔ)器膜30與半導(dǎo)體主體20的存儲(chǔ)孔mh。

如圖2及圖3所示，狹縫st例如從第4絕緣膜42至積層體100內(nèi)形成有多個(gè)。狹縫st的下端到達(dá)至第1半導(dǎo)體區(qū)域14。

在狹縫st內(nèi)設(shè)置著第5絕緣膜21。第5絕緣膜21例如為壁狀，且沿著x方向?qū)⒎e層體100分離為多個(gè)區(qū)域。由第5絕緣膜21分離的區(qū)域例如稱為“區(qū)塊”?！皡^(qū)塊”為例如將信息擦除時(shí)的最小單位。第5絕緣膜21例如包含硅氧化物。第5絕緣膜21在狹縫st的底部與第1半導(dǎo)體區(qū)域14相接。

在積層體100內(nèi)設(shè)置著第1接觸孔cp。第1接觸孔cp是沿z方向延伸的開孔。第1接觸孔cp例如從第4絕緣膜42至積層體100內(nèi)形成有多個(gè)。第1接觸孔cp的下端到達(dá)至第1半導(dǎo)體區(qū)域14。第1接觸孔cp與第5絕緣膜21重疊。第1接觸孔cp的y方向的寬度wycp比狹縫st的y方向的寬度wyst寬。在第1實(shí)施方式中，寬度wyst的最小寬度是能夠利用第5絕緣膜21填埋狹縫st內(nèi)的寬度。

在第1接觸孔cp內(nèi)設(shè)置著第6絕緣膜22。第6絕緣膜22例如為柱狀。第6絕緣膜22例如包含硅氧化物。第6絕緣膜22在第1接觸孔cp的底部與第1半導(dǎo)體區(qū)域14相接。

在第1實(shí)施方式中，在第6絕緣膜22內(nèi)設(shè)置著第1導(dǎo)電體23。第1導(dǎo)電體23例如為柱狀，且在第1接觸孔cp的底部與第1半導(dǎo)體區(qū)域14相接。第1導(dǎo)電體23通過第6絕緣膜22而與積層體100電絕緣。第6絕緣膜22例如為筒狀。

在第1半導(dǎo)體區(qū)域14的與狹縫st及第1接觸孔cp分別對(duì)應(yīng)的部分，設(shè)置著第2導(dǎo)電型的第2半導(dǎo)體區(qū)域15。在第1實(shí)施方式中，第2半導(dǎo)體區(qū)域15的導(dǎo)電型為n型。第2半導(dǎo)體區(qū)域15經(jīng)由設(shè)置在第2絕緣膜13的開孔13a而與第1配線部12電連接。第2半導(dǎo)體區(qū)域15為源極區(qū)域。第1導(dǎo)電體23與第2半導(dǎo)體區(qū)域15電連接。在第1實(shí)施方式中，第1導(dǎo)電體23成為源極線觸點(diǎn)。

圖5是表示第1接觸孔cp的配置例的示意俯視圖。

如圖5所示，第1接觸孔cp在積層體100內(nèi)配置成例如錯(cuò)位格子狀。

在如圖1所示的半導(dǎo)體裝置、例如三維構(gòu)造的存儲(chǔ)設(shè)備中，例如，形成電極層41時(shí)，使用稱為“替換”的工藝。“替換”例如按照以下的順序進(jìn)行。

(1)將設(shè)置在絕緣體40與絕緣體40之間的犧牲層去除。由此，在絕緣體40與絕緣體40之間形成空間。

(2)利用電極層41填埋空間。

像這樣，電極層41例如通過替換犧牲層而形成。

“替換”通常經(jīng)由狹縫st而進(jìn)行。與此相對(duì)，在第1實(shí)施方式中，進(jìn)行“替換”時(shí)，經(jīng)由第1接觸孔cp而進(jìn)行。因此，在第1實(shí)施方式中，“替換”時(shí)使用的開孔并非狹縫，而成為例如點(diǎn)狀?？商鎿Q區(qū)域rp從點(diǎn)狀的第1接觸孔cp朝向積層體100(圖5中省略)內(nèi)延伸。

第1接觸孔cp例如配置在像可替換區(qū)域rp相互重合那樣的位置。可替換區(qū)域rp相互重合的1種配置如圖5所示，俯視觀察時(shí)為錯(cuò)位格子狀的配置。

在錯(cuò)位格子狀的配置中，相對(duì)于1個(gè)第1接觸孔cp而言，6個(gè)第1接觸孔cp相鄰。只要從1個(gè)第1接觸孔cp延伸的“可替換區(qū)域rp”接觸于從周圍的6個(gè)第1接觸孔cp延伸的“可替換區(qū)域rp”的全部，那么在錯(cuò)位格子狀的配置中，便能夠經(jīng)由第1接觸孔cp進(jìn)行“替換”。

根據(jù)第1實(shí)施方式，例如，能夠獲得如下優(yōu)點(diǎn)。

圖6及圖7是將參考例與實(shí)施方式進(jìn)行比較而表示的示意俯視圖。

圖6所示的參考例是經(jīng)由狹縫st進(jìn)行“替換”的構(gòu)造。在狹縫st內(nèi)設(shè)置著第5絕緣膜21x與第1導(dǎo)電體23x。在電極層41之中的狹縫st與存儲(chǔ)孔mh之間的部分，設(shè)定有區(qū)域41a。區(qū)域41a在y方向上具有寬度wy41a，且沿著狹縫st在x方向延伸。在區(qū)域41a未配置存儲(chǔ)孔mh。因此，區(qū)域41a的電阻值與配置著存儲(chǔ)孔mh的區(qū)域41b的電阻值相比變低。為了使電極層41的電阻值與最佳值一致，必須使區(qū)域41a的寬度wy41a具有“某種程度”的寬度。其原因在于，如果寬度wy41a過窄，那么電極層41的電阻值便會(huì)過度上升。因此，很難縮短寬度wy41a。

設(shè)置在狹縫st內(nèi)的第1導(dǎo)電體23x例如為源極線觸點(diǎn)。參考例的源極線觸點(diǎn)沿z方向及x方向延伸，且為壁狀。第1導(dǎo)電體23x通過第5絕緣膜21x而與積層體100電絕緣。在參考例中，在狹縫st內(nèi)設(shè)置著第5絕緣膜21x與壁狀的第1導(dǎo)電體23x。因此，也很難縮短狹縫st的y方向的寬度wyst。

在像這樣經(jīng)由狹縫st進(jìn)行“替換”的構(gòu)造中，例如，很難使存儲(chǔ)單元陣列1的沿著y方向的寬度縮小。

與此相對(duì)，在圖6中所示的實(shí)施方式中，為經(jīng)由第1接觸孔cp進(jìn)行“替換”的構(gòu)造。因此，在狹縫st內(nèi)僅設(shè)置第5絕緣膜21即可。因此，能夠使狹縫st的y方向的寬度wyst比參考例窄。因此，即使將區(qū)域41a的y方向的寬度wy41a設(shè)定為與參考例相同的值，例如，也能夠縮小存儲(chǔ)單元陣列1的y方向的寬度。

像這樣，根據(jù)第1實(shí)施方式，能夠縮小存儲(chǔ)單元陣列1的平面尺寸。

另外，如圖7所示，將參考例的狹縫st的y方向的寬度wyst與實(shí)施方式的第1接觸孔cp的y方向的寬度wycp設(shè)定為相同，并將參考例的狹縫st的配置間距p與實(shí)施方式的第1接觸孔cp的配置間距p設(shè)定為相同。在該情況下，實(shí)施方式的區(qū)域41a的y方向的寬度wy41a相比于參考例變寬。因此，例如，能夠獲得如下優(yōu)點(diǎn)，即，能在不使存儲(chǔ)單元陣列1的y方向的寬度增加的情況下使電極層41的電阻值低于參考例。

＜第2實(shí)施方式＞

圖8是表示第2實(shí)施方式的第1接觸孔cp的配置例的示意俯視圖。圖8所示的平面例如與圖5所示的平面對(duì)應(yīng)。

如圖8所示，第2實(shí)施方式例如與圖5所示的第1實(shí)施方式的不同之處在于，第1接觸孔cp不僅設(shè)置在狹縫st上，也設(shè)置在狹縫st與狹縫st之間的區(qū)域(區(qū)塊)101內(nèi)。在圖5中，對(duì)位于狹縫st上的第1接觸孔cp標(biāo)注“cpsl”的符號(hào)。同樣地，對(duì)位于區(qū)域101上的第1接觸孔cp標(biāo)注“cpwell”的符號(hào)。

圖9是第2實(shí)施方式的半導(dǎo)體裝置的存儲(chǔ)單元陣列1的剖視圖。圖9所示的截面例如與圖3所示的截面對(duì)應(yīng)。

如圖9所示，第1接觸孔cpwell與第1接觸孔cpsl同樣地，為沿z方向延伸的開孔。第6絕緣膜22設(shè)置在第1接觸孔cpsl及cpwell的兩者。在第1接觸孔cpsl的第6絕緣膜22內(nèi)設(shè)置著第1導(dǎo)電體23sl。在第1接觸孔cpwell的第6絕緣膜22內(nèi)設(shè)置著第1導(dǎo)電體23well。第1導(dǎo)電體23sl為源極線觸點(diǎn)，第1導(dǎo)電體23well為第1半導(dǎo)體區(qū)域14的觸點(diǎn)。在第1半導(dǎo)體區(qū)域14內(nèi)設(shè)置著高濃度半導(dǎo)體區(qū)域16。高濃度半導(dǎo)體區(qū)域16為與第1半導(dǎo)體區(qū)域14相同的導(dǎo)電型。在第2實(shí)施方式中，高濃度半導(dǎo)體區(qū)域16的導(dǎo)電型為p型。高濃度半導(dǎo)體區(qū)域16的雜質(zhì)濃度高于第1半導(dǎo)體區(qū)域14的p型雜質(zhì)濃度。第1導(dǎo)電體“23well”與高濃度半導(dǎo)體區(qū)域16電連接。

第1接觸孔cp也可設(shè)置在狹縫st上與區(qū)域101的兩者。在第2實(shí)施方式中，如圖8所示，第1接觸孔cpsl及cpwell也是以可替換區(qū)域rp相互重合的方式配置。由此，與第1實(shí)施方式同樣地，能夠經(jīng)由第1接觸孔cpsl及cpwell進(jìn)行“替換”。

在第2實(shí)施方式中，也是在狹縫st內(nèi)僅設(shè)置第5絕緣膜21即可。因此，第2實(shí)施方式與第1實(shí)施方式同樣地，能夠縮小存儲(chǔ)單元陣列1的平面尺寸。另外，也能夠在不使存儲(chǔ)單元陣列1的y方向的寬度增加的情況下降低電極層41的電阻值。

＜第3實(shí)施方式＞

圖10是表示第3實(shí)施方式的第1接觸孔cp的配置例的示意俯視圖。圖10所示的平面例如與圖8所示的平面對(duì)應(yīng)。

如圖10所示，第3實(shí)施方式例如與圖8所示的第2實(shí)施方式的不同之處在于，省略第1接觸孔cpsl，而僅設(shè)置第1接觸孔cpwell。

第1接觸孔cp也可僅設(shè)置在區(qū)域101。在第3實(shí)施方式中，如圖10所示，在區(qū)域101內(nèi)，第1接觸孔cpwell也是以可替換區(qū)域rp相互重合的方式配置。由此，可經(jīng)由第1接觸孔cpwell進(jìn)行“替換”。

在第3實(shí)施方式中，也是在狹縫st內(nèi)，例如僅設(shè)置第5絕緣膜21即可。因此，就第3實(shí)施方式而言，能夠獲得與第1、第2實(shí)施方式相同的優(yōu)點(diǎn)。另外，如圖10所示，第1接觸孔cpwell俯視觀察時(shí)可配置成矩形格子狀。關(guān)于第1接觸孔cpsl，俯視觀察時(shí)也可配置成矩形格子狀。

＜第4實(shí)施方式＞

圖11是表示第4實(shí)施方式的第1接觸孔cpwell的平面形狀的示意俯視圖。

如圖11所示，第2實(shí)施方式及第3實(shí)施方式所具備的第1接觸孔cpwell例如可在區(qū)域101內(nèi)利用供配置若干個(gè)存儲(chǔ)孔mh的區(qū)域而設(shè)置。在第4實(shí)施方式中，例如，利用區(qū)域101的、例如配置在中央的1列存儲(chǔ)孔mh的一部分區(qū)域而設(shè)置第1接觸孔cpwell。例如，圖11所示的1個(gè)第1接觸孔cpwell設(shè)置在供形成沿x方向排列成1列的3個(gè)存儲(chǔ)孔mh的區(qū)域。因此，在配置在區(qū)域101的中央的1列中，省略3個(gè)存儲(chǔ)孔mh。在省略了存儲(chǔ)孔mh的部位設(shè)置著1個(gè)第1接觸孔cpwell。

通過像這樣利用供形成存儲(chǔ)孔mh的區(qū)域設(shè)置第1接觸孔cpwell，在區(qū)域101內(nèi)，不用為了第1接觸孔cpwell而設(shè)定新的區(qū)域。因此，能夠抑制在具備第1接觸孔cpwell的半導(dǎo)體裝置中存儲(chǔ)單元陣列1的平面尺寸增加的情況。

圖12～圖14是放大表示第1接觸孔cpwell的示意俯視圖。如圖12所示，利用存儲(chǔ)孔mh的區(qū)域設(shè)置第1接觸孔cpwell時(shí)，第1接觸孔cpwell的平面形狀例如成為“圓角長(zhǎng)方形”。圖12所示的圓角長(zhǎng)方形為例如2個(gè)端部變圓的圓角長(zhǎng)方形。

如圖12所示，第1接觸孔cpwell的平面形狀并非像第1～第3實(shí)施方式所示那樣限定于“圓形”。除圖12所示的“圓角長(zhǎng)方形”以外，也可為如圖13所示的“橢圓形”、如圖14所示的“將4個(gè)角弄圓的圓角長(zhǎng)方形”。

當(dāng)然，設(shè)置在狹縫st上的第1接觸孔cp或cpsl的平面形狀也不限定于“圓形”。關(guān)于第1接觸孔cp或cpsl的平面形狀，除了“圓形”以外，也可設(shè)為圖12所示的“將2個(gè)端部弄圓的圓角長(zhǎng)方形”、或者圖13所示的“橢圓形”或者圖14所示的“將4個(gè)角弄圓的圓角長(zhǎng)方形”。

＜第5實(shí)施方式＞

圖15是表示第5實(shí)施方式的第1接觸孔cpwell的平面形狀的示意俯視圖。圖15所示的平面與圖11所示的平面對(duì)應(yīng)。

如圖15所示，第5實(shí)施方式例如與圖11所示的第4實(shí)施方式的不同之處在于，利用區(qū)域101的供形成配置在中央部分的多列存儲(chǔ)孔mh的區(qū)域，設(shè)置第1接觸孔cpwell。例如，在圖13所示的例子中，利用3列存儲(chǔ)孔mh的一部分區(qū)域，代替這些存儲(chǔ)孔mh而設(shè)置著第1接觸孔cpwell。例如，在配置在中央的3列中，省略共計(jì)7個(gè)存儲(chǔ)孔mh。因此，從區(qū)域101的中央的3列省略共計(jì)7個(gè)存儲(chǔ)孔mh。例如，存儲(chǔ)孔mh沿y方向排列9個(gè)，但在中央排列少于9個(gè)的6個(gè)。在省略了存儲(chǔ)孔mh的部位設(shè)置1個(gè)第1接觸孔cpwell。

像這樣，第1接觸孔cpwell也可設(shè)置在供形成多列存儲(chǔ)孔mh的一部分的區(qū)域。在第5實(shí)施方式中，第1接觸孔cpwell也是利用供形成存儲(chǔ)孔mh的區(qū)域而設(shè)置。因此，不用為了第1接觸孔cpwell而在區(qū)域101內(nèi)設(shè)定新的區(qū)域。因此，與第4實(shí)施方式同樣地，能夠抑制在具備第1接觸孔cpwell的半導(dǎo)體裝置中存儲(chǔ)單元陣列1的平面尺寸增加的情況。

在第5實(shí)施方式中，第1接觸孔cpwell的平面形狀也并不限定于圖15所示的“圓形”。第1接觸孔cpwell的平面形狀可設(shè)為圖12所示的“將2個(gè)端部弄圓的圓角長(zhǎng)方形”、或者圖13所示的“橢圓形”或者圖14所示的“將4個(gè)角弄圓的圓角長(zhǎng)方形”。

＜第6實(shí)施方式＞

圖16是表示第6實(shí)施方式的第1接觸孔cpsl的平面形狀的示意俯視圖。圖16所示的平面與圖15所示的平面對(duì)應(yīng)。

在第4及第5實(shí)施方式中，示出為了在區(qū)域101內(nèi)設(shè)置第1接觸孔cpwell而省略存儲(chǔ)孔mh的例子。第6實(shí)施方式是為了在狹縫st上設(shè)置第1接觸孔cpsl而省略存儲(chǔ)孔mh的例子。

如圖16所示，第1接觸孔cpsl的y方向的寬度wycp比狹縫st的y方向的寬度wyst寬。因此，第1接觸孔cpsl與存儲(chǔ)孔mh之間的距離變近，有第1接觸孔cpsl的形成變難的情況。在該情況下，也可從供形成第1接觸孔cpsl的區(qū)域的周圍省略存儲(chǔ)孔mh。例如，在圖16所示的例子中，3個(gè)存儲(chǔ)孔mh從第1接觸孔cpsl的周圍被省略。例如，存儲(chǔ)孔mh沿y方向排列9個(gè)，但在第1接觸孔cpsl的周圍排列少于9個(gè)的8個(gè)。另外，在圖16中表示平面形狀為“圓角長(zhǎng)方形”的第1接觸孔cpsl。

根據(jù)第6實(shí)施方式，從供形成第1接觸孔cpsl的區(qū)域的周圍省略存儲(chǔ)孔mh。因此，能夠獲得如下優(yōu)點(diǎn)：即使第1接觸孔cpsl與存儲(chǔ)孔mh之間的距離變近，也能夠使第1接觸孔cpsl從狹縫st上高精度地形成至積層體100。

＜第7實(shí)施方式＞

第7實(shí)施方式與連接于第1導(dǎo)電體23sl、及23well的電氣配線的布局例有關(guān)。

圖17是表示第7實(shí)施方式的分路源極線的布局的示意俯視圖。圖18是表示第7實(shí)施方式的分路襯底電位線的布局的示意俯視圖。

＜源極線＞

如圖17所示，在第1接觸孔cpsl內(nèi)設(shè)置著第1導(dǎo)電體23sl。在將第1導(dǎo)電體23sl例如在積層體100的上方分路連接的情況下，例如，在y方向配置分路源極線80。y方向例如如圖1所示，為位線bl延伸的方向。由此，沿y方向排列的多個(gè)第1導(dǎo)電體23sl能夠通過分路源極線80而分路連接。

＜襯底電位線＞

如圖18所示，在第1接觸孔cpwell內(nèi)設(shè)置著第1導(dǎo)電體23well。在將第1導(dǎo)電體23well分路連接的情況下，也與分路源極線80同樣。將分路襯底電位線81設(shè)置在積層體100的上方。分路襯底電位線81與沿y方向排列的多個(gè)第1導(dǎo)電體23well電連接。由此，多個(gè)第1導(dǎo)電體23well通過分路襯底電位線81而分路連接。分路襯底電位線81例如為對(duì)圖3及圖9所示的第1半導(dǎo)體區(qū)域14賦予電壓的配線。

另外，如圖17及圖18所示，將電氣配線連接于第1導(dǎo)電體23sl及23well的情況下，優(yōu)選將第1接觸孔cpsl及cpwell的平面形狀設(shè)為“圓角長(zhǎng)方形”或“橢圓形”，將第1導(dǎo)電體23sl及23well的平面形狀設(shè)為“圓角長(zhǎng)方形”或“橢圓形”?！皥A角長(zhǎng)方形”或“橢圓形”與例如“圓形”相比，能夠在不使y方向的寬度增加的情況下增大第1導(dǎo)電體23sl及23well與電氣配線的接觸面積。如果接觸面積變大，便能夠抑制第1導(dǎo)電體23sl及23well與電氣配線的接觸電阻增加。

＜第8實(shí)施方式＞

第8實(shí)施方式與第1接觸孔cp的構(gòu)造例有關(guān)。

圖19是第1接觸孔cp的示意剖視圖。

并非必須在第1接觸孔cp(cpsl、cpwell)內(nèi)設(shè)置第1導(dǎo)電體23(23sl、23well)。

也可如圖19所示，在第1接觸孔cp(cpsl、cpwell)內(nèi)僅設(shè)置第6絕緣膜22。

＜第9實(shí)施方式＞

第9實(shí)施方式與第1～第8實(shí)施方式的半導(dǎo)體裝置的制造方法有關(guān)。在第9實(shí)施方式中，作為代表性的制造方法，表示第1實(shí)施方式的半導(dǎo)體裝置的制造方法。

＜制造方法：第1例＞

圖20～圖29是表示第9實(shí)施方式的半導(dǎo)體裝置的制造方法的第1例的示意剖視圖。圖30是通過第9實(shí)施方式的第1例所制造的半導(dǎo)體裝置的示意俯視圖。圖20～圖29的由參照符號(hào)“x”表示的截面相當(dāng)于沿著圖30中的x-x線的截面。由參照符號(hào)“y”表示的截面相當(dāng)于沿著圖30中的y-y線的截面。

1.積層體100的形成

如圖20所示，在襯底10的主面10a上形成第1絕緣膜11。第1絕緣膜11例如通過利用cvd(chemicalvapordeposition，化學(xué)氣相沉積)法將絕緣物、例如包含硅氧化物的絕緣物堆積在主面10a上而形成。

接著，在第1絕緣膜11上形成第1配線部12。第1配線部12例如通過利用cvd法將導(dǎo)電物堆積在第1絕緣膜11上而形成。作為導(dǎo)電物，可列舉導(dǎo)入有供體或受體的導(dǎo)電性硅或金屬。作為金屬，例如，可列舉鎢。第1配線部12例如成為源極線sl。

接著，在第1配線部12上形成第2絕緣膜13。第2絕緣膜13為絕緣物、例如包含硅氧化物的絕緣物。第2絕緣膜13例如通過利用cvd法將包含硅氧化物的絕緣物堆積在第1配線部12上而形成。接著，在第2絕緣膜13內(nèi)形成開孔13a。

接著，在形成有開孔13a的第2絕緣膜13上形成第1半導(dǎo)體區(qū)域14。第1半導(dǎo)體區(qū)域14例如通過利用cvd法將硅堆積在第2絕緣膜13上而形成。

接著，在第1半導(dǎo)體區(qū)域14上形成積層體100。積層體100在圖14所示的階段為絕緣體40與犧牲層44交替地積層而成的構(gòu)造。犧牲層44從可與絕緣體40獲得蝕刻選擇比的材料中選擇。例如，如果絕緣體40為硅氧化物，那么犧牲層44例如選擇硅氮化物。在本實(shí)施方式中，絕緣體40包含硅氧化物，犧牲層44包含硅氮化物。

2.階梯部2的形成

如圖21所示，在積層體100的端部形成階梯部2。階梯部2的形成使用抗蝕劑細(xì)化法等周知的方法進(jìn)行即可。在階梯部2，多個(gè)犧牲層44例如逐層形成為階梯狀。階梯部2形成在存儲(chǔ)單元陣列1的周圍。通過形成階梯部2，而在階梯部2的周圍形成例如不存在積層體100的周邊部3(參照?qǐng)D30)。接著，利用第7絕緣膜45填埋階梯部2、及周邊部3上產(chǎn)生的凹部。第7絕緣膜45例如包含硅氧化物。

3.柱狀部cl的形成

如圖22所示，在積層體100內(nèi)形成柱狀部cl。例如，在形成如圖4所示的柱狀部cl的情況下，概略地進(jìn)行以下步驟即可。

如圖22所示，在積層體100內(nèi)形成存儲(chǔ)孔mh。存儲(chǔ)孔mh例如形成為到達(dá)至第1半導(dǎo)體區(qū)域14。接著，在露出于存儲(chǔ)孔mh的底部的第1半導(dǎo)體區(qū)域14上，例如利用cvd法形成半導(dǎo)體柱14a。半導(dǎo)體柱14a在第1半導(dǎo)體區(qū)域14上例如形成至位于源極側(cè)選擇柵極sgs與字線wl之間的絕緣體40為止。接著，在存儲(chǔ)孔mh內(nèi)形成存儲(chǔ)器膜30。接著，對(duì)存儲(chǔ)器膜30的底部進(jìn)行蝕刻，使半導(dǎo)體柱14a的表面露出。接著，形成半導(dǎo)體主體20。接著，形成核心層50，填埋存儲(chǔ)孔mh(圖22中，省略了存儲(chǔ)器膜30、半導(dǎo)體主體20及核心層50的圖示)。由此，在存儲(chǔ)孔mh內(nèi)形成柱狀部cl。接著，在積層體100上形成第4絕緣膜42。由此，存儲(chǔ)孔mh及柱狀部cl由第4絕緣膜42被覆。

4.狹縫st的形成

如圖23所示，在第4絕緣膜42及積層體100內(nèi)形成狹縫st。狹縫st形成在第4絕緣膜42及積層體100內(nèi)，直至例如到達(dá)至第1半導(dǎo)體區(qū)域14為止。接著，經(jīng)由狹縫st向第1半導(dǎo)體區(qū)域14內(nèi)導(dǎo)入n型雜質(zhì)、例如砷或磷，形成第2半導(dǎo)體區(qū)域15。接著，在狹縫st內(nèi)形成第5絕緣膜21。

5.第1接觸孔cp的形成

如圖24所示，在第5絕緣膜21、第4絕緣膜42及積層體100內(nèi)形成多個(gè)第1接觸孔cp(圖24中，圖示1個(gè)第1接觸孔)。第1接觸孔cp例如覆蓋形成在狹縫st上。第1接觸孔cp形成在第5絕緣膜21、第4絕緣膜42及積層體100內(nèi)，直至到達(dá)至第1半導(dǎo)體區(qū)域14為止。在本實(shí)施方式中，在第1接觸孔cp的底部，例如，第2半導(dǎo)體區(qū)域15露出。第1接觸孔cp例如如圖5所示，形成在像可替換區(qū)域rp相互重合那樣的位置。

6.犧牲層44的去除～電極層41的填埋(替換)

如圖25所示，經(jīng)由第1接觸孔cp將犧牲層44從積層體100去除。由此，在絕緣體40之間形成空間46。

接著，如圖26所示，經(jīng)由第1接觸孔cp將電極層41填埋到空間46內(nèi)。電極層41為導(dǎo)電體。導(dǎo)電體例如為鎢(w)。

7.第6絕緣膜22的形成

如圖27所示，在第1接觸孔cp的側(cè)壁上形成第6絕緣膜22。第6絕緣膜22是將絕緣體例如硅氧化物堆積在圖26所示的構(gòu)造上而獲得硅氧化物膜。接著，通過對(duì)硅氧化物膜進(jìn)行各向異性蝕刻而形成。

8.第1導(dǎo)電體23的形成

如圖28所示，在第1接觸孔cp內(nèi)形成第1導(dǎo)電體23。第1導(dǎo)電體23是將導(dǎo)電體例如鎢堆積在圖27所示的構(gòu)造上而獲得鎢膜。接著，通過對(duì)鎢膜進(jìn)行例如化學(xué)機(jī)械研磨使鎢膜平坦化，而利用鎢填埋第1接觸孔cp內(nèi)。由此，在第1接觸孔cp內(nèi)形成第1導(dǎo)電體23。接著，在第4絕緣膜42上形成第8絕緣膜47。由此，狹縫st及第1接觸孔cp由第8絕緣膜47被覆。

9.第2接觸孔cc的形成

如圖29及圖30所示，在階梯部2形成多個(gè)第2接觸孔cc。第2接觸孔cc形成在第8絕緣膜47、第4絕緣膜42、第7絕緣膜45及絕緣體40，并分別到達(dá)至電極層41。接著，在第2接觸孔cc內(nèi)形成第2導(dǎo)電體60。第2導(dǎo)電體60成為各電極層41的觸點(diǎn)。然后，按照周知的方法形成位線bl等即可。

第1實(shí)施方式的半導(dǎo)體裝置可利用圖20～圖30所示的制造方法制造。第2～第8實(shí)施方式的半導(dǎo)體裝置也可利用圖20～圖30所示的制造方法制造。

根據(jù)圖20～圖30所示的制造方法，例如，經(jīng)由第1接觸孔cp進(jìn)行圖25及圖26所示的“替換”。因此，與經(jīng)由狹縫st進(jìn)行“替換”的情況相比，如圖30所示，能夠縮短狹縫st的y方向的寬度wyst。因此，能夠縮小存儲(chǔ)單元陣列1的平面尺寸。另外，能夠在不使存儲(chǔ)單元陣列1的y方向的寬度增加的情況下降低電極層41的電阻值。

＜制造方法：第2例＞

圖31～圖38是表示第9實(shí)施方式的半導(dǎo)體裝置的制造方法的第2例的示意剖視圖。圖31～圖38所示的截面相當(dāng)于圖20～圖29所示的截面。

1.狹縫st的形成

如圖31所示，按照參照?qǐng)D20～圖23所說明的方法，在積層體100內(nèi)形成狹縫st。接著，在第1半導(dǎo)體區(qū)域14內(nèi)形成第2半導(dǎo)體區(qū)域15。接著，在狹縫st內(nèi)形成第5絕緣膜21。

2.第1接觸孔cp、第2接觸孔cc的形成

如圖32所示，在存儲(chǔ)單元陣列1形成多個(gè)第1接觸孔cp，并在階梯部2形成多個(gè)第2接觸孔cc。在第9實(shí)施方式中，在1個(gè)步驟中同時(shí)形成第1接觸孔cp(圖32中，圖示1個(gè)第1接觸孔cp)與第2接觸孔cc。第1接觸孔cp與第8實(shí)施方式同樣地，例如形成在狹縫st上。第1接觸孔cp形成在第5絕緣膜21、第4絕緣膜42及積層體100內(nèi)。各第1接觸孔cp到達(dá)至第1半導(dǎo)體區(qū)域14。多個(gè)第2接觸孔cc形成在第8絕緣膜47、第4絕緣膜42、第7絕緣膜45及絕緣體40，并分別到達(dá)至電極層41。在本實(shí)施方式中，第2接觸孔cc的y方向的寬度及x方向的寬度例如比第1接觸孔cp的y方向的寬度wycp窄。在圖32中表示第2接觸孔cc的x方向的寬度wxcc。在圖32中，為寬度wxcc＜寬度wycp。

3.填埋第1、第2接觸孔cp、cc

如圖33所示，利用第2犧牲層48填埋第1接觸孔cp及第2接觸孔cc。第2犧牲層48例如為與犧牲層44相同的材料。在本實(shí)施方式中，犧牲層44為硅氮化物。因此，第2犧牲層48為硅氮化物。第2犧牲層48例如以如下方式形成。將硅氮化物以第1、第2接觸孔cp、cc被填埋的方式堆積在圖32所示的構(gòu)造體上。接著，對(duì)所堆積的硅氮化物的表面例如以在第4絕緣膜42的位置停止的方式進(jìn)行化學(xué)機(jī)械研磨，使所述硅氮化物后退。由此，形成填埋第1、第2接觸孔cp、cc的第2犧牲層48。

4.犧牲層44、第2犧牲層48的去除～電極層41的填埋

(cc、cp同時(shí)替換)

如圖34所示，經(jīng)由第1、第2接觸孔cp、cc將犧牲層44及第2犧牲層48從積層體100去除。由此，在絕緣體40之間形成空間46。在本實(shí)施方式中，空間46也進(jìn)一步擴(kuò)展到第2接觸孔cc內(nèi)。

接著，如圖35所示，經(jīng)由第1接觸孔cp將電極層41填埋到空間46內(nèi)。電極層41例如為鎢(w)。在本實(shí)施方式中，電極層41填埋于第2接觸孔cc內(nèi)，但例如第1接觸孔cp內(nèi)未完全被填埋。其原因在于，填埋在第2接觸孔cc內(nèi)的電極層41例如為寬度wxcc＜寬度wycp。為了利用電極層41填埋第2接觸孔cc內(nèi)，例如，將電極層41的膜厚t41的厚度設(shè)定為第2接觸孔cc的沿著x方向的寬度(wxcc)及沿著y方向的寬度各個(gè)寬度的1/2以上即可。電極層41的填埋于第2接觸孔cc內(nèi)的部分作為圖29、及圖30所示的第2導(dǎo)電體60發(fā)揮功能。也就是說，電極層41的填埋于第2接觸孔cc內(nèi)的部分成為各電極層41的觸點(diǎn)。接著，將電極層41的位于第4絕緣膜42上的部分去除。

5.第2接觸孔cc的覆蓋

如圖36所示，在例如階梯部2上形成覆蓋膜70。覆蓋膜70例如為光致抗蝕劑膜。覆蓋膜70覆蓋第2接觸孔cc。接著，將第4絕緣膜42及覆蓋膜70用作蝕刻掩模，將第電極層41的位于第1接觸孔cp的側(cè)壁上及第1半導(dǎo)體區(qū)域14上的部分去除。

6.第6絕緣膜22的形成

如圖37所示，將覆蓋膜70從階梯部2上去除。接著，與圖27所示的步驟同樣地，在第1接觸孔cp的側(cè)壁上形成第6絕緣膜22。

7.第1導(dǎo)電體23的形成

如圖38所示，與圖28所示的步驟同樣地，在第1接觸孔cp內(nèi)形成第1導(dǎo)電體23。接著，對(duì)第1導(dǎo)電體23例如進(jìn)行化學(xué)機(jī)械研磨使該第1導(dǎo)電體23平坦化，由此，利用第1導(dǎo)電體23填埋第1接觸孔cp內(nèi)。接著，在第4絕緣膜42上形成第8絕緣膜47。由此，狹縫st、第1接觸孔cp及第2接觸孔cc由第8絕緣膜47被覆。然后，按照周知的方法形成位線bl等即可。

第1實(shí)施方式的半導(dǎo)體裝置也可利用圖31～圖38所示的制造方法制造。第2～第8實(shí)施方式的半導(dǎo)體裝置也同樣。

在參照?qǐng)D31～圖38所說明的第2例的制造方法中，如圖35及圖36所示，也經(jīng)由第1接觸孔cp進(jìn)行“替換”。因此，與制造方法的第1例同樣地，與經(jīng)由狹縫st進(jìn)行“替換”的情況相比，能夠縮短狹縫st的y方向的寬度wyst。因此，能夠縮小存儲(chǔ)單元陣列1的平面尺寸。另外，也能在不使存儲(chǔ)單元陣列1的y方向的寬度增加的情況下使電極層41的電阻值降低。

進(jìn)而，根據(jù)第2例的制造方法，如圖32所示，與第1接觸孔cp同時(shí)地形成第2接觸孔cc。因此，可省略第2接觸孔cc的形成步驟。因此，根據(jù)第2例，能夠獲得如下優(yōu)點(diǎn)，即，與第1例相比，能削減制造步驟數(shù)。

＜制造方法：第3例＞

圖39～圖48是表示第9實(shí)施方式的半導(dǎo)體裝置的制造方法的第3例的示意剖視圖。圖39～圖48所示的截面相當(dāng)于圖20～圖29所示的截面。在第3例中，從晶體管的形成步驟起進(jìn)行說明。另外，在第1～第8實(shí)施方式以及制造方法的第1、2例中，省略晶體管。

1.晶體管的形成～第1半導(dǎo)體區(qū)域14的形成

如圖39所示，在襯底10的表面區(qū)域內(nèi)形成元件分離區(qū)域18。元件分離區(qū)域18在襯底10的主面10a上劃定元件區(qū)域。接著，按照周知的方法，在元件區(qū)域內(nèi)形成晶體管tr。晶體管tr例如構(gòu)成存儲(chǔ)器周邊電路。

接著，例如，按照參照?qǐng)D20所說明的方法，在襯底10的主面10a上形成第1絕緣膜11。接著，在第1絕緣膜11上形成第1配線部12。接著，在第1配線部12上形成第2絕緣膜13。接著，在第2絕緣膜13內(nèi)形成開孔13a(另外，在圖39中，未圖示開孔13a)。接著，在形成有開孔13a的第2絕緣膜13上形成第1半導(dǎo)體區(qū)域14。

2.第3接觸孔cscell的形成

如圖40所示，在第1半導(dǎo)體區(qū)域14、第2絕緣膜13、第1配線部12及第1絕緣膜11內(nèi)形成第3接觸孔cscell。第3接觸孔cscell到達(dá)至襯底10的主面10a。在本實(shí)施方式中，例如，到達(dá)至晶體管tr的源極/漏極區(qū)域61。源極/漏極區(qū)域61形成在主面10a內(nèi)。

3.第9絕緣膜62、第3導(dǎo)電體63的形成

如圖41所示，在第3接觸孔cscell的側(cè)壁上形成第9絕緣膜62。第9絕緣膜62的形狀例如為筒狀。第9絕緣膜62是將絕緣物堆積在圖40所示的構(gòu)造上而形成絕緣膜。然后，通過對(duì)絕緣膜進(jìn)行各向異性蝕刻并使絕緣膜殘留在第3接觸孔cscell的側(cè)壁上而形成。第9絕緣膜62例如包含硅氧化物。接著，在形成著第9絕緣膜62的第3接觸孔cscell內(nèi)形成第3導(dǎo)電體63。第3導(dǎo)電體63的形狀例如為柱狀。第3導(dǎo)電體63是將導(dǎo)電物堆積在第1半導(dǎo)體區(qū)域14及第9絕緣膜62上而形成導(dǎo)電膜。然后，通過對(duì)導(dǎo)電膜進(jìn)行化學(xué)機(jī)械研磨并使導(dǎo)電膜殘留在第3接觸孔cscell中而形成。

4.積層體100的形成

如圖42所示，例如，按照參照?qǐng)D20所說明的方法，在第1半導(dǎo)體區(qū)域14上形成積層體100。積層體100在圖42所示的階段為絕緣體40與犧牲層44交替地積層而成的構(gòu)造。在本實(shí)施方式中，絕緣體40包含硅氧化物，犧牲層44包含硅氮化物。

5.階梯部2的形成

如圖43所示，例如，按照參照?qǐng)D21所說明的方法，在積層體100的端部形成階梯部2。接著，利用第7絕緣膜45填埋階梯部2及周邊部3(圖43中未圖示)上產(chǎn)生的凹部。在本實(shí)施方式中，第7絕緣膜45包含硅氧化物。

6.柱狀部cl、狹縫st的形成

如圖44所示，例如，按照參照?qǐng)D22及圖23所說明的制造方法，在積層體100內(nèi)形成存儲(chǔ)孔mh。存儲(chǔ)孔mh例如到達(dá)至第1半導(dǎo)體區(qū)域14。接著，在存儲(chǔ)孔mh內(nèi)形成柱狀部cl。柱狀部cl的構(gòu)成例如與圖4所示的構(gòu)造相同。接著，在積層體100上形成第4絕緣膜42。由此，利用第4絕緣膜42被覆存儲(chǔ)孔mh及柱狀部cl。接著，在第4絕緣膜42及積層體100內(nèi)形成狹縫st。狹縫st例如到達(dá)至第1半導(dǎo)體區(qū)域14。在本實(shí)施方式中，至少1個(gè)狹縫st覆蓋形成在第3接觸孔cscell上。由此，在至少1個(gè)狹縫st的底部，例如，第3導(dǎo)電體63露出。接著，在狹縫st內(nèi)形成第5絕緣膜21。

7.第1接觸孔cp的形成

如圖45所示，在第5絕緣膜21、第4絕緣膜42及積層體100內(nèi)形成多個(gè)第1接觸孔cp。第1接觸孔cp例如覆蓋形成在狹縫st上。第1接觸孔cp到達(dá)至第1半導(dǎo)體區(qū)域14。在本實(shí)施方式中，至少1個(gè)第1接觸孔cp覆蓋形成在第3接觸孔cscell上。覆蓋形成在第3接觸孔cscell上的第1接觸孔cp例如未覆蓋第1半導(dǎo)體區(qū)域14，而從第9絕緣膜62上停留在第3導(dǎo)電體63上。由此，抑制形成在第3接觸孔cscell內(nèi)的導(dǎo)電體與第1半導(dǎo)體區(qū)域14產(chǎn)生短路。在本實(shí)施方式中，第1接觸孔cp例如如圖5所示，也形成在像可替換區(qū)域rp相互重合那樣的位置。

8.犧牲層44的去除～電極層41的填埋(替換)

如圖46所示，經(jīng)由第1接觸孔cp將犧牲層44從積層體100去除。由此，在絕緣體40之間形成空間46。

接著，如圖47所示，經(jīng)由第1接觸孔cp將電極層41填埋到空間46內(nèi)。電極層41為導(dǎo)電體。導(dǎo)電體例如為鎢(w)。

9.第6絕緣膜22、第1導(dǎo)電體23、第2接觸孔cc的形成

如圖48所示，例如，按照參照?qǐng)D27～圖30所說明的方法，在第1接觸孔cp的側(cè)壁上形成第6絕緣膜22。接著，在第1接觸孔cp內(nèi)形成第1導(dǎo)電體23。接著，在階梯部2形成多個(gè)第2接觸孔cc。然后，按照周知的方法形成位線bl等即可。

第1實(shí)施方式的半導(dǎo)體裝置也可利用圖39～圖48所示的制造方法制造。第2～第8實(shí)施方式的半導(dǎo)體裝置也同樣。

在參照?qǐng)D39～圖48所說明的第3例的制造方法中，如圖46及圖47所示，也經(jīng)由第1接觸孔cp進(jìn)行“替換”。因此，與制造方法的第1例及第2例同樣地，能夠縮短狹縫st的y方向的寬度wyst。因此，能夠縮小存儲(chǔ)單元陣列1的平面尺寸。另外，能夠在不使存儲(chǔ)單元陣列1的y方向的寬度增加的情況下使電極層41的電阻值降低。

進(jìn)而，根據(jù)第3例的制造方法，如圖48所示，在積層體100的下方形成晶體管tr。在形成在積層體100的下方的晶體管tr，經(jīng)由第3接觸孔cscell與第1接觸孔cp連接著電氣配線。因此，可將形成在積層體100的下方的晶體管tr的電氣配線形成在存儲(chǔ)單元陣列1內(nèi)。

例如，設(shè)為存儲(chǔ)器周邊電路將第1半導(dǎo)體區(qū)域14夾在中間而設(shè)置在積層體100的下方。圖48所示的晶體管tr設(shè)為構(gòu)成存儲(chǔ)器周邊電路的電路、例如對(duì)第1半導(dǎo)體區(qū)域14供給電壓的電路的晶體管的1個(gè)。進(jìn)而，第1接觸孔cp的1個(gè)設(shè)為第1接觸孔cpwell。在該情況下，晶體管tr與第1半導(dǎo)體區(qū)域14可經(jīng)由第3導(dǎo)電體63～第1導(dǎo)電體23～配線81～第1導(dǎo)電體23well而電連接。配線81例如是如圖18所示的配置在積層體100的上方且設(shè)置在存儲(chǔ)單元陣列1內(nèi)的配線。

在像這樣構(gòu)成存儲(chǔ)器周邊電路的晶體管tr形成在積層體100的下方的情況下，第1接觸孔cp也可用作用于設(shè)置連接于晶體管tr的電氣配線的開孔。

另外，在第3例中，將至少1個(gè)狹縫st覆蓋形成在第3接觸孔cscell上。但是，并非必須在第3接觸孔cscell上形成狹縫st。也可僅在第3接觸孔cscell上形成第1接觸孔cp。

進(jìn)而，在圖48中，將第1接觸孔cp的1個(gè)設(shè)為用于設(shè)置對(duì)第1半導(dǎo)體區(qū)域14賦予電壓的配線的第1接觸孔cpwell。在第1接觸孔cpwell的情況下，也并非必須形成狹縫st。也可僅在第1半導(dǎo)體區(qū)域14上形成第1接觸孔cpwell。

進(jìn)而，根據(jù)圖48，在第1接觸孔cpwell的下方省略了圖9所示的高濃度半導(dǎo)體區(qū)域16，當(dāng)然，也可設(shè)置高濃度半導(dǎo)體區(qū)域16。高濃度半導(dǎo)體區(qū)域16例如可通過經(jīng)由第1接觸孔cpwell將p型雜質(zhì)例如硼導(dǎo)入到第1半導(dǎo)體區(qū)域14而形成。

第3例是如圖39～圖48所示，依據(jù)第1例的制造方法進(jìn)行了說明。但是，第3例也可與第2例的制造方法組合。在將第2例與第3例組合的情況下，例如，形成圖43所示的構(gòu)造之后，應(yīng)用參照?qǐng)D31～圖38所說明的制造方法即可。

以上，根據(jù)實(shí)施方式，可獲得能夠使存儲(chǔ)單元陣列1的平面尺寸縮小的半導(dǎo)體裝置。

已對(duì)本發(fā)明的若干實(shí)施方式進(jìn)行了說明，但這些實(shí)施方式是作為例子而提出，并不意圖限定發(fā)明的范圍。這些新穎的實(shí)施方式能以其他多種方式實(shí)施，能夠在不脫離發(fā)明主旨的范圍內(nèi)進(jìn)行各種省略、置換、變更。這些實(shí)施方式或其變化包含在發(fā)明的范圍或主旨中，并且包含在權(quán)利要求書所記載的發(fā)明及其均等的范圍內(nèi)。