本發(fā)明涉及半導體芯片封裝領域，尤其涉及一種薄型芯片堆疊封裝構(gòu)造及其制造方法。

背景技術：

在先進的半導體芯片封裝產(chǎn)品發(fā)展道路中，縮減整體構(gòu)裝厚度與尺寸是必要且不可避免的。同時，也希望具備較低制造成本的構(gòu)裝設計。在早期的半導體芯片封裝構(gòu)造中，基板為必要元件，用以承載各式芯片。例如，已知expba構(gòu)裝設計的快閃記載體芯片與控制器芯片是并排地(sidebyside)黏貼于基板上表面，利用打線技術(wirebond)電性連接芯片至基板，最后在基板上表面上形成模封膠體，以保護芯片；經(jīng)過單體切割之后可制作完成構(gòu)裝制造。然而，以目前架構(gòu)下的的產(chǎn)品規(guī)格在其厚度與面積方面恐無法符合下一代未來產(chǎn)品的輕、薄、小面積的需求。

模封貫孔的形成方法為鉆孔(drilling)，然而芯片接合墊之間距太小，在孔施作上極有可能造成模封貫孔的孔形破壞與孔連接。并且，依照芯片堆疊高度的不同，芯片接合墊至模封膠體表面的垂直距離亦為或長或短呈現(xiàn)不同，在模封貫孔的形成過程中，也需要有對應且準確的孔深度作配合，故芯片接合墊容易遭受到損害。

技術實現(xiàn)要素：

為了解決上述的問題，本發(fā)明的主要目的在于提供一種薄型芯片堆疊封裝構(gòu)造及其制造方法，可以省略基板結(jié)構(gòu)并準確地電性連接重布線路層與芯片接合墊，具有整體封裝厚度減薄、降低模封貫孔形成對芯片的損害與一次模封多芯片的功效。

本發(fā)明的目的及解決其技術問題是采用以下技術方案來實現(xiàn)的。本發(fā)明揭示一種薄型芯片堆疊封裝構(gòu)造，包含至少一第一芯片、多個鉆孔停止件、封膠體、重布線路層以及保護層。所述第一芯片具有第一有源面與第一背面，所述第一有源面上設置有多個第一接合墊。所述多個鉆孔停止件形成于對應的所述多個第一接合墊上。所述封膠體密封所述第一芯片，所述封膠體具有接合表面以及多個導通孔，所述多個導通孔連通所述接合表面至對應的所述多個鉆孔停止件，并且所述多個導通孔內(nèi)填充有導電物質(zhì)，以形成多個第一金屬柱。所述重布線路層形成于所述封膠體的所述接合表面上，并且所述重布線路層的線路電性耦合至所述多個第一金屬柱，以電性連接至所述第一芯片。所述保護層覆蓋所述重布線路層，所述保護層具有多個凹陷區(qū)，以局部顯露所述重布線路層。本發(fā)明還揭示上述薄型芯片堆疊封裝構(gòu)造的制造方法。

本發(fā)明的目的及解決其技術問題還可采用以下技術措施進一步實現(xiàn)。

在前述薄型芯片堆疊封裝構(gòu)造中，每一鉆孔停止件包含柱型凸塊，所述多個鉆孔停止件的單位表面面積大于所述多個第一接合墊的單位表面面積。

在前述薄型芯片堆疊封裝構(gòu)造中，可還包含多個焊球，可經(jīng)由所述保護層的所述多個凹陷區(qū)電性耦合至所述重布線路層。

在前述薄型芯片堆疊封裝構(gòu)造中，可還包含遮蔽層，可至少覆蓋所述封膠體的多個側(cè)面，所述多個側(cè)面可圍繞在所述接合表面的周邊。

在前述薄型芯片堆疊封裝構(gòu)造中，可還包含第二芯片，可設置于所述第一芯片上，所述第二芯片可具有第二有源面與第二背面，所述第二有源面上可設置有多個第二接合墊，所述重布線路層的線路可還電性耦合至所述多個第二接合墊。

在前述薄型芯片堆疊封裝構(gòu)造中，所述第一芯片可為多個并為階梯式錯位堆疊而形成扇出結(jié)構(gòu)，以不遮蓋所述多個第一接合墊。

在前述薄型芯片堆疊封裝構(gòu)造中，可還包含至少一芯片貼附膜層，可形成于所述多個第一芯片之間。

在前述薄型芯片堆疊封裝構(gòu)造中，所述導電物質(zhì)可不飽合填充于所述多個導通孔內(nèi)，以使所述多個第一金屬柱內(nèi)具有空腔。

通過上述的技術手段，本發(fā)明在具體結(jié)構(gòu)中可以省略基板構(gòu)件，藉此約可降低30％的制造生產(chǎn)成本。再者，能夠縮減構(gòu)裝厚度，因無基板與打線構(gòu)件，故在整體構(gòu)裝厚度可減薄超過50％。此外，當鉆孔停止件包含金屬柱型凸塊(studbump)，可設置于例如快閃存儲器(flash)的第一芯片上，柱型凸塊具有不同于芯片接合墊的金屬材質(zhì)且接合于接合墊上，可作為鉆孔停止層(stoplayer)，防止鉆孔過程中造成金屬墊片的破壞，進而影響電性性能。

本發(fā)明的薄型芯片堆疊封裝構(gòu)造中，所述多個芯片為立體堆疊，在芯片堆疊之后，使用模封(molding)材料作為芯片保護的用途，在鉆孔與形成重布線路層之前，密封多個芯片只需要單次的模封(molding)處理，以達到降低封裝成本的目的。并且，因為芯片與重布線路層之間的連接路徑縮短，具有提升電性信號性能(performance)與低耗電的功效，還可以利用面板等級封裝處理(panellevelpackagingprocess)對所述薄型芯片堆疊封裝構(gòu)造進行制造生產(chǎn)，可降低制造生產(chǎn)成本。

附圖說明

圖1：依據(jù)本發(fā)明的一具體實施例，一種薄型芯片堆疊封裝構(gòu)造的截面與局部放大示意圖；

第2a至2l圖：依據(jù)本發(fā)明的一具體實施例，顯示薄型芯片堆疊封裝構(gòu)造的制造方法中的主要步驟的元件截面示意圖。

附圖標記說明：

10暫時載板

20切割膠帶

100薄型芯片堆疊封裝構(gòu)造

110第一芯片

111第一有源面

112第一背面

113第一接合墊

114芯片貼附膜層

120鉆孔停止件

130封膠體

131接合表面

132導通孔

140第一金屬柱

141空腔

140a第二金屬柱

150重布線路層

160保護層

161凹陷區(qū)

170焊球

180遮蔽層

190第二芯片

191第二有源面

192第二背面

193第二接合墊

具體實施方式

以下將配合附圖詳細說明本發(fā)明的實施例，然應注意的是，所述多個附圖均為簡化的示意圖，僅以示意方法來說明本發(fā)明的基本架構(gòu)或?qū)嵤┓椒ǎ蕛H顯示與本案有關的元件與組合關系，圖中所顯示的元件并非以實際實施的數(shù)目、形狀、尺寸做等比例繪制，某些尺寸比例與其他相關尺寸比例或已夸張或是簡化處理，以提供更清楚的描述。實際實施的數(shù)目、形狀及尺寸比例為一種選置性的設計，詳細的元件布局可能更為復雜。

依據(jù)本發(fā)明的一具體實施例，一種薄型芯片堆疊封裝構(gòu)造100舉例說明于圖1的截面示意圖。該薄型芯片堆疊封裝構(gòu)造100包含至少一第一芯片110、多個鉆孔停止件120、封膠體130、重布線路層150以及保護層160。

請參閱圖1，該第一芯片110具有第一有源面111與第一背面112，所述第一有源面111上設置有多個第一接合墊113。其中，有源面為芯片內(nèi)積體電路的形成表面，接合墊為積體電路的連接端點。在本實施例中，所述第一芯片110可為多個并為階梯式錯位堆疊而形成扇出芯片堆疊結(jié)構(gòu)，以不遮蓋所述多個第一接合墊113。所述第一芯片110具體可為快閃存儲器芯片。利用黏接在芯片之間的芯片貼附膜層114，兩個或兩個以上的所述第一芯片110可在模封之前堆疊組合一起。換言之，所述薄型芯片堆疊封裝構(gòu)造100可還包含至少一芯片貼附膜層114，可形成于所述多個第一芯片110之間，以達成芯片堆疊的組合。當所述第一芯片110的數(shù)量為兩個且芯片尺寸相同時，多個第一芯片110的堆疊方式可為階梯狀堆疊、十字狀堆疊或l形堆疊；當所述第一芯片110的數(shù)量為兩個以上且芯片尺寸相同時，多個第一芯片110的堆疊方式可為階梯狀堆疊。

再請參閱圖1，所述多個鉆孔停止件120形成于對應的所述多個第一接合墊113上，并且所述多個鉆孔停止件120的單位表面面積大于所述多個第一接合墊113的單位表面面積，每一鉆孔停止件120包含柱型凸塊(studbump)。所述多個鉆孔停止件120用以在鉆孔形成模封貫孔時防止對所述多個第一接合墊113的損害。而柱型凸塊的形成方法可以是打線接合，例如金線球端的打線形成；也可以是電鍍，例如銅柱電鍍。所述多個鉆孔停止件120的材質(zhì)應包含導電金屬，并且所述多個鉆孔停止件120應突出于對應的所述第一有源面111上。具體地，所述多個鉆孔停止件120覆蓋對應的所述多個第一接合墊113。即使在鉆孔作業(yè)中，所述多個鉆孔停止件120的局部移除也不會影響所述多個第一接合墊113的電性功能。

請參閱圖1，所述封膠體130密封所述第一芯片110，所述封膠體130具有接合表面131以及多個導通孔132，所述多個導通孔132連通所述接合表面131至對應的所述多個鉆孔停止件120，并且所述多個導通孔132內(nèi)填充有導電物質(zhì)，以形成多個第一金屬柱140。所述封膠體130可利用模封方式形成，其具有電絕緣性與熱固化特性，以密封并保護所述第一芯片110。所述封膠體130的厚度應大于所述第一芯片110的芯片厚度或是大于包含所述第一芯片110的芯片堆疊厚度。所述多個第一金屬柱140介設于所述多個鉆孔停止件120與所述重布線路層150的接合端之間。上述的導電物質(zhì)可不飽合填充于所述多個導通孔132內(nèi)，以使每一所述多個第一金屬柱140內(nèi)各具有至少一空腔141，可用以增強所述多個第一金屬柱140在孔內(nèi)防止金屬斷裂的能力。所述空腔141內(nèi)可存在有空氣。

再請參閱圖1，所述重布線路層150形成于所述封膠體130的所述接合表面131上，并且所述重布線路層150的線路電性耦合至所述多個第一金屬柱140，以電性連接至所述第一芯片110。所述重布線路層150為利用積體電路處理所形成的線路，在所述重布線路層150的底層可包含電鍍晶種層(seedlayer)。此外，所述重布線路層150的線路結(jié)構(gòu)可省略已知基板結(jié)構(gòu)的電鍍連接線。所述重布線路層150的線路厚度可控制在不大于10微米。

請參閱圖1，所述保護層160形成于所述封膠體130的所述接合表面131上并覆蓋所述重布線路層150，所述保護層160具有多個凹陷區(qū)161，以局部顯露所述重布線路層150。更具體地，所述薄型芯片堆疊封裝構(gòu)造100可還包含多個焊球170，可經(jīng)由所述保護層160的所述多個凹陷區(qū)161電性耦合至所述重布線路層150。所述保護層160不填入或微量填入至所述多個導通孔132內(nèi)，以維持所述多個第一金屬柱140的空腔結(jié)構(gòu)。所述保護層160的材質(zhì)為電絕緣的有機物質(zhì)，例如聚亞酰胺(polyimide)。

此外，所述薄型芯片堆疊封裝構(gòu)造100可還包含遮蔽層180，可至少覆蓋所述封膠體130的多個側(cè)面，所述多個側(cè)面可圍繞在所述接合表面131的周邊。具體地，所述遮蔽層180的材質(zhì)包含具有電磁干擾防護功能的遮蔽金屬。

在本實施例中，所述薄型芯片堆疊封裝構(gòu)造100可還包含第二芯片190，可設置于所述第一芯片110上，所述第二芯片190可具有第二有源面191與第二背面192，所述第二有源面191上可設置有多個第二接合墊193。所述第二芯片190可為控制器芯片。所述封膠體130還密封所述第二芯片190。所述重布線路層150的線路可還電性耦合至所述多個第二接合墊193。更具體地，多個第二金屬柱140a可設置于所述多個第二接合墊193，用以電性耦合所述重布線路層150。所述封膠體130的上表面可不與所述第二芯片190的所述第二有源面191在同一平面上，所述封膠體130可還覆蓋于所述第二芯片190的所述第二有源面191。每一的所述多個第二金屬柱140a可包含柱型凸塊，其介設于所述多個第二接合墊193與所述重布線路層150之間。

關于上述薄型芯片堆疊封裝構(gòu)造100的制造方法配合圖2a至圖2l進一步說明如后。

請參閱圖2a，提供至少一第一芯片110于暫時載板10上，所述第一芯片110具有第一有源面111與第一背面112，所述第一有源面111上設置有多個第一接合墊113。所述暫時載板10可為具有黏性的芯片在晶片/面板上的承載系統(tǒng)，其主體材質(zhì)可為玻璃。請參閱圖2b，在提供所述第一芯片110的步驟中，所述第一芯片110為多個并為階梯式錯位堆疊而形成扇出結(jié)構(gòu)，以不遮蓋所述多個第一接合墊113。在提供所述第一芯片110的步驟中，所述多個第一芯片110之間形成有至少一芯片貼附膜層114。以上步驟可實施于晶片等級，亦可實施于面板等級，其中所稱的“晶片等級”表示所述第一芯片110或是包含所述第一芯片110的芯片堆疊體為多個排列在所述暫時載板10的晶片范圍內(nèi)，再以晶片型態(tài)進行后續(xù)構(gòu)裝作業(yè)；其中所稱的“面板等級”表示所述第一芯片110或是包含所述第一芯片110的芯片堆疊體為多個排列在所述暫時載板10的面板范圍內(nèi)，再以面板型態(tài)進行后續(xù)構(gòu)裝作業(yè)。

請參閱圖2c，形成多個鉆孔停止件120于對應的所述多個第一接合墊113上，并且所述多個鉆孔停止件120的單位表面面積大于所述多個第一接合墊113的單位表面面積，每一鉆孔停止件120包含第一柱型凸塊。此外，在本步驟中，每一包含第二柱型凸塊的多個第二金屬柱140a可形成于所述第二芯片190的所述多個第二接合墊193上。當所述多個鉆孔停止件120(或/與所述多個第二金屬柱140a)的形成方法為打線形成，所述多個鉆孔停止件120(或/與所述多個第二金屬柱140a)的形成步驟可實施于第一芯片110(或/與所述第二芯片190)形成于所述暫時載板10上的步驟之后。當所述多個鉆孔停止件120(或/與所述多個第二金屬柱140a)的形成方法為電鍍形成，所述多個鉆孔停止件120(或/與所述多個第二金屬柱140a)的形成步驟可實施于第一芯片110(或/與所述第二芯片190)形成于所述暫時載板10上的步驟之前。

請參閱圖2d，形成封膠體130于所述暫時載板10上，所述封膠體130密封所述第一芯片110。在本實施例中，所述第一芯片110為多個，所述封膠體130密封所述多個第一芯片110與所述第二芯片190。所述封膠體130的形成方式選自于壓縮模封、轉(zhuǎn)移模封與層壓法的其中之一。所述封膠體130的模封厚度大于包含所述第一芯片110與所述第二芯片190的芯片堆疊高度，以覆蓋所述第二芯片190的所述第二有源面191。所述封膠體130具有接合表面131，利用平坦化研磨技術，所述多個第二金屬柱140a的上部端點可顯露于所述接合表面131。

請參閱圖2e，形成多個導通孔132于所述封膠體130中，使得所述多個導通孔132連通所述封膠體130的所述接合表面131至對應的所述多個鉆孔停止件120。所述多個導通孔132以激光鉆孔方式形成，所述多個鉆孔停止件120在激光鉆孔中被部份移除?；蛘撸龆鄠€導通孔132也能以深反應離子蝕刻(deepreactive-ionetching,drie)方式形成。

請參閱圖2f，填充導電物質(zhì)于所述多個導通孔132內(nèi)，以形成多個第一金屬柱140。在同一處理中，形成重布線路層150于所述封膠體130的所述接合表面131上，并且所述重布線路層150的線路電性耦合至所述多個第一金屬柱140，以電性連接至所述第一芯片110。

請參閱圖2g，以有機沉積處理形成保護層160于所述封膠體130的所述接合表面131上并覆蓋所述重布線路層150。其中，在填充所述導電物質(zhì)的步驟中，所述導電物質(zhì)可不飽合填充于所述多個導通孔132內(nèi)，以使每一的所述多個第一金屬柱140內(nèi)具有空腔141。

請參閱圖2h，可利用曝光顯影技術，形成多個凹陷區(qū)161于所述保護層160中，以局部顯露所述重布線路層150。

請參閱圖2i，在形成所述保護層160之后，接合多個焊球170于所述封膠體130上，所述多個焊球170經(jīng)由所述保護層160的所述多個凹陷區(qū)161電性耦合至所述重布線路層150。

請參閱圖2j，移除所述暫時載板10，其先利用切割膠帶20供所述封膠體130的轉(zhuǎn)印貼附，再剝離所述暫時載板10。

請參閱圖2k，對所述封膠體130實施單體化切割步驟，以形成所述封膠體130的多個側(cè)面，所述多個側(cè)面圍繞在所述接合表面131的周邊。切單之后的封膠體130仍可附著于所述切割膠帶20。

請參閱圖2l，在移除所述暫時載板10之后，還包含的步驟為：形成遮蔽層180以至少覆蓋所述封膠體130的多個側(cè)面，所述多個側(cè)面圍繞在所述接合表面131的周邊。

本發(fā)明提供一種薄型芯片堆疊封裝構(gòu)造及其制造方法，可以省略基板結(jié)構(gòu)，并利用所述多個第一金屬柱140準確地電性連接所述重布線路層150與在所述多個第一接合墊113上的所述多個鉆孔停止件120。本發(fā)明的薄型芯片堆疊封裝構(gòu)造及其制造方法具有整體封裝厚度減薄、降低模封貫孔形成對芯片的損害與一次模封多芯片的功效。

在一具體應用中，以電鍍形成的銅柱(copperpillar)或是打線形成的球端凸塊(studbump)等柱型凸塊預先形成于所述第一芯片110上與所述第二芯片190上，以分別構(gòu)成上述的鉆孔停止件120與第二金屬柱140a。所述第一芯片110與所述第二芯片190可堆疊設置于所述暫時載板10所提供的模封表面上，所形成的芯片堆疊組合可利用所述封膠體130予以密封保護，再利用鉆孔(viaformation)技術形成的所述多個第一金屬柱140與利用重布線(rdl)技術形成的所述重布線路層150，連接具體如快閃存儲器(flash)的所述第一芯片110與具體如控制器(controller)的所述第二芯片190，以省略打線技術形成的垂直焊線，并可防止模封沖線的問題。

以上所揭示的僅為本發(fā)明實施例，不以此來限定本發(fā)明的權(quán)利范圍，因此依本發(fā)明權(quán)利要求所作的等同變化，仍屬本發(fā)明權(quán)利要求的范圍。