本發(fā)明的實(shí)施例涉及半導(dǎo)體集成電路，并且更具體地涉及具有帶有空隙的外延源極/漏極(s/d)結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。

背景技術(shù)：

隨著半導(dǎo)體工業(yè)在追求更高的器件密度、更高的性能和更低的成本的過程中進(jìn)入納米技術(shù)工藝節(jié)點(diǎn)，來自制造和設(shè)計(jì)問題的挑戰(zhàn)已經(jīng)引起了諸如鰭式場效應(yīng)晶體管(finfet)和具有高k(介電常數(shù))材料的金屬柵極結(jié)構(gòu)的使用的三維設(shè)計(jì)的發(fā)展。通常使用柵極置換技術(shù)制造金屬柵極結(jié)構(gòu)，并且通過使用外延生長方法形成源極和漏極。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供了一種制造包括finfet的半導(dǎo)體器件的方法，所述方法包括：在襯底上方形成第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)，在平面視圖中，所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)在第一方向上延伸，在所述襯底上方形成隔離絕緣層，以使所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的下部嵌入在所述隔離絕緣層內(nèi)并且所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的上部從所述隔離絕緣層暴露；在所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的部分上方形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵極圖案、設(shè)置在所述柵極圖案與所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)之間的介電層以及設(shè)置在所述柵極圖案上方的覆蓋絕緣層，在平面視圖中，所述柵極結(jié)構(gòu)在與所述第一方向相交的第二方向上延伸；在突出于所述隔離絕緣層并且未由所述柵極結(jié)構(gòu)覆蓋的所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的側(cè)壁上以及在所述隔離絕緣層的上表面上形成鰭掩模層；使所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的所述上部凹進(jìn)；以及在凹進(jìn)的第一鰭結(jié)構(gòu)上方形成第一外延源極/漏極結(jié)構(gòu)，并且在凹進(jìn)的第二鰭結(jié)構(gòu)上方形成第二外延源極/漏極結(jié)構(gòu)，其中：在所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的凹進(jìn)的上部中，去除了設(shè)置在所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的所述側(cè)壁上的所述鰭掩模層，而保留了設(shè)置在所述隔離絕緣層的所述上表面上的所述鰭掩模層，以及所述第一外延源極/漏極結(jié)構(gòu)和所述第二外延源極/漏極結(jié)構(gòu)合并，從而使得在合并的第一外延源極/漏極結(jié)構(gòu)和第二外延源極/漏極結(jié)構(gòu)與所述隔離絕緣層的所述上表面上保留的鰭掩模層之間形成空隙。

本發(fā)明的另一實(shí)施例提供了一種制造包括finfet的半導(dǎo)體器件的方法，所述方法包括：在襯底上方形成第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)，在平面視圖中，所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)在第一方向上延伸，在所述襯底上方形成隔離絕緣層，以使所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的下部嵌入在所述隔離絕緣層內(nèi)并且所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的上部從所述隔離絕緣層暴露；在所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的部分上方形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括柵極圖案、設(shè)置在所述柵極圖案與所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)之間的介電層以及設(shè)置在所述柵極圖案上方的覆蓋絕緣層，在平面視圖中，所述柵極結(jié)構(gòu)在與所述第一方向相交的第二方向上延伸；在突出于所述隔離絕緣層并且未由所述柵極結(jié)構(gòu)覆蓋的所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的側(cè)壁上以及在所述隔離絕緣層的上表面上形成鰭掩模層；使所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的所述上部凹進(jìn)；以及在凹進(jìn)的第一鰭結(jié)構(gòu)上方形成第一外延源極/漏極結(jié)構(gòu)，并且在凹進(jìn)的第二鰭結(jié)構(gòu)上方形成第二外延源極/漏極結(jié)構(gòu)，其中：在所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的凹進(jìn)的上部中，保留了設(shè)置在所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的所述側(cè)壁上的所述鰭掩模層的下部和設(shè)置在所述隔離絕緣層的所述上表面上的所述鰭掩模層，以及所述第一外延源極/漏極結(jié)構(gòu)和所述第二外延源極/漏極結(jié)構(gòu)合并，從而使得在合并的第一外延源極/漏極結(jié)構(gòu)和第二外延源極/漏極結(jié)構(gòu)與所述隔離絕緣層的所述上表面上保留的鰭掩模層之間形成空隙。

本發(fā)明的又一實(shí)施例提供了一種半導(dǎo)體器件，包括：隔離絕緣層，設(shè)置在襯底上方；第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)，都設(shè)置在所述襯底上方，在平面視圖中，所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)在第一方向上延伸；柵極結(jié)構(gòu)，設(shè)置在所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的部分上方，所述柵極結(jié)構(gòu)在與所述第一方向相交的第二方向上延伸；源極/漏極結(jié)構(gòu)；以及介電層，設(shè)置在所述隔離絕緣層的上表面上，其中：未由所述柵極結(jié)構(gòu)覆蓋的所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)凹進(jìn)至低于所述隔離絕緣層的所述上表面，所述源極/漏極結(jié)構(gòu)形成在凹進(jìn)的第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)上方，以及在所述源極/漏極結(jié)構(gòu)和所述介電層之間形成空隙。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本發(fā)明的各個(gè)方面。應(yīng)該強(qiáng)調(diào)，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制并且僅用于說明的目的。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。

圖1至圖12示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于制造finfet器件的各個(gè)階段的示例性截面圖。

圖13至圖14示出了根據(jù)本發(fā)明的另一實(shí)施例的用于制造finfet器件的各個(gè)階段的示例性截面圖。

具體實(shí)施方式

以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)本發(fā)明的不同特征的不同實(shí)施例或?qū)嵗Ｏ旅婷枋隽私M件和布置的具體實(shí)例以簡化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。元件的尺寸不限于公開的范圍或值，但是可能依賴于工藝條件和/或器件期望的性質(zhì)。此外，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)例。為了簡單和清楚的目的，各個(gè)部件可以以不同比例任意繪制。結(jié)合附圖，為了簡化的目的，可以省略一些層/部件。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空間相對(duì)術(shù)語，以描述如圖所示的一個(gè)元件或部件與另一個(gè)(或另一些)原件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)并且此處使用的空間相對(duì)描述符可以同樣地作出相應(yīng)的解釋。此外，術(shù)語“由…制成”可以意味著“包括”或“由…組成”。此外，在以下制造工藝中，在描述的操作中/之間可以有一個(gè)或多個(gè)額外的操作，并且可以改變操作的順序。

圖1至圖12示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于制造finfet器件的各個(gè)階段的示例性截面圖。應(yīng)該明白，可以在圖1至圖12所示的工藝之前、期間和之后提供額外的操作，并且對(duì)于方法的額外實(shí)施例，可以替換或消除以下所描述的一些操作。操作/工藝的順序可以互換。

在襯底10上方形成掩模層15。例如，通過熱氧化工藝和/或化學(xué)汽相沉積(cvd)工藝形成掩模層15。例如，襯底10是p-型硅或鍺襯底(具有在從約1×10¹⁵cm^-3至約1×10¹⁶cm^-3范圍內(nèi)的雜質(zhì)濃度)。在其它實(shí)施例中，該襯底是n-型硅或鍺襯底(具有在從約1×10¹⁵cm^-3至約1×10¹⁶cm^-3范圍內(nèi)的雜質(zhì)濃度)。

可選地，襯底10可以包括另一元素半導(dǎo)體(諸如鍺)；包括iv-iv化合物半導(dǎo)體(諸如sic和sige)、iii-v化合物半導(dǎo)體(諸如gaas、gap、gan、inp、inas、insb、gaasp、algan、alinas、algaas、gainas、gainp、和/或gainasp)的化合物半導(dǎo)體；或它們的組合。在一個(gè)實(shí)施例中，襯底10是soi(絕緣體上硅)襯底的硅層。當(dāng)使用soi襯底時(shí)，鰭結(jié)構(gòu)可以突出于soi襯底的硅層或可以突出于soi襯底的絕緣層。在后一種情況下，soi襯底的硅層用于形成鰭結(jié)構(gòu)。非晶襯底(諸如非晶si或非晶sic)或絕緣材料(諸如氧化硅)也可以用作襯底10。襯底10可以包括已經(jīng)適當(dāng)?shù)負(fù)诫s有雜質(zhì)(例如p-型或n-型電導(dǎo)率)的各個(gè)區(qū)域。

例如，在一些實(shí)施例中，掩模層15包括墊氧化物(例如，氧化硅)層15a和氮化硅掩模層15b。

可以通過熱氧化或cvd工藝形成墊氧化物層15a?？梢酝ㄟ^物理汽相沉積(pvd)(諸如濺射方法)、cvd、等離子體增強(qiáng)化學(xué)汽相沉積(pecvd)、大氣壓化學(xué)汽相沉積(apcvd)、低壓cvd(lpcvd)、高密度等離子體cvd(hdpcvd)、原子層沉積(ald)和/或其它工藝形成氮化硅掩模層15b。

在一些實(shí)施例中，墊氧化物層15a的厚度在從約2nm至約15nm的范圍內(nèi)并且氮化硅掩模層15b的厚度在從約2nm至約50nm的范圍內(nèi)。在掩模層上方進(jìn)一步形成掩模圖案。例如，掩模圖案是由光刻操作形成的光刻膠圖案。

如圖1所示，通過使用掩模圖案作為蝕刻掩模，形成了墊氧化物層和氮化硅掩模層的硬掩模圖案15。

之后，如圖2所示，通過使用硬掩模圖案15作為蝕刻掩模，通過使用干蝕刻方法和/或濕蝕刻方法的溝槽蝕刻將襯底10圖案化成鰭結(jié)構(gòu)20。

在圖2中，在襯底10上方設(shè)置三個(gè)鰭結(jié)構(gòu)20。然而，鰭結(jié)構(gòu)的數(shù)量不限于三個(gè)。該數(shù)量可以小到一個(gè)或多于三個(gè)。此外，一個(gè)或多個(gè)偽鰭結(jié)構(gòu)可以設(shè)置為鄰近鰭結(jié)構(gòu)20的兩側(cè)以改進(jìn)圖案化工藝中的圖案保真度。

鰭結(jié)構(gòu)20可以由與襯底10相同的材料制成并且可以連續(xù)地從襯底10延伸。在這個(gè)實(shí)施例中，鰭結(jié)構(gòu)由si制成。鰭結(jié)構(gòu)20的硅層可以是固有的，或適當(dāng)?shù)負(fù)诫s有n-型雜質(zhì)或p-型雜質(zhì)。

在一些實(shí)施例中，鰭結(jié)構(gòu)20的寬度w1在從約5nm至約40nm的范圍內(nèi)，并且在其它實(shí)施例中，在從約7nm至約12nm的范圍內(nèi)。在一些實(shí)施例中，兩個(gè)鰭結(jié)構(gòu)之間的間距s1在從約10nm至約50nm的范圍內(nèi)。在一些實(shí)施例中，鰭結(jié)構(gòu)20的高度(沿著z方向)在從約100nm至約300nm的范圍內(nèi)，并且在其它實(shí)施例中在從約50nm至約100nm的范圍內(nèi)。

位于柵極結(jié)構(gòu)40(見圖5a)下方的鰭結(jié)構(gòu)20的下部可以稱為阱區(qū)域，并且鰭結(jié)構(gòu)20的上部可以稱為溝道區(qū)域。在柵極結(jié)構(gòu)40下方，阱區(qū)域嵌入在隔離絕緣層30(見圖5a)內(nèi)，并且溝道區(qū)域突出于隔離絕緣層30。溝道區(qū)域的下部也可以嵌入在隔離絕緣層30內(nèi)約1nm至約5nm的深度。

在一些實(shí)施例中，阱區(qū)域的高度在從約60nm至約100nm的范圍內(nèi)，并且溝道區(qū)域的高度在從約40nm至約60nm的范圍內(nèi)，并且在其它實(shí)施例中，在從約38nm至約55nm的范圍內(nèi)。

如圖3所示，在形成鰭結(jié)構(gòu)20之后，進(jìn)一步蝕刻襯底10以形成臺(tái)面狀10m。在其它實(shí)施例中，首先形成臺(tái)面狀10m，并且之后形成鰭結(jié)構(gòu)20。

在形成鰭結(jié)構(gòu)20和臺(tái)面狀10m之后，在鰭結(jié)構(gòu)之間的間隔中和/或在一個(gè)鰭結(jié)構(gòu)與在襯底上方形成的另一元件之間的間隔中形成隔離絕緣層30。隔離絕緣層30也可以稱為“淺溝槽隔離(sti)”層。用于隔離絕緣層30的絕緣材料可以包括氧化硅、氮化硅、氮氧化硅(sion)、siocn、氟摻雜的硅酸鹽玻璃(fsg)或低k介電材料的一層或多層。通過lpcvd(低壓化學(xué)汽相沉積)、等離子體cvd或可流動(dòng)cvd形成隔離絕緣層。在可流動(dòng)cvd中，沉積可流動(dòng)介電材料，而不是氧化硅。顧名思義，可流動(dòng)介電材料在沉積期間可以“流動(dòng)”以填充具有高高寬比的間隙或間隔。通常，各種化學(xué)物質(zhì)添加至含硅前體以允許沉積的膜流動(dòng)。在一些實(shí)施例中，添加氮?dú)滏I?？闪鲃?dòng)介電前體(特別地，可流動(dòng)氧化硅前體)的實(shí)例包括硅酸鹽、硅氧烷、甲基倍半硅氧烷(msq)、氫倍半硅氧烷(hsq)、msq/hsq、全氫硅氮烷(tcps)、全氫-聚硅氮烷(psz)、正硅酸乙酯(teos)或甲硅烷基胺(諸如三甲硅烷基胺(tsa))。這些可流動(dòng)氧化硅材料在多個(gè)操作工藝中形成。在沉積可流動(dòng)膜之后，將可流動(dòng)膜固化并且之后使可流動(dòng)膜退火以去除不期望的元素以形成氧化硅。當(dāng)去除不期望的元素時(shí)，可流動(dòng)膜致密和收縮。在一些實(shí)施例中，實(shí)施多個(gè)退火工藝。使可流動(dòng)膜固化和退火多于一次。可流動(dòng)膜可以摻雜有硼和/或磷。

如圖4所示，隔離絕緣層30首先形成為厚層以使鰭結(jié)構(gòu)嵌入在厚層內(nèi)，并且使厚層凹進(jìn)以暴露鰭結(jié)構(gòu)20的上部。在一些實(shí)施例中，從隔離絕緣層30的上表面的鰭結(jié)構(gòu)的高度h1在從約20nm至約100nm的范圍內(nèi)，并且在其它實(shí)施例中，在從約30nm至約50nm的范圍內(nèi)。在使隔離絕緣層30凹進(jìn)之后或之前，可以實(shí)施例如退火工藝的熱工藝以改進(jìn)隔離絕緣層30的質(zhì)量。在某些實(shí)施例中，通過在惰性氣體環(huán)境(諸如n2、ar或he環(huán)境)中在從約900℃至約1050℃的范圍內(nèi)的溫度下使用約1.5秒至約10秒的快速熱退火(rta)實(shí)施熱工藝。

如圖5a至圖5c所示，在形成隔離絕緣層30之后，在鰭結(jié)構(gòu)20上方形成柵極結(jié)構(gòu)40。圖5a是示例性立體圖，圖5b是沿著圖5a的線a-a的示例性截面圖并且圖5c是沿著圖5a的線b-b的示例性截面圖。圖6至圖14也是沿著圖5a的線b-b的示例性截面圖。

如圖5a所示，柵極結(jié)構(gòu)40在x方向上延伸，而鰭結(jié)構(gòu)20在y方向上延伸。

為了制造柵極結(jié)構(gòu)40，在隔離絕緣層30和暴露的鰭結(jié)構(gòu)20上方形成介電層和多晶硅層，并且之后實(shí)施圖案化操作以獲得包括柵極圖案44(由多晶硅制成)和介電層42的柵極結(jié)構(gòu)。在一些實(shí)施例中，通過使用硬掩模圖案化多晶硅層并且將保留在柵極圖案44上的硬掩模作為覆蓋絕緣層46。硬掩模(覆蓋絕緣層46)包括絕緣材料的一層或多層。在一些實(shí)施例中，覆蓋絕緣層46包括在氧化硅層上方形成的氮化硅層。在其它實(shí)施例中，覆蓋絕緣層46包括在氮化硅層上方形成的氧化硅層。可以通過cvd、pvd、ald、電子束蒸發(fā)或其它合適的工藝形成用于覆蓋絕緣層46的絕緣材料。在一些實(shí)施例中，介電層42可以包括氧化硅、氮化硅、氮氧化硅或高k電介質(zhì)的一層或多層。在一些實(shí)施例中，介電層42的厚度在從約2nm至約20nm的范圍內(nèi)，并且在其它實(shí)施例中，在從約2nm至約10nm的范圍內(nèi)。在一些實(shí)施例中，柵極結(jié)構(gòu)的高度h2在從約50nm至約400nm的范圍內(nèi)，并且在其它實(shí)施例中，在從約100nm至約200nm的范圍內(nèi)。

在一些實(shí)施例中，采用柵極置換技術(shù)。在這種情況下，柵極圖案44和介電層42分別是隨后去除的偽柵電極和偽柵極介電層。如果采用前柵極技術(shù)，柵極圖案44和介電層42用作柵電極和柵極介電層。

此外，在柵極圖案的兩個(gè)側(cè)壁上形成柵極側(cè)壁間隔件48。側(cè)壁間隔件48包括通過cvd、pvd、ald、電子束蒸發(fā)或其它合適的工藝形成的絕緣材料(諸如sio2、sin、sion、siocn或sicn)的一層或多層。低k介電材料可以用作側(cè)壁間隔件。通過形成絕緣材料的毯狀層并且實(shí)施各向異性蝕刻形成側(cè)壁間隔件48。在一個(gè)實(shí)施例中，側(cè)壁間隔件層由氮化硅基材料(諸如sin、sion、siocn或sicn)制成。

之后，如圖6所示，在鰭結(jié)構(gòu)20上方形成鰭掩模層50。鰭掩模層50由包括氮化硅基材料(諸如sin、sion、siocn或sicn)的介電材料制成。在一個(gè)實(shí)施例中，sin用作鰭掩模層50。通過cvd、pvd、ald、電子束蒸發(fā)或其它合適的工藝形成鰭掩模層50。在一些實(shí)施例中，鰭掩模層50的厚度在從約30nm至約70nm的范圍內(nèi)。

在一些實(shí)施例中，分別形成鰭掩模層50和用于柵極結(jié)構(gòu)的側(cè)壁間隔件48。在其它實(shí)施例中，相同的毯狀層用于鰭掩模層50和側(cè)壁間隔件48。

在形成鰭掩模層50之后，通過干蝕刻和/或濕蝕刻操作使鰭結(jié)構(gòu)20的上部凹進(jìn)并且去除設(shè)置在突出于隔離絕緣層的鰭結(jié)構(gòu)的側(cè)面和頂面上的鰭掩模層50的部分。如圖7所示，使鰭結(jié)構(gòu)20的上部向下凹進(jìn)(蝕刻)至等于或低于隔離絕緣層30的上表面上的鰭掩模層50的上表面的水平。通過調(diào)整蝕刻條件(例如，過蝕刻時(shí)間)，鰭掩模層50保留在隔離絕緣層30的上表面上。在一些實(shí)施例中，保留的鰭掩模層50的厚度在從約2nm至約10nm的范圍內(nèi)。

之后，如圖8所示，在凹進(jìn)的鰭結(jié)構(gòu)20上方形成外延源極/漏極結(jié)構(gòu)60。外延源極/漏極結(jié)構(gòu)60由與鰭結(jié)構(gòu)20(溝道區(qū)域)具有不同晶格常數(shù)的半導(dǎo)體材料的一層或多層制成。當(dāng)鰭結(jié)構(gòu)由si制成時(shí)，外延源極/漏極結(jié)構(gòu)60包括用于n-溝道finfet的sip、sic或sicp以及用于p-溝道finfet的sige或ge。在凹進(jìn)的鰭結(jié)構(gòu)的上部上方外延形成外延源極/漏極結(jié)構(gòu)60。由于形成為鰭結(jié)構(gòu)20的襯底的晶向(例如，(100)平面)，因此外延源極/漏極結(jié)構(gòu)60橫向生長并且具有類金剛石狀。

可以在約600至800℃的溫度下約80至150托的壓力下，通過使用含si氣體(諸如sih4、si2h6或sicl2h2)、含ge氣體(諸如geh4、ge2h6或gecl2h2)、含c氣體(諸如ch4或c2h6)和/或摻雜氣體(諸如ph3)生長外延源極/漏極結(jié)構(gòu)60?？梢苑謩e通過外延工藝形成用于n-溝道fet的源極/漏極結(jié)構(gòu)和用于p-溝道fet的源極/漏極結(jié)構(gòu)。

如圖8所示，由于鰭結(jié)構(gòu)和保留在鰭結(jié)構(gòu)之間的隔離絕緣層的上表面上的鰭掩模層50之間相對(duì)較小的間隔，因此在每個(gè)第一鰭結(jié)構(gòu)20上方形成的鄰近的外延源極/漏極結(jié)構(gòu)合并，從而使得合并的第二外延源極/漏極結(jié)構(gòu)60和位于隔離絕緣層30的上表面上的鰭掩模層50形成了空隙或間隙(空氣間隙)65。

具體地，由于隔離絕緣層30的上表面上的鰭掩模層50，使得空隙65的高度h2大于在隔離絕緣層30的上表面上沒有保留鰭掩模層50的情況。在一些實(shí)施例中，從鰭掩模層50的上表面測量的空隙的高度h2在從約10nm至約30nm的范圍內(nèi)，并且在其它實(shí)施例中，在從約15nm至約25nm的范圍內(nèi)。此外，由于保留的鰭掩模層50，因此在鰭蝕刻期間保護(hù)了隔離絕緣層30。

如圖9所示，在形成外延源極/漏極結(jié)構(gòu)60之后，在外延源極/漏極結(jié)構(gòu)60上方形成硅化物層70。

在外延源極/漏極結(jié)構(gòu)60上方形成金屬材料(諸如ni、ti、ta和/或w)，并且實(shí)施退火操作以形成硅化物層70。在其它實(shí)施例中，在外延源極/漏極結(jié)構(gòu)60上方形成硅化物材料(諸如nisi、tisi、tasi和/或wsi)，并且可以實(shí)施退火操作。在約250℃至約850℃地方溫度下實(shí)施退火操作。通過cvd或ald形成金屬材料或硅化物材料。在一些實(shí)施例中，硅化物層70的厚度在從約4nm至約10nm的范圍內(nèi)。在退火操作之前或之后，選擇性地去除在隔離絕緣層30上方形成的金屬材料或硅化物材料。

之后，形成金屬柵極結(jié)構(gòu)(未示出)。在形成硅化物層70之后，去除并且由金屬柵極結(jié)構(gòu)(金屬柵電極和柵極介電層)替換偽柵極結(jié)構(gòu)(偽柵電極44和偽柵極介電層42)。

在某些實(shí)施例中，在偽柵極結(jié)構(gòu)上方形成第一層間介電層并且實(shí)施平坦化操作(諸如化學(xué)機(jī)械拋光(cmp)工藝或回蝕刻工藝)以暴露偽柵電極44的上表面。之后，分別通過適當(dāng)?shù)奈g刻工藝去除偽柵電極44和偽柵極介電層42以形成柵極開口。在柵極開口中形成包括柵極介電層和金屬柵電極的金屬柵極結(jié)構(gòu)。

可以在設(shè)置在鰭結(jié)構(gòu)20的溝道區(qū)域上方的界面層(未示出)上方形成柵極介電層。在一些實(shí)施例中，該界面層可以包括具有0.2nm至1.5nm的厚度的氧化硅或氧化鍺。在其它實(shí)施例中，界面層的厚度在從約0.5nm至約1.0nm的范圍內(nèi)。

柵極介電層包括介電材料(諸如氧化硅、氮化硅或高k介電材料)、其它合適的介電材料和/或它們的組合的一層或多層。高k介電材料的實(shí)例包括hfo2、hfsio、hfsion、hftao、hftio、hfzro、氧化鋯、氧化鋁、氧化鈦、二氧化鉿-氧化鋁(hfo2-al2o3)合金、其它合適的高k介電材料和/或它們的組合。例如，通過化學(xué)汽相沉積(cvd)、物理汽相沉積(pvd)、原子層沉積(ald)、高密度等離子體cvd(hdpcvd)或其它合適的方法和/或它們的組合形成柵極介電層。在一些實(shí)施例中，柵極介電層的厚度在從約1nm至約10nm的范圍內(nèi)，并且在其它實(shí)施例中，可以在從約2nm至約7nm的范圍內(nèi)。

在柵極介電層上方形成金屬柵電極。金屬柵電極包括任何合適的金屬材料(諸如鋁、銅、鈦、鉭、鈷、鉬、氮化鉭、硅化鎳、硅化鈷、tin、wn、tial、tialn、tacn、tac、tasin、金屬合金、其它合適的材料和/或它們的組合)的一層或多層。

在本發(fā)明的某些實(shí)施例中，一個(gè)或多個(gè)功函調(diào)整層(未示出)可以插入在柵極介電層和金屬柵電極之間。功函調(diào)整層由諸如tin、tan、taalc、tic、tac、co、al、tial、hfti、tisi、tasi或tialc的單層或這些材料的兩種或多種的多層的導(dǎo)電材料制成。對(duì)于n-溝道finfet，tan、taalc、tin、tic、co、tial、hfti、tisi和tasi的一種或多種用作功函調(diào)整層，并且對(duì)于p-溝道finfet，tialc、al、tial、tan、taalc、tin、tic和co的一種或多種用作功函調(diào)整層。

在沉積用于金屬柵極結(jié)構(gòu)的適當(dāng)?shù)牟牧现?，?shí)施諸如cmp的平坦化操作。

之后，如圖10所示，在形成的金屬柵極結(jié)構(gòu)和源極/漏極結(jié)構(gòu)60上方形成絕緣層80(作為接觸蝕刻停止層)，并且之后形成第二層間介電層85。絕緣層80是絕緣材料的一層或多層。在一個(gè)實(shí)施例中，絕緣層80由通過cvd形成的氮化硅制成。

如圖11所示，通過使用包括光刻的圖案化操作，在第二層間介電層85和絕緣層80中形成接觸孔90以暴露具有硅化物層70的外延源極和漏極結(jié)構(gòu)60。

之后，如圖12所示，用導(dǎo)電材料填充接觸孔，從而形成接觸插塞100。接觸插塞100可以包括任何合適的金屬(諸如co、w、ti、ta、cu、al和/或ni)和/或它們的氮化物的單層或多層。

在形成接觸插塞之后，進(jìn)一步實(shí)施cmos工藝以形成各個(gè)部件(諸如額外的層間介電層、接觸件/通孔、互連金屬層和鈍化層等)。

另外，在打開接觸孔90之后，形成硅化物層70。在這種情況下，在形成如圖8所示的外延源極/漏極結(jié)構(gòu)60之后，形成金屬柵極結(jié)構(gòu)、絕緣層80(接觸蝕刻停止層)和層間介電層85，而沒有形成硅化物層。之后，在絕緣層80和層間介電層85中形成接觸孔以暴露外延源極/漏極結(jié)構(gòu)60的上表面，并且之后在外延源極/漏極結(jié)構(gòu)60的上表面上形成硅化物層。在形成硅化物層之后，在接觸通孔中形成導(dǎo)電材料，從而形成接觸插塞。

圖13和圖14示出了根據(jù)本發(fā)明的另一實(shí)施例的用于制造finfet器件的各個(gè)階段的示例性截面圖。

如圖13所示，在參照?qǐng)D7描述的鰭掩模層50和鰭結(jié)構(gòu)20的凹進(jìn)蝕刻期間，設(shè)置在鰭結(jié)構(gòu)20的側(cè)壁上的鰭掩模層50的一些下部保留而沒有被蝕刻掉，從而形成袖狀部分55。在一些實(shí)施例中，袖狀部分55的高度h3在從約1nm至約10nm的范圍內(nèi)。

之后，如圖14所示，類似于圖8，形成外延源極/漏極結(jié)構(gòu)60，從而形成空隙65’。在這個(gè)實(shí)施例中，由于袖狀部分55，空隙65’的高度h4大于圖8中的高度h2。在一些實(shí)施例中，高度h4在從約20nm至約35nm的范圍內(nèi)。

在本發(fā)明中，由于在外延源極/漏極結(jié)構(gòu)和隔離絕緣層(sti)之間形成了空隙，因此可以減小源極/漏極結(jié)構(gòu)的寄生電容。此外，通過讓鰭掩模層(例如，sin)保留在隔離絕緣層的上表面上，空隙的高度(尺寸)可以更大。

應(yīng)該明白，不是所有的優(yōu)勢都已經(jīng)在此處討論，沒有特定的優(yōu)勢對(duì)所有實(shí)施例或?qū)嵗际切枰模⑶移渌菍?shí)施例可以提供不同的優(yōu)勢。

根據(jù)本發(fā)明的一個(gè)方面，在制造包括finfet的半導(dǎo)體器件的方法中，在襯底上方形成第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)。在平面視圖中，第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)在第一方向上延伸。在襯底上方形成隔離絕緣層以使第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的下部嵌入在隔離絕緣層內(nèi)并且第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的上部從隔離絕緣層暴露。在第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的部分上方形成柵極結(jié)構(gòu)。該柵極結(jié)構(gòu)包括柵極圖案、介電層(設(shè)置在柵極圖案與第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)之間)以及覆蓋絕緣層(設(shè)置在柵極圖案上方)。在平面視圖中，柵極結(jié)構(gòu)在與第一方向相交的第二方向上延伸。在突出于隔離絕緣層并且未由柵極結(jié)構(gòu)覆蓋的第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的側(cè)壁上以及隔離絕緣層的上表面上形成鰭掩模層。使第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的上部凹進(jìn)。在凹進(jìn)的第一鰭結(jié)構(gòu)上方形成第一外延源極/漏極結(jié)構(gòu)，并且在凹進(jìn)的第二鰭結(jié)構(gòu)上方形成第二外延源極/漏極結(jié)構(gòu)。在第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的凹進(jìn)的上部中，去除了設(shè)置在第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的側(cè)壁上的鰭掩模層，而保留了設(shè)置在隔離絕緣層的上表面上的鰭掩模層。合并第一外延源極/漏極結(jié)構(gòu)和第二外延源極/漏極結(jié)構(gòu)，從而使得在合并的第一外延源極/漏極結(jié)構(gòu)和第二外延源極/漏極結(jié)構(gòu)與在隔離絕緣層的上表面上保留的鰭掩模層之間形成空隙。

在上述方法中，其中，所述鰭掩模層由氮化硅形成。

在上述方法中，其中，在所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的所述凹進(jìn)的上部中，所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)向下凹進(jìn)至低于所述隔離絕緣層的所述上表面。

在上述方法中，還包括，在形成所述第一外延源極/漏極結(jié)構(gòu)和所述第二外延源極/漏極結(jié)構(gòu)之后：在所述合并的第一外延源極/漏極結(jié)構(gòu)和第二外延源極/漏極結(jié)構(gòu)上形成硅化物層；形成層間絕緣層；在所述層間絕緣層中形成開口；以及在所述開口中的所述硅化物層上方形成導(dǎo)電材料。

在上述方法中，還包括，在形成所述第一外延源極/漏極結(jié)構(gòu)和所述第二外延源極/漏極結(jié)構(gòu)之后：在所述合并的第一外延源極/漏極結(jié)構(gòu)和第二外延源極/漏極結(jié)構(gòu)上形成硅化物層；形成層間絕緣層；在所述層間絕緣層中形成開口；以及在所述開口中的所述硅化物層上方形成導(dǎo)電材料，在形成所述層間絕緣層之前，形成所述硅化物層。

在上述方法中，還包括，在形成所述第一外延源極/漏極結(jié)構(gòu)和所述第二外延源極/漏極結(jié)構(gòu)之后：在所述合并的第一外延源極/漏極結(jié)構(gòu)和第二外延源極/漏極結(jié)構(gòu)上形成硅化物層；形成層間絕緣層；在所述層間絕緣層中形成開口；以及在所述開口中的所述硅化物層上方形成導(dǎo)電材料，在形成所述開口之后，形成所述硅化物層。

在上述方法中，還包括，在形成所述第一外延源極/漏極結(jié)構(gòu)和所述第二外延源極/漏極結(jié)構(gòu)之后：在所述合并的第一外延源極/漏極結(jié)構(gòu)和第二外延源極/漏極結(jié)構(gòu)上形成硅化物層；形成層間絕緣層；在所述層間絕緣層中形成開口；以及在所述開口中的所述硅化物層上方形成導(dǎo)電材料，還包括在形成所述層間絕緣層之前，形成絕緣層。

在上述方法中，還包括，在形成所述第一外延源極/漏極結(jié)構(gòu)和所述第二外延源極/漏極結(jié)構(gòu)之后：去除所述覆蓋絕緣層、所述柵極圖案和所述介電層以制成柵極間隔；在所述柵極間隔中形成柵極介電層；以及在所述柵極間隔中的所述柵極介電層上形成柵電極。

根據(jù)本發(fā)明的另一方面，在制造包括finfet的半導(dǎo)體器件的方法中，在襯底上方形成第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)。在平面視圖中，第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)在第一方向上延伸。在襯底上方形成隔離絕緣層以使第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的下部嵌入在隔離絕緣層內(nèi)并且第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的上部從隔離絕緣層暴露。在第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的部分上方形成柵極結(jié)構(gòu)。該柵極結(jié)構(gòu)包括柵極圖案、介電層(設(shè)置在柵極圖案與第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)之間)以及覆蓋絕緣層(設(shè)置在柵極圖案上方)。在平面視圖中，柵極結(jié)構(gòu)在與第一方向相交的第二方向上延伸。在突出于隔離絕緣層并且未由柵極結(jié)構(gòu)覆蓋的第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的側(cè)壁上以及隔離絕緣層的上表面上形成鰭掩模層。使第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的上部凹進(jìn)。在凹進(jìn)的第一鰭結(jié)構(gòu)上方形成第一外延源極/漏極結(jié)構(gòu)，并且在凹進(jìn)的第二鰭結(jié)構(gòu)上方形成第二外延源極/漏極結(jié)構(gòu)。在第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的凹進(jìn)的上部中，保留了設(shè)置在第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的側(cè)壁上的鰭掩模層的下部以及設(shè)置在隔離絕緣層的上表面上的鰭掩模層。合并第一外延源極/漏極結(jié)構(gòu)和第二外延源極/漏極結(jié)構(gòu)，從而使得在合并的第一外延源極/漏極結(jié)構(gòu)和第二外延源極/漏極結(jié)構(gòu)與在隔離絕緣層的上表面上的保留的鰭掩模層之間形成空隙。

在上述方法中，其中，所述鰭掩模層由氮化硅形成。

在上述方法中，其中，在所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)的所述凹進(jìn)的上部中，所述第一鰭結(jié)構(gòu)和所述第二鰭結(jié)構(gòu)向下凹進(jìn)至低于所述隔離絕緣層的所述上表面。

在上述方法中，其中，從所述隔離絕緣層的所述上表面的所述鰭掩模層的保留的下部的高度在從1nm至10nm的范圍內(nèi)。

在上述方法中，還包括，在形成所述第一外延源極/漏極結(jié)構(gòu)和所述第二外延源極/漏極結(jié)構(gòu)之后：在所述合并的第一外延源極/漏極結(jié)構(gòu)和第二外延源極/漏極結(jié)構(gòu)上形成硅化物層；形成層間絕緣層；在所述層間絕緣層中形成開口；以及在所述開口中的所述硅化物層上方形成導(dǎo)電材料。

在上述方法中，還包括，在形成所述第一外延源極/漏極結(jié)構(gòu)和所述第二外延源極/漏極結(jié)構(gòu)之后：在所述合并的第一外延源極/漏極結(jié)構(gòu)和第二外延源極/漏極結(jié)構(gòu)上形成硅化物層；在形成所述硅化物層之后，形成層間絕緣層；在所述層間絕緣層中形成開口；以及在所述開口中的所述硅化物層上方形成導(dǎo)電材料。

在上述方法中，還包括，在形成所述第一外延源極/漏極結(jié)構(gòu)和所述第二外延源極/漏極結(jié)構(gòu)之后：去除所述覆蓋絕緣層、所述柵極圖案和所述介電層以制成柵極間隔；在所述柵極間隔中形成柵極介電層；以及在所述柵極間隔中的所述柵極介電層上形成柵電極。

根據(jù)本發(fā)明的另一方面，半導(dǎo)體器件包括隔離絕緣層、第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)、柵極結(jié)構(gòu)、源極/漏極結(jié)構(gòu)和介電層。隔離絕緣層設(shè)置在襯底上方。第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)都設(shè)置在襯底上方，并且在平面視圖中在第一方向上延伸。柵極結(jié)構(gòu)設(shè)置在第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)的部分上方，并且在與第一方向相交的第二方向上延伸。介電層設(shè)置在隔離絕緣層的上表面上。使未由柵極結(jié)構(gòu)覆蓋的第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)凹進(jìn)至低于隔離絕緣層的上表面。在凹進(jìn)的第一鰭結(jié)構(gòu)和第二鰭結(jié)構(gòu)上方形成源極/漏極結(jié)構(gòu)，在源極/漏極結(jié)構(gòu)和介電層之間形成空隙。

在上述半導(dǎo)體器件中，其中，所述介電層由氮化硅形成。

在上述半導(dǎo)體器件中，其中，其中，所述介電層具有袖狀。

在上述半導(dǎo)體器件中，其中，所述介電層由氮化硅形成，還包括：層間介電層，設(shè)置在所述第一柵極結(jié)構(gòu)和所述源極/漏極結(jié)構(gòu)上方；硅化物層，形成在所述源極/漏極結(jié)構(gòu)上；以及接觸插塞，形成在所述層間介電層中并且連接至所述硅化物層。

在上述半導(dǎo)體器件中，其中，所述介電層由氮化硅形成，從所述介電層的上表面的所述空隙的高度在從15nm至25nm的范圍內(nèi)。

上面概述了若干實(shí)施例的特征，使得本領(lǐng)域人員可以更好地理解本發(fā)明的方面。本領(lǐng)域人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或修改用于實(shí)施與本人所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。