大體上，本發(fā)明是關(guān)于集成電路與半導(dǎo)體裝置的領(lǐng)域，并且更特別的是關(guān)于閃存胞(flashmemorycell)。

背景技術(shù)：

諸如cpu、儲(chǔ)存裝置、asic(特定應(yīng)用集成電路)及類(lèi)似先進(jìn)集成電路在制作時(shí)，需要根據(jù)已指定電路布局，在給定芯片面積上形成大量電路組件。在各式各樣的電子電路中，場(chǎng)效應(yīng)晶體管代表一種重要類(lèi)型的電路組件，其實(shí)質(zhì)決定此等集成電路的效能。大體上，目前經(jīng)實(shí)踐用于形成場(chǎng)效應(yīng)晶體管(fet)的制程技術(shù)有多種，其中，就許多類(lèi)型的復(fù)雜電路系統(tǒng)而言，金屬氧化物半導(dǎo)體(mos)技術(shù)鑒于操作速度及/或功率消耗及/或成本效益，由于特性?xún)?yōu)越，是目前最有前途的其中一種方法。于使用例如cmos技術(shù)制作復(fù)雜集成電路期間，舉例來(lái)說(shuō)，數(shù)百萬(wàn)個(gè)n溝道晶體管及/或p溝道晶體管是在包括結(jié)晶半導(dǎo)體層的基材上形成。

雖然尖端平面型晶體管架構(gòu)就效能及控制性可獲得顯著優(yōu)點(diǎn)，但鑒于進(jìn)一步裝置擴(kuò)縮，已提出新的晶體管組態(tài)，其中可提供“三維”架構(gòu)以嘗試獲得所欲溝道寬度，而同一時(shí)間，仍對(duì)流經(jīng)溝道區(qū)的電流維持優(yōu)越的控制性。為此，已提供所謂的finfet，可在里面于soi(硅絕緣體)基材的薄主動(dòng)層中形成硅的薄片或鰭片，其中至少可在鰭片的兩側(cè)壁上、且可能在其頂端表面上，提供柵極介電材料與門(mén)極介電材料，藉以實(shí)現(xiàn)“雙閘”或“三閘”晶體管，其溝道區(qū)可全空乏。一般而言，在尖端應(yīng)用中，半導(dǎo)體(例如：硅)鰭片的寬度等級(jí)為10nm至20nm，且其高度等級(jí)為30nm至40nm。因此，finfet晶體管架構(gòu)在本文中亦可稱(chēng)為多閘晶體管柵極，可就提升柵極電極連至各個(gè)溝道區(qū)的有效耦合提供優(yōu)點(diǎn)，但不需要對(duì)應(yīng)縮減柵極介電材料的厚度。此外，通過(guò)提供此非平面型晶體管架構(gòu)，亦可增加有效溝道寬度，以使得對(duì)于給定的整體晶體管尺寸，可增強(qiáng)電流驅(qū)動(dòng)能力?；谶@些理由，為了以非平面型晶體管架構(gòu)為基礎(chǔ)提供增強(qiáng)的晶體管效能，已下了很大的努力。

注意到的是，平面型及三維晶體管裝置兩者都可根據(jù)取代柵極方法或門(mén)極先制方法來(lái)形成。在取代柵極技巧中，所謂的“虛設(shè)”或犧牲柵極結(jié)構(gòu)在初始時(shí)形成，并且在進(jìn)行用以形成裝置的許多程序操作中留在原位，例如形成摻雜源極/漏極區(qū)，進(jìn)行退火程序以修復(fù)因離子布植程序?qū)乃斐傻钠茐?，并且活化植入的摻質(zhì)材料。在程序流程中的一些制點(diǎn)，移除犧牲柵極結(jié)構(gòu)以界定就裝置形成hkmg柵極結(jié)構(gòu)處的柵極凹穴。另一方面，使用柵極先制技巧涉及跨布基材形成材料層堆疊，其中材料堆疊包括高k柵極絕緣層(具有大于5的介電常數(shù)k)、一或多個(gè)金屬層、多晶硅層、以及保護(hù)性覆蓋層，例如氮化硅。進(jìn)行一或多個(gè)蝕刻程序以圖型化材料堆疊，藉以就晶體管裝置界定基本柵極結(jié)構(gòu)。根據(jù)本發(fā)明的電熔絲的形成可輕易地在取代柵極與柵極先制兩程序流程中整合。

另一方面，逐漸地可能必須將非揮發(fā)性閃存胞并入精細(xì)的半導(dǎo)體裝置中，其中閃存技巧代表一種有前途的技術(shù)，可將里面的mos技術(shù)有效率地應(yīng)用于形成儲(chǔ)存胞。為此，基本上，提供一種場(chǎng)效應(yīng)晶體管，里面的晶體管操作受到控制，另一方面，是通過(guò)柵極電極來(lái)提供，如以上所述，其另外包括與控制柵極電極電氣絕緣、并與場(chǎng)效應(yīng)晶體管的溝道區(qū)及漏極區(qū)電氣絕緣的浮動(dòng)?xùn)艠O。浮動(dòng)?xùn)艠O代表性場(chǎng)效應(yīng)晶體管的控制柵極電極內(nèi)的介電電荷儲(chǔ)存區(qū)，并且可保持靜置的電荷載子，其進(jìn)而影響場(chǎng)效應(yīng)晶體管的電流流動(dòng)行為。浮動(dòng)?xùn)艠O中靜置的電荷載子可在建立特定操作模式時(shí)予以注射，其亦稱(chēng)為存儲(chǔ)胞的編程設(shè)計(jì)，其中本身有負(fù)作用，諸如熱載子注射及類(lèi)似者，亦即，任何類(lèi)型的漏電流產(chǎn)生機(jī)制，可能會(huì)產(chǎn)生電荷載子并入電荷儲(chǔ)存區(qū)的現(xiàn)象。所以，在正常操作模式中，注入電荷儲(chǔ)存區(qū)的電荷載子從而可能顯著影響流經(jīng)晶體管溝道區(qū)的電流，這可通過(guò)適當(dāng)?shù)目刂齐娐废到y(tǒng)來(lái)偵檢。另一方面，存儲(chǔ)胞一經(jīng)抹除，便可移除電荷儲(chǔ)存區(qū)中的電荷載子，舉例來(lái)說(shuō)，通過(guò)建立適當(dāng)?shù)碾妷簵l件來(lái)移除，由此建立場(chǎng)效應(yīng)晶體管在正常操作模式期間的可偵檢的不同操作行為，亦即以標(biāo)準(zhǔn)供應(yīng)電壓進(jìn)行操作期間的行為。

閃存胞(即包含浮動(dòng)?xùn)艠O的場(chǎng)效應(yīng)晶體管的閃存胞)的概念雖然提供具有中等高信息密度與低訪(fǎng)問(wèn)時(shí)間的非揮發(fā)性?xún)?chǔ)存機(jī)制，事實(shí)仍證明，進(jìn)一步裝置擴(kuò)縮及相對(duì)精細(xì)掩膜技術(shù)的兼容性可能難以基于用于形成非揮發(fā)性?xún)?chǔ)存晶體管的習(xí)知概念來(lái)達(dá)成。尤其是，過(guò)去尚未能成功形成與finfet裝置整合的閃存胞。

鑒于上述情況，本發(fā)明提供相較于所屬技術(shù)領(lǐng)域已改善效能特性、并且整合于制造finfet裝置的程序流程里的(快閃)存儲(chǔ)胞。

技術(shù)實(shí)現(xiàn)要素：

以下介紹本發(fā)明的簡(jiǎn)化概要，以便對(duì)本發(fā)明的一些態(tài)樣有基本的了解。本概要并非本發(fā)明的詳盡概述。用意不在于指認(rèn)本發(fā)明的重要或關(guān)鍵要素，或敘述本發(fā)明的范疇。目的僅在于以簡(jiǎn)化形式介紹一些概念，作為下文更詳細(xì)說(shuō)明的引言。

大體上，本文中所揭示的專(zhuān)利目標(biāo)是關(guān)于閃存胞。根據(jù)本發(fā)明，閃存胞可基于finfet裝置來(lái)形成。尤其是，可在晶圓的邏輯區(qū)中finfet裝置的制造程序流程中整合晶圓的記憶區(qū)中閃存胞的制造。

提供一種制造半導(dǎo)體裝置的方法，其包括提供半導(dǎo)體基材，例如半導(dǎo)體主體基材或soi基材，在半導(dǎo)體基材的邏輯區(qū)中形成第一多個(gè)半導(dǎo)體鰭片，在半導(dǎo)體基材的記憶區(qū)中形成第二多個(gè)半導(dǎo)體鰭片，在第一多個(gè)半導(dǎo)體鰭片的鰭片之間及第二多個(gè)半導(dǎo)體鰭片的鰭片之間形成絕緣層(例如，可由二氧化硅所組成或包含二氧化硅的氧化物層)，在第一與第二多個(gè)半導(dǎo)體鰭片及絕緣層上方形成電極層，自柵極電極層起在邏輯區(qū)中的第一多個(gè)半導(dǎo)體鰭片的半導(dǎo)體鰭片上方形成(finfet裝置的)柵極，以及自柵極電極層起在邏輯區(qū)中第二多個(gè)半導(dǎo)體鰭片的諸半導(dǎo)體鰭片之間形成(存儲(chǔ)胞的)感測(cè)柵極與控制柵極。自相同的電極層起形成位在邏輯區(qū)的柵極、及感測(cè)柵極與控制柵極。

再者，提供一種形成半導(dǎo)體裝置的方法，其包括在晶圓的邏輯區(qū)中形成finfet裝置，并且在晶圓的記憶區(qū)中形成閃存胞。邏輯區(qū)中形成具有第一高度的第一半導(dǎo)體鰭片，并且在記憶區(qū)中形成具有比第一高度更大的第二高度的第二半導(dǎo)體鰭片。再者，在第一與第二半導(dǎo)體鰭片上方形成電極層，并且自電極層起在第一半導(dǎo)體鰭片上方形成finfet裝置的柵極。再者，自電極層起，形成與諸第二半導(dǎo)體鰭片的半導(dǎo)體鰭片的第一側(cè)壁鄰接的存儲(chǔ)胞的感測(cè)柵極、以及與所述第二半導(dǎo)體鰭片的該半導(dǎo)體鰭片的第二側(cè)壁鄰接的存儲(chǔ)胞的控制柵極。

另外，提供一種制造閃存胞的方法，其包括在半導(dǎo)體基材上形成多個(gè)半導(dǎo)體鰭片，就多個(gè)半導(dǎo)體鰭片的子集形成浮動(dòng)?xùn)艠O，以及在多個(gè)半導(dǎo)體鰭片之間形成第一絕緣層。使第一絕緣層凹陷至比多個(gè)半導(dǎo)體鰭片的高度更小的高度，并且在多個(gè)半導(dǎo)體鰭片的子集上方形成犧牲柵極。在諸犧牲柵極之間形成第二絕緣層，之后，移除犧牲柵極。在第一絕緣層中形成凹口，并且就多個(gè)半導(dǎo)體鰭片的子集在凹口中形成感測(cè)柵極與控制柵極。第一與第二絕緣層可以是氧化物層。

此外，提供一種閃存胞，其包括形成于半導(dǎo)體基材上的半導(dǎo)體鰭片，例如半導(dǎo)體主體基材或soi基材，其中，半導(dǎo)體鰭片包含第一側(cè)壁及第二側(cè)壁。閃存胞亦包括鄰接于半導(dǎo)體鰭片的第一側(cè)壁而成的感測(cè)柵極、形成于感測(cè)柵極與半導(dǎo)體鰭片的第一側(cè)壁之間的第一高k介電質(zhì)(舉例而言，k>5)、與半導(dǎo)體鰭片的第二側(cè)壁鄰接的控制柵極、配置于控制柵極與半導(dǎo)體鰭片的第二側(cè)壁之間的浮動(dòng)?xùn)艠O、以及形成于浮動(dòng)?xùn)艠O與控制柵極之間的第二高k介電質(zhì)(舉例而言，k>5)。

附圖說(shuō)明

本發(fā)明可搭配附圖參照以下說(shuō)明來(lái)了解，其中相似的參考組件符號(hào)表示相似的組件，并且其中：

圖1圖根據(jù)本發(fā)明的一實(shí)施例展示閃存胞；以及

圖2a至2l繪示用于制造與圖1所示類(lèi)似的閃存胞的例示性程序流程。

盡管本文所揭示的專(zhuān)利目標(biāo)易受各種修改和替代形式所影響，其特定具體實(shí)施例仍已通過(guò)圖式中的實(shí)施例予以表示并且在本文中予以詳述。然而，應(yīng)了解的是，本文中特定具體實(shí)施例的說(shuō)明用意不在于將本發(fā)明限制于所揭示的特定形式，相反地，如隨附權(quán)利要求書(shū)所界定，用意在于涵蓋落于本發(fā)明的精神及范疇內(nèi)的所有修改、均等例、及替代方案。

具體實(shí)施方式

下面說(shuō)明本發(fā)明的各項(xiàng)說(shuō)明性具體實(shí)施例。為了澄清，本說(shuō)明書(shū)中并未說(shuō)明實(shí)際實(shí)作態(tài)樣的所有特征。當(dāng)然，將會(huì)領(lǐng)會(huì)的是，在開(kāi)發(fā)任何此實(shí)際具體實(shí)施例時(shí)，必須做出許多實(shí)作態(tài)樣特定決策才能達(dá)到開(kāi)發(fā)者的特定目的，例如符合系統(tǒng)有關(guān)及業(yè)務(wù)有關(guān)的限制條件，這些限制條件會(huì)隨實(shí)作態(tài)樣不同而變。此外，將了解的是，此一開(kāi)發(fā)努力可能復(fù)雜且耗時(shí)，雖然如此，仍會(huì)是受益于本發(fā)明的所屬領(lǐng)域技術(shù)人員的例行工作。

以下具體實(shí)施例經(jīng)充分詳述而使所屬領(lǐng)域技術(shù)人員能夠利用本發(fā)明。要理解的是，其它具體實(shí)施例基于本發(fā)明將顯而易見(jiàn)，并且可施作系統(tǒng)、結(jié)構(gòu)、程序或機(jī)械變更而不脫離本發(fā)明的范疇。在以下說(shuō)明中，提出特定數(shù)值細(xì)節(jié)是為了得以透徹理解本發(fā)明。然而，將顯而易見(jiàn)的是，本發(fā)明的具體實(shí)施例無(wú)需此等特定細(xì)節(jié)也可予以實(shí)踐。為了避免混淆本發(fā)明，并且詳細(xì)揭示一些眾所周知的電路、系統(tǒng)配置、結(jié)構(gòu)組態(tài)以及程序步驟。

本發(fā)明現(xiàn)將參照附圖來(lái)說(shuō)明。各種結(jié)構(gòu)、系統(tǒng)及裝置在圖式中只是為了闡釋而繪示，為的是不要因所屬領(lǐng)域技術(shù)人員眾所周知的細(xì)節(jié)而混淆本發(fā)明。雖然如此，仍將附圖包括進(jìn)來(lái)以說(shuō)明并闡釋本發(fā)明的說(shuō)明性實(shí)施例。本文中使用的字組及詞組應(yīng)了解并詮釋為與所屬領(lǐng)域技術(shù)人員了解的字組及詞組具有一致的意義。與所屬領(lǐng)域技術(shù)人員了解的通?；驊T用意義不同的詞匯或詞組(即定義)的特殊定義，用意不在于通過(guò)本文詞匯或詞組的一致性用法提供暗示。就一詞匯或詞組用意在于具有特殊意義的方面來(lái)說(shuō)，即有別于所屬領(lǐng)域技術(shù)人員了解的意義，此一特殊定義應(yīng)會(huì)按照為此詞匯或詞組直接且不含糊地提供此特殊定義的定義方式，在本說(shuō)明書(shū)中明確提出。舉例而言，所屬領(lǐng)域技術(shù)人員在完整閱讀本發(fā)明之后將了解的是，措辭“b上方的a”并不受限于理解a直接布置于b上，亦即，a與b實(shí)體接觸。

空間參考“頂端”、“底端”、“上”、“下”、“垂直”、“水平”及類(lèi)似者于本文中使用時(shí)，若涉及finfet的結(jié)構(gòu)，可為求便利性而使用。這些參考的用意在于僅為了教示目的而以與圖式一致的方式加以使用，而且用意不在于當(dāng)作finfet結(jié)構(gòu)的絕對(duì)參考。舉例而言，finfet可按照與圖式所示方位不同的任何方式予以空間定向。提及圖式時(shí)，“垂直”用于指稱(chēng)為正交于半導(dǎo)體層表面的方向，而“水平”用于指稱(chēng)為平行于半導(dǎo)體層表面的方向?！吧稀庇糜谥阜Q(chēng)為遠(yuǎn)離半導(dǎo)體層的垂直方向。安置于另一組件“上面”(“下面”)的一組件相較于該另一組件，位于較遠(yuǎn)離(較靠近)半導(dǎo)體層表面處。

如所屬領(lǐng)域技術(shù)人員完整閱讀本申請(qǐng)書(shū)后將輕易了解的是，本方法適用于例如nmos、pmos、cmos等各種技術(shù)，并且輕易地適用于各種裝置，包括但不限于邏輯電路、存儲(chǔ)裝置、以及尤其是閃存胞?？稍赾mos制造程序中整合此等制造技巧。本文中所述的技巧與技術(shù)可用于制作mos集成電路裝置，包括nmos集成電路裝置、pmos集成電路裝置、以及cmos集成電路裝置。尤其是，本文中所述的程序步驟搭配形成集成電路用柵極結(jié)構(gòu)的任何半導(dǎo)體裝置制作程序來(lái)利用，此等集成電路包括平面型及非平面型這兩種集成電路。雖然用語(yǔ)“mos”適當(dāng)?shù)叵抵妇哂薪饘贃艠O電極及氧化物柵極絕緣體的裝置，該用語(yǔ)全文用于意指包括傳導(dǎo)柵極電極(金屬或其它傳導(dǎo)材料都可以)的任何半導(dǎo)體裝置，該傳導(dǎo)柵極電極置于柵極絕緣體(氧化物或其它絕緣體都可以)上方，進(jìn)而置于半導(dǎo)體主體基材上方。

本發(fā)明大體上提供用于制造finfet裝置的程序流程中整合而成的存儲(chǔ)胞用的制造技巧。尤其是，提供一種非揮發(fā)性閃存胞，其包含單面快閃柵極，并且整合于全空乏finfet裝置中?？商峁﹏and或nor閃存胞架構(gòu)。在nor架構(gòu)的內(nèi)部電路組態(tài)中，諸個(gè)別存儲(chǔ)胞以并聯(lián)方式連接，使裝置能夠達(dá)到隨機(jī)存取的目的。此組態(tài)實(shí)現(xiàn)微處理器指令隨機(jī)存取所需的短讀取時(shí)間。nor閃存架構(gòu)是低密度、高速讀取應(yīng)用的理想選擇，這類(lèi)應(yīng)用大部分僅進(jìn)行讀取，通常稱(chēng)為符碼儲(chǔ)存應(yīng)用。另一方面，開(kāi)發(fā)nand閃存架構(gòu)作為高密度數(shù)據(jù)儲(chǔ)存的替代優(yōu)化選擇，放棄隨機(jī)存取能力來(lái)?yè)Q取更小的胞元尺寸，使得芯片尺寸更小且每個(gè)位的成本更低。這是通過(guò)建立以串聯(lián)方式連接的多個(gè)內(nèi)存晶體管所構(gòu)成的數(shù)組來(lái)達(dá)成。

在所提供的閃存胞中，可在半導(dǎo)體鰭片的一側(cè)提供控制/編程設(shè)計(jì)柵極與浮動(dòng)?xùn)艠O，并且可在半導(dǎo)體鰭片的另一側(cè)提供感測(cè)柵極(快閃柵極)?？尚纬膳c半導(dǎo)體鰭片中所形成的溝道區(qū)較為接近的感測(cè)柵極。高k介電質(zhì)可用于將半導(dǎo)體鰭片與感測(cè)柵極隔離，并且將浮動(dòng)?xùn)艠O與控制柵極隔離?？稍诎雽?dǎo)體鰭片與浮動(dòng)?xùn)艠O之間形成穿隧氧化物。存儲(chǔ)胞的程序設(shè)計(jì)可基于對(duì)控制柵極施加的高電壓所造成的熱載子注射來(lái)實(shí)現(xiàn)，而抹除可通過(guò)使電荷載子穿過(guò)高k介電質(zhì)穿隧至控制柵極來(lái)實(shí)現(xiàn)。可就本文中所揭示的閃存胞分別達(dá)到通過(guò)充電或放電而使臨限電壓可控制并有效推移。事實(shí)上，浮動(dòng)?xùn)艠O的累積電荷可顯著影響半導(dǎo)體鰭片的功函數(shù)，由此充電/控制臨限電壓。

圖1根據(jù)本發(fā)明的一實(shí)施例，展示可用于nand架構(gòu)中的單一閃存胞100。閃存胞100可以是晶圓上所形成的存儲(chǔ)胞數(shù)組的部分?？稍谙嗤木A上形成其它主動(dòng)及被動(dòng)半導(dǎo)體裝置。存儲(chǔ)胞100及存儲(chǔ)胞數(shù)組可以是集成電路的部分。

閃存胞100包含半導(dǎo)體層101。半導(dǎo)體層101可由任何適當(dāng)?shù)陌雽?dǎo)體材料所構(gòu)成，諸如硅、硅/鍺、硅/碳、其它ii-vi族或iii-v族半導(dǎo)體化合物及類(lèi)似者。半導(dǎo)體層101可以是主體半導(dǎo)體基材的部分，其中可形成絕緣區(qū)域，例如淺溝槽絕緣物。主體半導(dǎo)體基材可以是硅基材，尤其是單晶硅基材。可使用其它材料來(lái)形成半導(dǎo)體材料，舉例如鍺、硅鍺、磷酸鎵、砷化鎵等。絕緣區(qū)域可界定主動(dòng)區(qū)，并且將閃存胞與相同基材上所形成的其它主動(dòng)或被動(dòng)裝置電隔離。絕緣區(qū)域可以是相連溝槽隔離結(jié)構(gòu)的部分，并且可通過(guò)蝕刻主體半導(dǎo)體基材并以例如硅的一些介電材料填充所形成的溝槽來(lái)形成。原則上，半導(dǎo)體層101可包含于soi晶圓中。在這種情況下，半導(dǎo)體層101是在主體半導(dǎo)體基材上所形成的絕緣/埋置型氧化物層上形成。舉例而言，埋置型氧化物層可包括諸如二氧化硅的介電材料，并且可以是所具厚度范圍自約10nm至20nm的超薄埋置型氧化物(ut-box)。

半導(dǎo)體鰭片102是在半導(dǎo)體層101上形成。圖1中所示的半導(dǎo)體鰭片102可以是半導(dǎo)體層101上所形成的多個(gè)半導(dǎo)體鰭片其中一者。半導(dǎo)體鰭片102可通過(guò)蝕刻或磊晶生長(zhǎng)而由半導(dǎo)體層101來(lái)形成。半導(dǎo)體鰭片102可通過(guò)任何合適的微影程序組合來(lái)形成，其可涉及形成圖型及選擇性蝕刻材料。舉例而言，半導(dǎo)體鰭片102可使用雙圖型化程序來(lái)形成，例如阻劑上置阻劑圖型化技巧(其可包括微影-蝕刻-微影-蝕刻(lele)程序或微影-凍結(jié)-微影-蝕刻(lfle)程序)。在其它具體實(shí)施例中，鰭片可使用干涉微影、壓模微影、光微影、極紫外線(xiàn)(euv)微影、或x射線(xiàn)微影來(lái)形成。多個(gè)半導(dǎo)體鰭片可沿著半導(dǎo)體層101的表面順著長(zhǎng)度方向平行延伸，并且順著與半導(dǎo)體層101的表面垂直的高度方向延展。

半導(dǎo)體鰭片102可具有小于50nm的窄寬度。氧化物層(圖未示)可在半導(dǎo)體層101上形成，在這種情況下，鰭片穿過(guò)氧化物層連至半導(dǎo)體層101。應(yīng)領(lǐng)會(huì)的是，半導(dǎo)體鰭片102可呈現(xiàn)適當(dāng)?shù)膿劫|(zhì)濃度，以便界定對(duì)應(yīng)的漏極與源極區(qū)。另外，待形成finfet裝置的溝道區(qū)可通過(guò)適度摻雜半導(dǎo)體鰭片102的各別區(qū)域來(lái)形成。在替代實(shí)施例中，溝道區(qū)可能維持未摻雜。

絕緣層103是在半導(dǎo)體層101的曝露表面上、半導(dǎo)體鰭片102的側(cè)壁上、以及半導(dǎo)體鰭片102的頂端上形成。絕緣層103可包含例如二氧化硅的氧化物材料或由其所制成。存儲(chǔ)胞100中包含三個(gè)柵極，即感測(cè)柵極110、浮動(dòng)?xùn)艠O120及控制柵極130。絕緣層103作用為用于浮動(dòng)?xùn)艠O120的穿隧氧化物?？稍诟袦y(cè)柵極110與半導(dǎo)體鰭片102之間形成所具介電常數(shù)k大于5的高k介電材料以形成感測(cè)柵極介電質(zhì)115，并且可在控制柵極130與浮動(dòng)?xùn)艠O120之間形成所具介電常數(shù)k大于5的高k介電材料以形成控制柵極介電質(zhì)135。高k介電材料可包含諸如氧化鉿、二氧化鉿及氮氧化鉿硅其中至少一者的過(guò)渡金屬氧化物。相同或不同的材料可用于形成感測(cè)柵極介電質(zhì)115及控制柵極介電質(zhì)135。浮動(dòng)?xùn)艠O120必須通過(guò)電氣絕緣材料來(lái)完全圍繞。舉例而言，絕緣層103的薄型部分可包覆浮動(dòng)?xùn)艠O120的頂端表面及半導(dǎo)體鰭片102的頂端表面。

感測(cè)柵極110及控制柵極130可包含功函數(shù)調(diào)整層。功函數(shù)調(diào)整層可包含氮化鈦或所屬技術(shù)領(lǐng)域已知的任何其它適當(dāng)?shù)墓瘮?shù)調(diào)整金屬或金屬氧化物。感測(cè)柵極110、浮動(dòng)?xùn)艠O120及控制柵極130可包含多晶硅。感測(cè)柵極110、浮動(dòng)?xùn)艠O120及控制柵極130各可包含金屬柵極。金屬柵極的材料可取決于待形成晶體管裝置屬于p溝道晶體管還是n溝道晶體管。在晶體管裝置為n溝道晶體管的具體實(shí)施例中，此金屬可包括la、lan或tin。在晶體管裝置為p溝道晶體管的具體實(shí)施例中，此金屬可包括al、aln或tin。

如圖1所示，可在半導(dǎo)體鰭片102、感測(cè)柵極1110、浮動(dòng)?xùn)艠O120及控制柵極130上方形成層間介電質(zhì)150。浮動(dòng)?xùn)艠O120可通過(guò)層間介電質(zhì)150、絕緣層103及控制柵極介電質(zhì)135來(lái)絕緣。層間介電質(zhì)150可包含例如二氧化硅的氧化物材料或由其所制成。層間介電質(zhì)150中形成用于電接觸感測(cè)柵極110與控制柵極130的接觸部160。包含導(dǎo)電結(jié)構(gòu)170的第一金屬化層可在層間介電質(zhì)150上方形成并與接觸部160電氣及機(jī)械接觸。傳導(dǎo)結(jié)構(gòu)170與接觸部160可包含金屬，例如銅或鋁。

在下文中，參照?qǐng)D2a至2l說(shuō)明用于制造類(lèi)似于圖1所示半導(dǎo)體裝置的例示性程序流程。在這些圖中，若有提供的話(huà)，頂列展示俯視圖，而底列分別沿著此等圖式的俯視圖中所示a-a及b-b線(xiàn)條展示截面圖。左欄分別展示晶圓形成諸如finfet裝置等主動(dòng)裝置處的邏輯區(qū)，而右欄分別展示晶圓形成存儲(chǔ)胞處的記憶區(qū)。含大寫(xiě)l的參考組件符號(hào)指邏輯區(qū)，而含大寫(xiě)m的參考組件符號(hào)指記憶區(qū)。邏輯區(qū)與記憶區(qū)可通過(guò)絕緣區(qū)域彼此分開(kāi)。然而，在圖中，邏輯區(qū)與記憶區(qū)展示為彼此分開(kāi)。

在圖2a所示的制造階段中，舉例而言，提供的是包含硅的半導(dǎo)體基材201l、201m。半導(dǎo)體基材201l、201m可以是主體半導(dǎo)體基底或上覆半導(dǎo)體絕緣體(soi)基材，如以上所述。掩膜層202l、202m是在半導(dǎo)體基材201l、201m上方形成。掩膜層202l、202m可包含例如氮化硅的氮化物材料，或由其所組成。半導(dǎo)體基材201l、201m舉例而言，可包含摻雜區(qū)，用于提供finfet裝置的溝道區(qū)。

通過(guò)包含沉積并圖型化光阻(圖未示)的標(biāo)準(zhǔn)微影技巧，將掩膜層202l、202m圖型化并將其當(dāng)作蝕刻掩膜用于蝕刻半導(dǎo)體基材201l、201m(若提供soi半導(dǎo)體基材，則將埋置型絕緣層上形成的半導(dǎo)體層蝕刻)，如圖2b所示。通過(guò)蝕刻程序，分別在邏輯區(qū)及記憶區(qū)中形成半導(dǎo)體鰭片203l、203m。在相同的蝕刻程序中，可在視為適當(dāng)?shù)那闆r下形成淺溝槽隔離。蝕刻程序可包含反應(yīng)性離子蝕刻或化學(xué)濕蝕刻，并且可在之后進(jìn)行化學(xué)機(jī)械研磨。圖2b中的虛圓表示可形成源極/漏極著落墊的區(qū)域，如所屬技術(shù)領(lǐng)域中已知者。

在圖2c所示的制造階段中，例如包含二氧化硅的氧化物層204l、204m是在半導(dǎo)體基材201l、201m及半導(dǎo)體鰭片203l、203m上形成。在所示實(shí)施例中，在為了形成氧化物層204l、204m而進(jìn)行的氧化程序期間維持掩膜層202l、202m。在氧化程序之后，于產(chǎn)生的結(jié)構(gòu)上方沉積多晶硅層205l、205m。在沉積多晶硅層205l、205m期間，剩余掩膜層202l、202m的側(cè)表面及/或頂端表面上可以或可不存在氧化物層204l、204m的一部分。為了形成存儲(chǔ)胞的浮動(dòng)?xùn)艠O而在記憶區(qū)中形成多晶硅層205m。邏輯區(qū)中必須完全移除多晶硅層205l，而記憶區(qū)中必須圖型化多晶硅層205m，以便形成浮動(dòng)?xùn)艠O。移除邏輯區(qū)中的多晶硅層205l及圖型化記憶區(qū)中的多晶硅層205m，舉例而言，可通過(guò)在兩區(qū)域中適當(dāng)?shù)刂踩攵嗑Ч鑼?05l、205m來(lái)達(dá)成。圖2d中繪示適當(dāng)?shù)膬A斜布植程序。

傾斜布植套裝程序含第一布植階段i1、第二布植階段i2以及第三布植階段i3。在各該階段i1、i2及i3中，可使用相同的植入物種。植入物種舉例而言，可包含氮。在第一布植階段i1期間，進(jìn)行自垂直于半導(dǎo)體基材201l、202m的頂端起的布植。在第二布植階段i2期間，進(jìn)行左起的布植(左傾斜布植)。進(jìn)行第一布植i1與第二布植i2的順序可反過(guò)來(lái)。

第三布植i3是右起的布植(右傾斜布植)，在進(jìn)行之前，先在記憶區(qū)中的多晶硅層205m上方形成結(jié)構(gòu)化掩膜層206，如圖2d所示。結(jié)構(gòu)化掩膜層206保護(hù)多晶硅層205m位在記憶區(qū)的部分，此等部分是在記憶區(qū)中特定半導(dǎo)體鰭片203m的右表面上方形成，此等右表面通過(guò)結(jié)構(gòu)化掩膜層206掩蔽而不在第三布植階段i3期間布植。在圖2d中，受掩蔽半導(dǎo)體鰭片以參考組件符號(hào)203ma表示，而未受結(jié)構(gòu)化掩膜層206掩蔽的半導(dǎo)體鰭片以參考組件符號(hào)203mb表示。舉例而言，可交替地配置受掩蔽半導(dǎo)體鰭片203ma及未受掩蔽半導(dǎo)體鰭片203mb。

這三個(gè)布植階段i1、i2及i3完成之后，多晶硅層205l、205m的布植部分舉例而言，可通過(guò)對(duì)未摻雜多晶硅具有選擇性的濕化學(xué)蝕刻程序來(lái)移除。圖2e展示產(chǎn)生的結(jié)構(gòu)。邏輯區(qū)中的多晶硅層205l遭受完全地移除。在記憶區(qū)中，記憶區(qū)中受結(jié)構(gòu)化掩膜層206掩蔽的特定半導(dǎo)體鰭片203ma的右表面上形成的多晶硅層205m位在記憶區(qū)中的部分得以維持，并且將會(huì)形成最終制造的存儲(chǔ)胞的浮動(dòng)?xùn)艠O207。

移除多晶硅層205l、205m的布植部分之后，在此結(jié)構(gòu)上方形成氧化物層208l、208m，如圖2f所示。此氧化物材料通過(guò)化學(xué)機(jī)械研磨來(lái)沉積并且平坦化。在平坦化期間，可完全移除掩膜層202l、202m在半導(dǎo)體鰭片203的頂端上的剩余部分。若考慮適當(dāng)?shù)脑?huà)，可在邏輯區(qū)中維持半導(dǎo)體鰭片203l上的薄層型掩膜層202l。在記憶區(qū)中，可形成包含浮動(dòng)?xùn)艠O207并且通過(guò)隔離鰭片203mb(無(wú)相鄰浮動(dòng)?xùn)艠O的半導(dǎo)體鰭片)彼此分開(kāi)的存儲(chǔ)胞。

在圖2g所示的制造階段中，使考慮的邏輯與記憶區(qū)凹陷?？沙练e適當(dāng)圖型化的蝕刻掩膜，并且可進(jìn)行單步驟或多步驟蝕刻程序。如圖2g所示，在邏輯區(qū)中對(duì)氧化物層208l的氧化物材料、及半導(dǎo)體鰭片203l與半導(dǎo)體基材201l的半導(dǎo)體材料進(jìn)行非選擇性蝕刻。如與圖2f所示結(jié)構(gòu)相比較，邏輯區(qū)中所產(chǎn)生結(jié)構(gòu)的凹陷程度可約為35nm至45nm，例如40nm，亦即，半導(dǎo)體鰭片203l及氧化物層208l兩者的頂端表面的高度位準(zhǔn)得以縮減。另一方面，記憶區(qū)中進(jìn)行的蝕刻程序?qū)Π雽?dǎo)體鰭片203m及浮動(dòng)?xùn)艠O207的材料具有選擇性。如與圖2f所示結(jié)構(gòu)相比較，記憶區(qū)中氧化物層208m的所產(chǎn)生表面的凹陷程度可約為15nm至25nm，例如20nm。記憶區(qū)中的浮動(dòng)?xùn)艠O207及半導(dǎo)體鰭片203m的頂端表面的高度位準(zhǔn)在完成蝕刻程序之后，高于邏輯區(qū)中半導(dǎo)體鰭片203l的頂端表面的高度位準(zhǔn)。記憶區(qū)中氧化物層208m的曝露表面的高度位準(zhǔn)在完成蝕刻程序之后，高于邏輯區(qū)中氧化物層208l的高度位準(zhǔn)。邏輯區(qū)中半導(dǎo)體鰭片203l的高度(垂直延展部)可低于記憶區(qū)中半導(dǎo)體鰭片203m(或203ma與203mb)的高度。

在圖2h所示的制造階段中，保護(hù)層209l、209m是在圖2g所示的結(jié)構(gòu)上方形成。保護(hù)層209l、209m可包含氮化物材料，并且在以較晚階段(請(qǐng)參閱下文所述)的所述例示性取代柵極方法為背景而移除犧牲柵極期間，用于保護(hù)底層半導(dǎo)體鰭片203l、203m及浮動(dòng)?xùn)艠O207。注意到的是，若考慮適當(dāng)?shù)脑?huà)，可進(jìn)行用于形成光暈區(qū)等的各個(gè)布植步驟，并且可沉積柵極氧化物層。例如包含多晶硅或由其所組成的犧牲電極層210l、210m是在邏輯與記憶區(qū)中形成，并且通過(guò)例如包含氮化物材料的結(jié)構(gòu)化蝕刻掩膜211l、211m來(lái)圖型化，如圖2h所示。接著可形成間隔物并且布植源極/漏極區(qū)。

氧化物層212l、212m是在圖2h所示的結(jié)構(gòu)上方形成，并且舉例而言，通過(guò)化學(xué)機(jī)械研磨來(lái)回向研磨至蝕刻掩膜211l、211m，而且之后，將蝕刻掩膜211l、211m移除，以便獲得圖2i所示的結(jié)構(gòu)。蝕刻掩膜211l、211m可通過(guò)干蝕刻或通過(guò)研磨來(lái)移除。

在圖2j所示的制造階段中，犧牲電極層210l、210m，舉例而言，通過(guò)化學(xué)濕蝕刻來(lái)移除，然后使氧化物層208l、208m凹陷至低于半導(dǎo)體鰭片203l、203m(203ma、203mb)其中一者的高度位準(zhǔn)。對(duì)氧化物層212l、212m選擇性地蝕刻犧牲電極層210l、210m。保護(hù)層209l、209m在移除犧牲電極層210l、210m期間且可能在氧化物層208l、208m中的凹口形成期間保護(hù)半導(dǎo)體鰭片203l、203m的頂端表面，而且隨后遭受移除。

如圖2k所示，在移除犧牲電極層210l、210m之后，于氧化物層208l、208m中形成凹口，并且于凹口中形成高k介電層213l、213m。凹口中的高k介電層213l、213m上方填充柵極電極層214l、214m，舉例而言，包含金屬或由其所組成，例如鎢或鋁。半導(dǎo)體鰭片203l、203m的表面上方可另外形成功函數(shù)調(diào)整材料。填入凹口之后，柵極電極層214l、214m，舉例而言，通過(guò)化學(xué)機(jī)械研磨來(lái)平坦化至氧化物層212l、212m的高度位準(zhǔn)。在記憶區(qū)中，平坦化程序?qū)е滦纬筛袦y(cè)柵極215、以及與感測(cè)柵極215分開(kāi)的控制柵極216。如與記憶區(qū)作比較(對(duì)照?qǐng)D2g的描述)，柵極電極214l因邏輯區(qū)中半導(dǎo)體鰭片203l的高度縮減而得以在平坦化期間維持不變。在邏輯區(qū)中，產(chǎn)生包含至少兩個(gè)半導(dǎo)體鰭片203l的finfet裝置，而在記憶區(qū)中，形成多個(gè)閃存胞，圖2k的底列中繪示這兩者。個(gè)別閃存胞通過(guò)絕緣半導(dǎo)體鰭片203mb來(lái)彼此分開(kāi)。

圖2l展示圖2k的結(jié)構(gòu)在形成接觸部221l、221ma、221mb、并且形成第一金屬化層的金屬線(xiàn)222l之后的情況。在形成接觸部221l、221ma、221mb之前，可先進(jìn)行硅化程序以降低介于此等接觸部與邏輯區(qū)中所形成finfet裝置、及記憶區(qū)中所形成存儲(chǔ)胞的諸電極之間的接觸電阻。半導(dǎo)體鰭片103l、103m至少有部分(即包含源極/漏極區(qū)的部分)可遭受硅化。產(chǎn)生的金屬硅化物可由舉例如硅化鎳、鎳鉑硅化物、硅化鈷等各種不同材料所構(gòu)成，并且此類(lèi)金屬硅化物區(qū)的厚度可隨特定應(yīng)用而變。為形成金屬硅化物區(qū)而進(jìn)行的典型步驟涉及沉積一層耐火金屬，進(jìn)行造成耐火金屬與下層半導(dǎo)體材料(例如含硅材料)起反應(yīng)的初始加熱程序，進(jìn)行用以將耐火金屬層未反應(yīng)部分移除的蝕刻程序，以及進(jìn)行用以形成金屬硅化物最終相的另外的加熱程序。

如圖2l所示，在邏輯區(qū)中，金屬線(xiàn)222l經(jīng)由接觸部221l連接至finfet裝置的源極/漏極區(qū)。在記憶區(qū)中，金屬線(xiàn)經(jīng)由接觸部221ma連接至感測(cè)柵極，其它金屬線(xiàn)經(jīng)由接觸部221mb連接至控制柵極。

一般來(lái)說(shuō)，注意到的是，個(gè)別半導(dǎo)體鰭片203的漏極及/或源極區(qū)可通過(guò)層間介電質(zhì)中所形成經(jīng)適當(dāng)設(shè)計(jì)的接觸結(jié)構(gòu)來(lái)個(gè)別接觸，以便將半導(dǎo)體鰭片的各該對(duì)應(yīng)的漏極及/源極區(qū)與可控制互連結(jié)構(gòu)連接，其可組配成能夠(至少一次)控制末端部分與共享節(jié)點(diǎn)的連接，諸如晶體管的漏極端或源極端。在一些說(shuō)明性態(tài)樣中，可控制互連結(jié)構(gòu)可包含舉例來(lái)說(shuō)，相較于尖端finfet裝置以更少關(guān)鍵限制條件為基礎(chǔ)所形成的晶體管組件，由此提供反復(fù)重新組配尖端晶體管組件的可能性。可控制互連結(jié)構(gòu)可包含諸如電阻性結(jié)構(gòu)的導(dǎo)體及類(lèi)似者，其可從低阻抗?fàn)顟B(tài)切換到高阻抗?fàn)顟B(tài)至少一次，以便能夠?qū)?duì)應(yīng)的半導(dǎo)體鰭片與共享電路節(jié)點(diǎn)拆接。舉例而言，可控制互連結(jié)構(gòu)可連接至外部測(cè)試設(shè)備，以便根據(jù)所思特定晶體管的要求，適當(dāng)?shù)卦O(shè)定晶體管組態(tài)，例如電流驅(qū)動(dòng)能力，而在其它實(shí)例中，可條件性判定所思晶體管的實(shí)際功能狀態(tài)，并且可基于偵檢到的功能狀態(tài)，進(jìn)行互連結(jié)構(gòu)的對(duì)應(yīng)控制。

如所屬領(lǐng)域技術(shù)人員將會(huì)輕易領(lǐng)會(huì)的是，雖然以上就nand閃存胞作說(shuō)明，仍可依照類(lèi)似方式就nor架構(gòu)進(jìn)行制造與finfet裝置整合的存儲(chǔ)胞的程序流程，其中需要另外的著落墊(landingpads)。

結(jié)果是，本文中提供設(shè)有單面感測(cè)柵極(快閃柵極)的非揮發(fā)性閃存胞，其可包括于finfet裝置中，舉例而言，包括于全空乏finfet裝置中。存儲(chǔ)胞的制造程序可完全整合在用于形成finfet裝置的程序流程中。

以上所揭示的特定具體實(shí)施例僅屬描述性，正如本發(fā)明可用所屬領(lǐng)域技術(shù)人員所明顯知道的不同但均等方式予以修改并且實(shí)踐而具有本文教示的效益。舉例而言，以上所提出的程序步驟可按照不同順序來(lái)進(jìn)行。再者，如上面權(quán)利要求書(shū)中所述除外，未意圖限制于本文所示構(gòu)造或設(shè)計(jì)的細(xì)節(jié)。因此，證實(shí)可改變或修改以上揭示的特定具體實(shí)施例，而且所有此類(lèi)變例全都視為在本發(fā)明的范疇及精神內(nèi)。要注意的是，本說(shuō)明書(shū)及所附權(quán)利要求書(shū)中如“第一”、“第二”、“第三”或“第四”等類(lèi)用以說(shuō)明各個(gè)程序或結(jié)構(gòu)的術(shù)語(yǔ)，僅當(dāng)作此些步驟/結(jié)構(gòu)節(jié)略參考，并且不必然暗喻此些步驟/結(jié)構(gòu)的進(jìn)行/形成序列。當(dāng)然，取決于精準(zhǔn)的要求語(yǔ)言，可以或可不需要此類(lèi)程序的排定順序。因此，本文尋求的保護(hù)系如以上權(quán)利要求書(shū)中所提。