本發(fā)明構(gòu)思涉及半導(dǎo)體器件和制造其的方法。更具體地，本發(fā)明構(gòu)思涉及包括具有彼此間隔開的有源區(qū)的晶體管諸如鰭式場(chǎng)效應(yīng)晶體管(finfet)的半導(dǎo)體器件，并且涉及制造其的方法。

背景技術(shù)：

近來，已經(jīng)研制了包括鰭式場(chǎng)效應(yīng)晶體管(finfet)的半導(dǎo)體器件。在包括finfet的半導(dǎo)體器件中，晶體管的有源區(qū)由彼此平行延伸的半導(dǎo)體材料的鰭形成。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明構(gòu)思，提供一種制造半導(dǎo)體器件的方法，其包括：在襯底上形成隔離圖案以限定晶體材料的多個(gè)有源圖案，所述多個(gè)有源圖案從隔離圖案凸出并彼此間隔開使得間隙存在于有源圖案中的相鄰有源圖案之間；在有源圖案上形成初始多晶硅層以填充間隙；使用電中性的摻雜劑離子注入，該摻雜劑注入到初始多晶硅層中以形成在其中無空隙的多晶硅層，其中有源圖案在離子注入期間維持其結(jié)晶狀態(tài)；圖案化多晶硅層以在有源圖案上形成虛設(shè)柵結(jié)構(gòu)；以及在有源圖案的與虛設(shè)柵結(jié)構(gòu)的側(cè)面相鄰的上部分處形成源極/漏極區(qū)。

根據(jù)本發(fā)明構(gòu)思，還提供一種制造半導(dǎo)體器件的方法，其包括：形成晶體材料的有源圖案，其每個(gè)在第一方向上縱向地延伸并在第二方向上彼此間隔開，使得間隙由有源圖案中的在第二方向上彼此相鄰的相應(yīng)有源圖案限定并在所述相應(yīng)有源圖案之間；在有源圖案上共形地沉積多晶硅直到間隙內(nèi)的多晶硅具有位于有源區(qū)的上表面的高度之上的上表面；將電中性的摻雜劑注入到多晶硅中以形成包含多晶硅的固結(jié)層，并且在這樣的條件下使得有源圖案在摻雜劑的注入期間維持其結(jié)晶狀態(tài)；形成交叉有源圖案延伸的柵極，其中柵極的形成包括圖案化所述多晶硅；以及在有源圖案的上部分處形成源極/漏極區(qū)。

附圖說明

本發(fā)明構(gòu)思將從以下結(jié)合附圖的詳細(xì)描述中被更清楚地理解。圖1至43表示如在此描述的本發(fā)明構(gòu)思的非限制性的示例。

圖1至36示出根據(jù)本發(fā)明構(gòu)思的制造半導(dǎo)體器件的方法的示例的多個(gè)階段，其中圖1、3、5、9、12、16、19、20、26和33是在器件的制造的過程期間器件的俯視圖，圖2、4、6-8、10-11、13-15、17-19、21-25、27、29-32和34-36是沿俯視圖中的相應(yīng)俯視圖的線a-a’截取的器件的剖面圖，圖7、14、18、21、23-25、28、31和35是沿俯視圖中的相應(yīng)俯視圖的線b-b’截取的剖面圖，以及圖8、11、15、19、22、29、32和36是沿俯視圖中的相應(yīng)俯視圖的線c-c’截取的剖面圖；以及

圖37至43示出根據(jù)本發(fā)明構(gòu)思的制造半導(dǎo)體器件的方法的多個(gè)階段的示例，其中圖37是在器件的制造的過程期間器件的俯視圖，圖38和41是沿圖37的線a-a’截取的剖面圖，圖39和42分別是沿圖37的線b-b’截取的剖面圖，以及圖40和43是沿圖37的線c-c’截取的剖面圖。

具體實(shí)施方式

現(xiàn)在將參照?qǐng)D1至36詳細(xì)描述根據(jù)本發(fā)明構(gòu)思的制造半導(dǎo)體器件的方法的示例。

首先參照?qǐng)D1和2，襯底100的上部分可以被部分地蝕刻以形成溝槽110。當(dāng)溝槽110形成在襯底100中時(shí)，有源鰭105可以被形成。

襯底100可以包括例如硅、鍺、硅-鍺等的半導(dǎo)體材料，或例如gap、gaas、gasb等的iii-v半導(dǎo)體化合物。在一些示例中，襯底100可以是絕緣體上硅(soi)襯底或絕緣體上鍺(goi)襯底。

襯底100可以包括單晶半導(dǎo)體材料，從而可以從襯底100形成的每個(gè)有源鰭105可以具有單晶性。

在本發(fā)明構(gòu)思的示例中，每個(gè)有源鰭105可以在基本上平行于襯底100的上表面的第一方向上延伸，并且有源鰭105可以在基本上平行于襯底100的上表面且交叉第一方向的第二方向上間隔開。在本發(fā)明構(gòu)思的示例中，第一方向和第二方向可以基本上彼此垂直。

在本發(fā)明構(gòu)思的示例中，有源鰭105可以具有從其頂部朝底部的恒定的寬度。在本發(fā)明構(gòu)思的一些示例中，有源鰭105可以具有從其頂部朝底部的逐漸增加的寬度。因此，有源鰭105之間在第二方向上的間隙可以是從其頂部朝底部恒定的或逐漸減小。

參照?qǐng)D3和4，隔離圖案120可以被形成以填充溝槽110的下部分。

在本發(fā)明構(gòu)思的示例中，隔離圖案120可以通過在襯底100上形成隔離層以充分地填充溝槽110、平坦化隔離層直到襯底100的上表面被暴露、以及去除隔離層的上部分以暴露溝槽110的上部分而形成。隔離層可由氧化物例如硅氧化物形成。

在本發(fā)明構(gòu)思的示例中，有源鰭105可以包括其側(cè)壁可以由隔離圖案120覆蓋的下部有源圖案105b以及不由隔離圖案120覆蓋而是從其凸出的上部有源圖案105a。在本發(fā)明構(gòu)思的示例中，上部有源圖案105a可以用作有源區(qū)，其上表面由隔離圖案覆蓋的襯底100的一部分可以用作場(chǎng)區(qū)。在下文中，上部有源圖案105a中的在第二方向上相鄰的上部有源圖案之間的最大間隙可以被稱為第一寬度。

在本發(fā)明構(gòu)思的示例中，隔離圖案120可以形成為具有多層結(jié)構(gòu)。例如，隔離圖案120可以包括給每個(gè)溝槽110加襯墊的絕緣襯墊(未示出)以及在絕緣襯墊上填充溝槽110的剩余部分的填充絕緣層(未示出)。在這樣的情況下，絕緣襯墊可以由硅氧化物、硅氮化物等形成。

參照?qǐng)D5至8，虛設(shè)柵絕緣層130可以形成在上部有源圖案105a上。初始第一多晶硅層140可以形成在虛設(shè)柵絕緣層130上以充分地填充上部有源圖案105a之間的間隙。

在本發(fā)明構(gòu)思的示例中，例如，虛設(shè)柵絕緣層130可以由硅氧化物形成。在本發(fā)明構(gòu)思的示例中，虛設(shè)柵絕緣層130可以通過在襯底100的上部分上的熱氧化工藝形成，并且在這樣的情況下，虛設(shè)柵絕緣層130可以只形成在上部有源圖案105a上?；蛘撸撛O(shè)柵絕緣層130可以通過化學(xué)氣相沉積(cvd)工藝或原子層沉積(ald)工藝形成，并且在這樣的情況下，虛設(shè)柵絕緣層130可以共形地形成在上部有源圖案105a和隔離圖案120上。

初始第一多晶硅層140可以形成在虛設(shè)柵絕緣層130上。在本發(fā)明構(gòu)思的示例中，初始第一多晶硅層140可以形成為具有與第一寬度的約1/2基本上相同或大于第一寬度的約1/2的厚度，使得上部有源圖案105a之間的間隙可以由初始第一多晶硅層140充分地填充。

如果初始第一多晶硅層140的在上部有源圖案105a的頂表面上的一部分具有過大的厚度，可能難以去除初始第一多晶硅層140中的空隙。因此，初始第一多晶硅層140可以形成為具有小于隨后形成的柵結(jié)構(gòu)198(參照?qǐng)D34至圖36)的目標(biāo)厚度的厚度。

在本發(fā)明構(gòu)思的示例中，初始第一多晶硅層140可以形成為具有第一寬度的約1/2倍至約1倍的厚度。在本發(fā)明構(gòu)思的示例中，初始第一多晶硅層140可以形成為具有約到的厚度。然而，初始第一多晶硅層140的厚度不限于此。

在本發(fā)明構(gòu)思的示例中，初始第一多晶硅層140可以通過cvd工藝或ald工藝形成。初始第一多晶硅層140可以在約300℃至約700℃的溫度下形成。

初始第一多晶硅層140的填充上部有源圖案105a之間間隙的一部分可以在其中包括空隙141?？障?41可以通過在上部有源圖案105a的側(cè)表面和隔離圖案120的上表面上沉積初始第一多晶硅層140形成。因此，空隙141可以形成于在第二方向上相鄰的上部有源圖案105a之間的間隙的中心部分處。此外，如圖8中所示，空隙141可以具有在第一方向上延伸的似隧道的形狀。

參照?qǐng)D9至11，初始第一多晶硅層140可以通過離子注入工藝用電中性的摻雜劑摻雜以形成在其中無空隙的第一多晶硅層140a。在離子注入工藝期間，有源鰭105可以維持單晶性。由于離子注入工藝，初始第一多晶硅層140中的硅晶格可以重新排列使得空隙141可以被去除。

在本發(fā)明構(gòu)思的示例中，摻雜劑可以包括硅。當(dāng)初始第一多晶硅層140用硅離子摻雜時(shí)，空隙141可以由硅離子填充，從而空隙141可以被有效地去除。因此，可以認(rèn)為第一多晶硅層140是包含多晶硅且更具體地由多晶硅組成的固結(jié)層(consolidatedlayer)。

在本發(fā)明構(gòu)思的示例中，摻雜劑的離子可以包括硅離子和其它離子，例如碳離子、鍺離子等?；蛘撸瑩诫s劑的離子可以不包括硅離子，但可以包括無導(dǎo)電性的其它離子，例如碳離子、鍺離子等。在這樣的情況下，在離子注入工藝期間，初始第一多晶硅層140中的硅晶格可以重新排列，并且空隙141可以由硅離子、碳離子和/或鍺離子填充。因此，空隙141可以被去除。在這些情況下，第一多晶硅層140也可被認(rèn)為是包含多晶硅的固結(jié)層。

當(dāng)執(zhí)行離子注入工藝時(shí)，上部有源圖案105a可以維持單晶性，并且可以不被改變成非晶態(tài)。此外，優(yōu)選地，在離子注入工藝期間，上部有源圖案105a可以在其中不具有晶體缺陷和/或粒子。因此，離子注入工藝可以在約100℃到約700℃的溫度下，優(yōu)選地在約300℃到約600℃的溫度下，執(zhí)行。這里，術(shù)語“約”可以指因離子注入工藝或其中發(fā)生離子注入工藝的環(huán)境的控制器的固有或潛在特性導(dǎo)致的在期望的或設(shè)定的溫度上的微小差異。就是說，在本發(fā)明構(gòu)思的示例中，離子注入工藝優(yōu)選地在具有100℃到700℃的范圍的溫度下執(zhí)行。

如果離子注入工藝在小于約100℃的溫度下執(zhí)行，則上部有源圖案105a可以被損壞，從而可以呈現(xiàn)非晶態(tài)。當(dāng)退火工藝在離子注入工藝之后在上部有源圖案105a上執(zhí)行時(shí)，上部有源圖案105a可以被再結(jié)晶以具有單晶性。然而，在這樣的情況下，上部有源圖案105a可以在其中具有晶格缺陷。

如果離子注入工藝在大于約700℃的溫度下執(zhí)行，則上部有源圖案105a和初始第一多晶硅層140可以被熱損壞。

在本發(fā)明構(gòu)思的示例中，在離子注入工藝中，能量和劑量可以被控制以去除空隙141。

在使用硅離子的離子注入工藝中，當(dāng)離子注入能量小于約10kev時(shí)，空隙141可以不被有效地去除。當(dāng)離子注入能量大于約50kev時(shí)，上部有源圖案105a和初始第一多晶硅層140可以被能量損壞。因此，離子注入能量?jī)?yōu)選地在10kev到50kev的范圍內(nèi)。

在使用硅離子的離子注入工藝中，當(dāng)硅離子的劑量小于約1e13/cm²時(shí)，空隙141可以不被有效地去除。當(dāng)硅離子的劑量大于約1e16/cm²時(shí)，上部有源圖案105a和初始第一多晶硅層140可以被損壞。因此，硅離子的劑量?jī)?yōu)選地在1e13/cm²到1e16/cm²的范圍內(nèi)。

或者，在使用硅離子、碳離子和/或鍺離子的離子注入工藝中，例如，離子注入能量?jī)?yōu)選地在10kev到50kev的范圍內(nèi)，并且離子的劑量?jī)?yōu)選地在1e13/cm²到1e16/cm²的范圍內(nèi)。

在本發(fā)明構(gòu)思的示例中，初始第一多晶硅層140的沉積工藝和離子注入可以被原位執(zhí)行。

因此，無空隙的第一多晶硅層140a可以形成，并且有源鰭105可以維持單晶性。

參照?qǐng)D12至15，第二多晶硅層142可以形成在第一多晶硅層140a上。第一多晶硅層140a和第二多晶硅層142可以合并成一個(gè)多晶硅層144，其可以用作用于形成柵結(jié)構(gòu)的模子層。因此，多晶硅層144可以形成為具有與柵結(jié)構(gòu)的目標(biāo)厚度基本上相同的厚度。

在本發(fā)明構(gòu)思的示例中，第二多晶硅層142可以具有約到的厚度。然而，第二多晶硅層142的厚度不限于此。再次，這里，術(shù)語“約”可以指因該工藝的一些固有特性導(dǎo)致的從該工藝的規(guī)格的輕微變化。第二多晶硅層142的厚度可以根據(jù)柵結(jié)構(gòu)的目標(biāo)厚度被規(guī)定。

在本發(fā)明構(gòu)思的示例中，第二多晶硅層142可以通過與形成初始第一多晶硅層140的工藝基本上相同的工藝形成。在本發(fā)明構(gòu)思的示例中，第二多晶硅層142可以通過cvd工藝或ald工藝形成。第二多晶硅層142可以在約300℃到約700℃的溫度下形成。

參照?qǐng)D16至19，第一硬掩模150可以形成在第二多晶硅層142上。第一多晶硅層140a和第二多晶硅層142以及虛設(shè)柵絕緣層130可以將第一硬掩模150用作蝕刻掩模被蝕刻以形成虛設(shè)柵結(jié)構(gòu)152。上部有源圖案105a可以由虛設(shè)柵結(jié)構(gòu)152暴露。

在本發(fā)明構(gòu)思的示例中，虛設(shè)柵結(jié)構(gòu)152可以通過在第二多晶硅層142上形成硬掩模層、將光致抗蝕劑圖案用作蝕刻掩模來圖案化硬掩模層以形成第一硬掩模150、以及將第一硬掩模150用作蝕刻掩模順序地蝕刻第二多晶硅層142和第一多晶硅層140a以及虛設(shè)柵絕緣層130而形成。因此，每個(gè)虛設(shè)柵結(jié)構(gòu)152可以包括順序堆疊的虛設(shè)柵絕緣圖案130a、第一多晶硅圖案140b、第二多晶硅圖案142a和第一硬掩模150。

在本發(fā)明構(gòu)思的示例中，每個(gè)虛設(shè)柵結(jié)構(gòu)152可以形成為在第二方向上延伸，并且多個(gè)虛設(shè)柵結(jié)構(gòu)152可以在第一方向上彼此間隔開。

如果空隙141與本發(fā)明構(gòu)思相反地將要保留在第一多晶硅層中，則第一多晶硅層140a的與空隙141相鄰的一部分可以比第一多晶硅層140a的其它部分被蝕刻得更多。因此，第一多晶硅圖案140b和第二多晶硅圖案142a的側(cè)表面將不是完全垂直的，即所述表面的部分相對(duì)于襯底100的上表面將不具有90度斜率。第一多晶硅層140a的與空隙141相鄰的部分可以被過度地蝕刻，使得上部有源圖案105a可以被損壞。具體地，上部有源圖案105a的下部分可以在其一側(cè)中具有底切，并且空隙141可以暴露在第一多晶硅圖案140b的側(cè)面。

然而，根據(jù)本發(fā)明構(gòu)思，第一多晶硅層140a中的任何空隙被去除使得第一多晶硅層140a可以被均勻地蝕刻。因此，第一多晶硅圖案140b和第二多晶硅圖案142a的側(cè)表面可以是基本垂直的，即垂直于襯底100的上表面，并且沒有空隙暴露在第一多晶硅圖案140b的一側(cè)。此外，防止了上部有源圖案105a被損壞。

參照?qǐng)D20至22，間隔物層可以形成在虛設(shè)柵結(jié)構(gòu)152、隔離圖案120和上部有源圖案105a上。間隔物層可以被各向異性地蝕刻以在每個(gè)虛設(shè)柵結(jié)構(gòu)152的側(cè)表面上形成間隔物結(jié)構(gòu)160。

間隔物層可以是從由硅氮化物、硅碳氮化物(sicn)和硅氧碳氮化物(siocn)組成的組中選擇的材料的層。例如，間隔物層可以由siocn形成，從而具有比硅氮化物的介電常數(shù)更小的介電常數(shù)。在本發(fā)明構(gòu)思的示例中，間隔物層可以通過cvd工藝或ald工藝形成。此外，來自該組的不止一個(gè)層可以被形成以產(chǎn)生間隔物結(jié)構(gòu)160。

再次，如果空隙141與本發(fā)明構(gòu)思相反地將要保留在多晶硅層中，并且變?yōu)楸┞对诘谝欢嗑Ч鑸D案140b的側(cè)面，則間隔物層將填充空隙141，從而第一多晶硅圖案140b將在其中具有間隔物層的部分。在這樣的情況下，隨后的工藝將傾向于由第一多晶硅圖案140b中的間隔物層產(chǎn)生的工藝失效。此外，在第一多晶硅圖案140b和第二多晶硅圖案142a的與空隙141相鄰的側(cè)表面上的間隔物結(jié)構(gòu)160將不具有正常的形狀。

然而，在本發(fā)明構(gòu)思的示例中，第一多晶硅圖案140b和第二多晶硅圖案142a的側(cè)表面可以是基本垂直的，即垂直于襯底100的上表面，并且沒有空隙可以出現(xiàn)在第一多晶硅圖案140b和第二多晶硅圖案142a中。因此，間隔物結(jié)構(gòu)160可以正常地形成在虛設(shè)柵結(jié)構(gòu)152的側(cè)面上。

間隔物結(jié)構(gòu)160也可以形成在有源鰭105的側(cè)面上。

在本發(fā)明構(gòu)思的示例中，間隔物結(jié)構(gòu)160可以形成為單層(如圖20至22中所示)，但不限于此。

或者，間隔物結(jié)構(gòu)可以包括順序地堆疊在虛設(shè)柵結(jié)構(gòu)152的每一側(cè)上的多個(gè)間隔物。具體地，所述多個(gè)間隔物可以通過在虛設(shè)柵結(jié)構(gòu)152、隔離圖案120和上部有源圖案105a上順序地形成多個(gè)間隔物層、各向異性地蝕刻所述多個(gè)間隔物層以形成包括所述多個(gè)間隔物的間隔物結(jié)構(gòu)160而形成。在本發(fā)明構(gòu)思的示例中，間隔物結(jié)構(gòu)160可以包括順序地堆疊在每個(gè)虛設(shè)柵結(jié)構(gòu)152的側(cè)面上的補(bǔ)償間隔物(offsetspacer)、第一間隔物和第二間隔物。

補(bǔ)償間隔物可以由硅氧化物形成，第一間隔物和第二間隔物的每個(gè)可以由選自由硅氮化物、sicn和siocn組成的組中的至少一種材料形成。

在本發(fā)明構(gòu)思的示例中，第一間隔物可以不通過隨后執(zhí)行的各向同性的蝕刻工藝被去除，第二間隔物可以不通過隨后執(zhí)行的各向異性的蝕刻工藝被去除。就是說，第一間隔物可以相對(duì)于各向同性的蝕刻工藝具有耐蝕刻性，第二間隔物可以相對(duì)于各向異性的蝕刻工藝具有耐蝕刻性。

在本發(fā)明構(gòu)思的示例中，間隔物中的一個(gè)可以隨著只在垂直方向上延伸而形成在虛設(shè)柵結(jié)構(gòu)152的每一側(cè)上，間隔物中的另一個(gè)可以形成在虛設(shè)柵結(jié)構(gòu)152的側(cè)面和襯底100的上表面上以致具有“l(fā)”形狀。

參照?qǐng)D23，間隔物結(jié)構(gòu)160中的相鄰間隔物結(jié)構(gòu)之間的有源鰭105的上部分可以被蝕刻以形成凹陷162。

更具體地，有源鰭105的上部分可以將虛設(shè)柵結(jié)構(gòu)152和其側(cè)面上的間隔物結(jié)構(gòu)160用作蝕刻掩模被各向異性地蝕刻以形成凹陷162。在本發(fā)明構(gòu)思的示例中，當(dāng)凹陷162形成時(shí)，間隔物結(jié)構(gòu)160的部分可以從有源鰭105的側(cè)面被去除。

在本發(fā)明構(gòu)思的示例中，僅有源鰭105的上部有源圖案105a可以被蝕刻以形成凹陷162，使得凹陷162的底部可以高于下部有源圖案105b的頂表面。然而，凹陷162的底部的位置可以不限于此。

在本發(fā)明構(gòu)思的示例中，用于形成間隔物結(jié)構(gòu)160的蝕刻工藝以及用于形成凹陷162的蝕刻工藝可以被原位執(zhí)行。

參照?qǐng)D24，外延圖案170可以形成在凹陷162中。外延圖案170可以用作源極/漏極區(qū)。在本發(fā)明構(gòu)思的示例中，多個(gè)外延圖案170可以形成為在第二方向上間隔開，并且外延圖案170中的在第二方向上相鄰的外延圖案可以彼此接觸。

在本發(fā)明構(gòu)思的示例中，外延圖案170可以將有源鰭105的由凹陷162暴露的上表面用作籽晶通過選擇性外延生長(zhǎng)(seg)工藝形成。

在本發(fā)明構(gòu)思的示例中，seg工藝可以通過提供硅源氣體、鍺源氣體、蝕刻氣體和載氣形成。在這些示例中，seg工藝可以將硅烷(sih4)、乙硅烷(si2h6)或二氯硅烷(dcs)(sih2cl2)用作硅源氣體、鍺烷(geh4)用作鍺源氣體、氯化氫(hcl)用作蝕刻氣體以及氫氣(h2)用作載氣來執(zhí)行。因此，包括單晶硅-鍺的外延圖案170可以被形成。

在本發(fā)明構(gòu)思的示例中，在seg工藝期間，外延圖案170可以用p型雜質(zhì)原位摻雜，使得外延圖案170可以用作p型finfet的源極/漏極區(qū)。

或者，seg工藝可以只使用硅源氣體、蝕刻氣體和載氣來執(zhí)行。因此，包括單晶硅的外延圖案170可以被形成。在本發(fā)明構(gòu)思的示例中，在seg工藝期間，外延圖案170可以用n型雜質(zhì)原位摻雜，使得外延圖案170可以用作n型finfet的源極/漏極區(qū)。

在本發(fā)明構(gòu)思的一些示例中，用于形成凹陷162的蝕刻工藝以及用于形成外延圖案170的seg工藝可以不執(zhí)行。在這樣的情況下，上部有源圖案105a的與虛設(shè)柵結(jié)構(gòu)152相鄰的上部分可以用雜質(zhì)摻雜以形成源極/漏極區(qū)。

在本發(fā)明構(gòu)思的一些示例中，虛設(shè)柵結(jié)構(gòu)152可以用作實(shí)際的柵結(jié)構(gòu)，并且在這樣的情況下，隨后的工藝可以不被執(zhí)行，至此完成了制造包括柵結(jié)構(gòu)和源極/漏極區(qū)的晶體管的方法。

參照?qǐng)D25，第一絕緣夾層180可以形成在虛設(shè)柵結(jié)構(gòu)152、間隔物結(jié)構(gòu)160、外延圖案170和隔離圖案120上，并且第一絕緣夾層180可以被平坦化直到虛設(shè)柵結(jié)構(gòu)152的第二多晶硅圖案142a的上表面被暴露。

平坦化工藝可以包括化學(xué)機(jī)械拋光(cmp)工藝和/或回蝕刻工藝。在平坦化工藝中，第一硬掩模150可以被去除。

第一絕緣夾層180可以由硅氧化物形成。第一絕緣夾層180可以通過cvd工藝、ald工藝或玻璃上旋涂(sog)工藝形成。

參照?qǐng)D26至29，虛設(shè)柵結(jié)構(gòu)152可以被各向同性地蝕刻以形成暴露有源鰭105的表面的開口182。

當(dāng)執(zhí)行蝕刻工藝時(shí)，虛設(shè)柵結(jié)構(gòu)152的側(cè)面上的間隔物結(jié)構(gòu)160可以不被蝕刻。開口182可以用作用于形成柵結(jié)構(gòu)的模子結(jié)構(gòu)。因此，開口182的輪廓或?yàn)殚_口182劃界的任何層可以影響柵結(jié)構(gòu)的形成。

如上所述，根據(jù)本發(fā)明構(gòu)思形成的虛設(shè)柵結(jié)構(gòu)152的側(cè)面可以基本上是垂直的。開口182可以通過去除虛設(shè)柵結(jié)構(gòu)152形成，使得開口182的側(cè)面也可以是基本垂直的。

第一多晶硅圖案140b可以在其中無空隙，使得間隔物結(jié)構(gòu)160的材料可以不變?yōu)槲挥谔撛O(shè)柵結(jié)構(gòu)152中。因此，間隔物結(jié)構(gòu)160的材料可以不凸出到開口182中以致有效地限定開口182的輪廓。因此，柵結(jié)構(gòu)可以通過隨后的工藝正常地形成以填充開口182。

參照?qǐng)D30至32，初始柵結(jié)構(gòu)193可以被形成以填充開口182。

更具體地，界面層(未示出)可以通過有源鰭105的由開口182暴露的表面的熱氧化形成。柵絕緣層可以共形地形成在界面層、隔離圖案120、間隔物結(jié)構(gòu)160和第一絕緣夾層180上。柵電極層可以形成在柵絕緣層上以充分地填充開口182的剩余部分，并且可以被平坦化直到第一絕緣夾層180的上表面被暴露。因此，包括順序堆疊的初始柵絕緣圖案190和初始柵電極192的初始柵結(jié)構(gòu)193可以被形成。

柵絕緣層可以通過cvd工藝或ald工藝由具有高介電常數(shù)的金屬氧化物例如鉿氧化物、鉭氧化物、鋯氧化物等形成。

柵電極層可以通過cvd工藝、ald工藝或物理氣相沉積(pvd)工藝由例如鋁、銅或鉭的金屬或其金屬氮化物形成。

在本發(fā)明構(gòu)思的示例中，閾值電壓控制層(未示出)可以在工藝中的一階段處進(jìn)一步形成以致被提供在柵絕緣層與柵電極層之間。閾值電壓控制層可以控制p型finfet的閾值電壓。在本發(fā)明構(gòu)思的示例中，閾值電壓控制層可以通過cvd工藝、ald工藝、pvd工藝等由金屬、金屬氮化物或金屬合金例如鈦、鈦氮化物、鈦鋁氮化物、鉭氮化物或鉭鋁氮化物形成。

參照?qǐng)D33至36，初始柵絕緣圖案190和初始柵電極192可以被部分地蝕刻以在開口182的上部分處形成凹陷。硬掩模層可以形成在第一絕緣夾層上以填充凹陷，并且可以被平坦化直到第一絕緣夾層180的上表面被暴露以形成第二硬掩模194。

因此，柵結(jié)構(gòu)198可以被形成以填充開口182，并且可以包括順序堆疊的柵絕緣圖案190a、柵電極192a和第二硬掩模194。硬掩模層可以由例如硅氮化物的氮化物形成。

然后，第二絕緣夾層(未示出)可以形成在柵結(jié)構(gòu)198和第一絕緣夾層180上。第一布線結(jié)構(gòu)可以被進(jìn)一步形成以通過第一絕緣夾層和第二絕緣夾層電連接到外延圖案170，第二布線結(jié)構(gòu)可以被進(jìn)一步形成以通過第二絕緣夾層和第二硬掩模194電連接到柵電極192a。

如上所述，第一多晶硅層140a中的空隙141可以被去除。因此，底切不形成在上部有源圖案105a的側(cè)面的下部分中，并且柵結(jié)構(gòu)198可以不具有位于其中的間隔物結(jié)構(gòu)160的材料。因此，具有良好特性的半導(dǎo)體器件可以被制造。

在制造包括finfet的半導(dǎo)體器件的方法中，第一多晶硅層中的空隙的去除已經(jīng)如圖中所示地被描述。然而，根據(jù)本發(fā)明構(gòu)思的去除空隙的工藝也可以應(yīng)用于包括晶體管的半導(dǎo)體器件的其它結(jié)構(gòu)。就是說，去除空隙的工藝可以用在形成包括多晶硅的柵結(jié)構(gòu)的任何方法或通過柵替換工藝形成金屬柵結(jié)構(gòu)的任何方法中。因此，本發(fā)明構(gòu)思可以例如應(yīng)用于形成平面型晶體管、凹陷溝道陣列晶體管、納米線器件、納米帶器件、納米片器件或iii-v半導(dǎo)體器件或包括柵全繞結(jié)構(gòu)的器件的方法。

圖37至43示出根據(jù)本發(fā)明構(gòu)思的制造半導(dǎo)體器件的方法的其他示例中的必要階段。

制造半導(dǎo)體器件的這個(gè)方法可以包括與參照?qǐng)D1至36所示的工藝基本相同的工藝，所以在下文中將不再詳細(xì)描述這樣的工藝。

參照?qǐng)D37至40，與圖1至4中所示的且參照?qǐng)D1至4描述的工藝基本相同的工藝可以被執(zhí)行。因此，有源鰭105和隔離圖案120可以形成在襯底100上。有源鰭105可以包括其側(cè)面可以由隔離圖案120覆蓋的下部有源圖案105b以及不由隔離圖案120覆蓋而是從其凸出的上部有源圖案105a。

虛設(shè)柵絕緣層130可以共形地形成在上部有源圖案105a上，初始多晶硅層240可以形成在虛設(shè)柵絕緣層130上以填充上部有源圖案105a中的相鄰上部有源圖案之間的每個(gè)間隙。

初始多晶硅層240可以形成在虛設(shè)柵絕緣層130上。因此，初始多晶硅層240可以形成為具有與第一寬度的約1/2基本上相同或大于第一寬度的約1/2的厚度，使得上部有源圖案105a之間的間隙可以被充分地填充。

初始多晶硅層240可以用作用于形成柵結(jié)構(gòu)的模子層。因此，初始多晶硅層240可以形成為具有與柵結(jié)構(gòu)的目標(biāo)厚度基本相同的厚度。

在本發(fā)明構(gòu)思的示例中，初始多晶硅層240可以通過cvd工藝或ald工藝形成。初始多晶硅層240可以在約300℃到約700℃的溫度下形成。

填充上部有源圖案105a之間的間隙的初始多晶硅層240可以在其中包括空隙241。

參照?qǐng)D41至43，初始多晶硅層240可以通過離子注入工藝用電中性的摻雜劑摻雜以形成無空隙的多晶硅層244。在離子注入工藝期間，有源鰭105可以維持單晶性，并且可以不呈現(xiàn)非晶態(tài)。

離子注入工藝可以與圖9至11中所示的且參照?qǐng)D9至11描述的工藝基本相同。

第一硬掩?？梢孕纬稍诙嗑Ч鑼?44上。多晶硅層244和虛設(shè)柵絕緣層130可以將第一硬掩模用作蝕刻掩模被圖案化以形成虛設(shè)柵結(jié)構(gòu)。

就是說，在形成多晶硅層之后，第二多晶硅層可以不形成在多晶硅層上，并且與圖16至19中所示的且參照?qǐng)D16至19描述的工藝基本相同的工藝可以被執(zhí)行以形成虛設(shè)柵結(jié)構(gòu)。

然后，與圖20至36中所示的且參照?qǐng)D20至36描述的工藝基本相同的工藝可以被執(zhí)行以形成圖36中所示的半導(dǎo)體器件。

制造半導(dǎo)體器件的以上方法可以應(yīng)用于制造各種各樣類型的包括晶體管的存儲(chǔ)器件或邏輯器件的方法。

前述內(nèi)容說明了本發(fā)明構(gòu)思的示例并且不被解釋為限制本發(fā)明構(gòu)思。雖然已經(jīng)描述了本發(fā)明構(gòu)思的若干示例，但本領(lǐng)域技術(shù)人員將容易地理解，許多修改在本發(fā)明構(gòu)思的示例中是可能的而實(shí)質(zhì)上不背離本發(fā)明構(gòu)思的新穎教導(dǎo)和優(yōu)點(diǎn)。因此，所有這樣的修改旨在被包括在如權(quán)利要求中限定的本發(fā)明構(gòu)思的范圍內(nèi)。

本申請(qǐng)要求2016年3月18日向韓國(guó)知識(shí)產(chǎn)權(quán)局(kipo)提交的韓國(guó)專利申請(qǐng)第10-2016-0032566號(hào)的優(yōu)先權(quán)，其內(nèi)容通過引用全文合并于此。