本發(fā)明涉及微波與毫米波封裝電路技術(shù)領(lǐng)域，尤其涉及一種三維封裝電路中金絲鍵合的電容補(bǔ)償及其設(shè)計方法。

背景技術(shù)：

在雷達(dá)、電子對抗和通信等領(lǐng)域中，電子系統(tǒng)逐步朝著高密度、高速率、高可靠性、高性能和低成本等方向發(fā)展。多芯片電路作為混合電路集成技術(shù)的代表，可以在三維、多層介質(zhì)基板中，采用微組裝互連工藝將裸芯片及各種元器件設(shè)計成滿足需求的微波集成電路。

在微波多芯片電路技術(shù)中，常采用金絲鍵合技術(shù)來實現(xiàn)微帶傳輸線、單片微波集成電路和集總式元器件之間的互連。與數(shù)字電路中互連線不同的是，鍵合金絲的參數(shù)特性如數(shù)量、長度、拱高、跨距、焊點位置等都會微波傳輸特性產(chǎn)生嚴(yán)重的影響。尤其是在毫米波等高頻段，鍵合金絲的寄生電感效應(yīng)尤為明顯。金絲鍵合互連的電磁性能將會變差，微波電路的傳輸特性也會隨之惡化。因此，分析金絲鍵合的電磁特性、并有效地設(shè)計金絲互連電路，對實現(xiàn)和提高多芯片電路的性能具有十分重要的意義。

目前有多種方法可用來分析和改善多芯片電路中鍵合金絲的電磁特性。1995年，lee采用矩量法計算鍵合線的阻抗損耗和輻射損耗，用來分析任意形狀互連線的寬帶電磁特性]。同年，f.alimenti等人提出采用準(zhǔn)靜態(tài)法對鍵合金絲的傳輸特性進(jìn)行分析。由于鍵合金絲的介質(zhì)邊界是開放式且結(jié)構(gòu)呈彎曲狀，隨著工作頻率的升高和金絲互連參數(shù)的變化，采用上述方法的精度也會受到影響。隨后，在2001年，f.alimenti等人又提出采用時域有限差分法對金絲鍵合的電磁特性進(jìn)行分析。為補(bǔ)償鍵合金絲的寄生電感效應(yīng)，人們提出了多種方法，r.sorrentino等人在ieeemicrowavesymposium會議上發(fā)表文章《modelingandcharacterizationofthebondingwireinterconnection》，提出可通過增加焊盤尺寸、增加微帶調(diào)節(jié)分支線等方法來金絲鍵合進(jìn)行電容補(bǔ)償。t.p.budka在ieeetrans.microw.theorytech.期刊上發(fā)表的《wide-bandwidthmillimeter-wavebond-wireinterconnects》上提出采用高、低阻抗傳輸線來對金絲鍵合進(jìn)行阻抗匹配設(shè)計。然而這些金絲鍵合的電容補(bǔ)償方法都普遍存在一個問題，即僅在表層傳輸線上來設(shè)計電容補(bǔ)償結(jié)構(gòu)，從而極大地占用了設(shè)計空間。而在小型化、多通道封裝電路中，顯然沒有這么多的面積來對金絲鍵合進(jìn)行阻抗匹配設(shè)計。此外，這些僅通過增加焊盤尺寸進(jìn)行電容補(bǔ)償設(shè)計的方法對微波傳輸性能的改善較為有限?；诖耍F(xiàn)研究一種三維封裝電路中金絲鍵合的電容補(bǔ)償及其設(shè)計方法，很好的解決了這個問題。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供了一種三維封裝電路中金絲鍵合的電容補(bǔ)償及其設(shè)計方法。

本發(fā)明是通過以下技術(shù)方案實現(xiàn)的：一種三維封裝電路中金絲鍵合的電容補(bǔ)償，包括微波多層電路介質(zhì)基板，所述微波多層電路介質(zhì)基板表面第一層傳輸線上設(shè)有電容補(bǔ)償結(jié)構(gòu)，所述微波多層電路介質(zhì)基板垂直方向上中間層傳輸線上設(shè)有電容補(bǔ)償結(jié)構(gòu)，傳輸線之間通過金絲鍵合線f301連接，所述的金絲鍵合電容補(bǔ)償設(shè)計方法充分利用了多層電路的空間，對金絲鍵合進(jìn)行阻抗匹配設(shè)計，與傳統(tǒng)方法相比，不僅可以有效減小在第一層傳輸線上進(jìn)行電容補(bǔ)償結(jié)構(gòu)所需的面積，而且改善了多芯片電路中傳輸線與芯片之間、傳輸線和傳輸線之間的微波傳輸特性，特別適合于小型化、多通道、結(jié)構(gòu)緊湊的三維封裝電路設(shè)計。

作為本發(fā)明的優(yōu)選方式之一，所述電容補(bǔ)償結(jié)構(gòu)對金絲鍵合線產(chǎn)生寄生電感效應(yīng)，設(shè)計了電容補(bǔ)償結(jié)構(gòu)來減小由金絲鍵合線所產(chǎn)生的額外插入損耗，改善傳輸線與芯片、傳輸線與傳輸線之間通過鍵合金絲互連的微波傳輸特性，所述的微波多層電路介質(zhì)基板是由2層微波介質(zhì)基板rogers5880層壓而成，包含有3層金屬，基板的介電常數(shù)為2.2，損耗角正切為0.0009，所述每層微波介質(zhì)基板rogers5880的基板厚度是0.254mm，常適用于數(shù)字、模擬混合電路系統(tǒng)的設(shè)計，用于小型化、多功能、多通道、多芯片電路的三維封裝。

作為本發(fā)明的優(yōu)選方式之一，所述傳輸線為兩根50歐姆的第一傳輸線與第二傳輸線且之間有縫隙，所述金絲鍵合線連接第一傳輸線與第二傳輸線。

作為本發(fā)明的優(yōu)選方式之一，所述的金絲鍵合線數(shù)目為2根，一般隨著金絲鍵合數(shù)目的增加，互連的電磁特性會得到明顯改善，但2根金絲線以上的傳輸特性區(qū)別較小。

作為本發(fā)明的優(yōu)選方式之一，所述的50歐姆的第一傳輸線與第二傳輸線都采用50歐姆微帶線形式，并與sma同軸接頭匹配。

作為本發(fā)明的優(yōu)選方式之一，所述微波多層電路介質(zhì)基板表面第一層傳輸線上的電容補(bǔ)償結(jié)構(gòu)為第一金屬焊盤、第二金屬焊盤、第三金屬焊盤與第四金屬焊盤，所述第一金屬焊盤與第二金屬焊盤位于在第一傳輸線上通過金絲鍵合線互連的一側(cè)兩端，所述第三金屬焊盤與第四金屬焊盤位于在第二傳輸線上通過金絲鍵合線互連的一側(cè)兩端。

作為本發(fā)明的優(yōu)選方式之一，所述微波多層電路介質(zhì)基板垂直方向上中間層傳輸線上的電容補(bǔ)償結(jié)構(gòu)為對應(yīng)相同寬度和長度的第三傳輸線與相同寬度和長度的第四傳輸線。

作為本發(fā)明的優(yōu)選方式之一，所述第三傳輸線位于在第一傳輸線上通過金絲鍵合線互連的一側(cè)，在第一金屬焊盤、第二金屬焊盤和第一傳輸線的下方；所述第四傳輸線位于在第二傳輸線上通過金絲鍵合線互連的一側(cè)，在第三金屬焊盤、第四金屬焊盤和第二傳輸線的下方。

本發(fā)明還公開了一種三維封裝電路中金絲鍵合的電容補(bǔ)償?shù)脑O(shè)計方法，包括如下步驟：

步驟a：在表面第一層傳輸線上設(shè)計電容補(bǔ)償結(jié)構(gòu)；

步驟b：在垂直方向上中間層傳輸線上，設(shè)計電容補(bǔ)償結(jié)構(gòu)。

作為本發(fā)明的優(yōu)選方式之一，所述步驟a包括如下步驟：

(1)在第一傳輸線上通過金絲鍵合線互連的一側(cè)，設(shè)計第一金屬焊盤和第二金屬焊盤；

(2)在第二傳輸線上通過金絲鍵合線互連的一側(cè)，設(shè)計第三金屬焊盤和第四金屬焊盤；

所述步驟b包括如下步驟：

(1)在第一傳輸線上通過金絲鍵合線互連的一側(cè)，在第一金屬焊盤、第二金屬焊盤和第一傳輸線的下方設(shè)計相同寬度和長度的第三傳輸線；

(2)在第二傳輸線上通過金絲鍵合線互連的一側(cè)，在第三金屬焊盤、第四金屬焊盤和第二傳輸線的下方設(shè)計相同寬度和長度的第四傳輸線。

本發(fā)明相比現(xiàn)有技術(shù)的優(yōu)點在于：本發(fā)明有效解決了三維封裝電路中金絲鍵合的阻抗匹配問題，充分利用了多層電路的空間，對金絲鍵合的寄生電感效應(yīng)進(jìn)行電容補(bǔ)償結(jié)構(gòu)設(shè)計，尤其是在垂直方向上添加電容補(bǔ)償結(jié)構(gòu)；與傳統(tǒng)方法相比，可以減小僅在表層傳輸線上進(jìn)行電容補(bǔ)償所需的面積?；诒景l(fā)明的金絲鍵合電容補(bǔ)償結(jié)構(gòu)，可以改善多芯片電路中傳輸線與芯片、傳輸線和傳輸線之間的微波傳輸特性，本發(fā)明在ka頻段(在20-30ghz的頻率范圍內(nèi))，回波損耗增加了約23db，插入損耗減小了0.1db-0.2db，可廣泛適用于小型化、多通道、結(jié)構(gòu)緊湊的三維封裝電路的設(shè)計。

附圖說明

圖1為根據(jù)本發(fā)明提供的多層電路金絲鍵合電容補(bǔ)償設(shè)計方法的三維圖；

圖2為根據(jù)本發(fā)明提供的多層電路金絲鍵合電容補(bǔ)償設(shè)計方法中第一層電路的俯視圖；

圖3為根據(jù)本發(fā)明提供的多層電路金絲鍵合電容補(bǔ)償設(shè)計方法中第二層電路的俯視圖；

圖4為根據(jù)本發(fā)明提供的多層電路金絲鍵合電容補(bǔ)償設(shè)計方法的側(cè)視圖；

圖5為根據(jù)本發(fā)明提供的多層電路金絲鍵合電容補(bǔ)償設(shè)計方法中金絲鍵合數(shù)目變化的回波損耗結(jié)果對比圖；

圖6為根據(jù)本發(fā)明提供的多層電路金絲鍵合電容補(bǔ)償設(shè)計方法與未進(jìn)行電容補(bǔ)償設(shè)計的回波損耗結(jié)果對比圖；

圖7為根據(jù)本發(fā)明提供的多層電路金絲鍵合電容補(bǔ)償設(shè)計方法與未進(jìn)行電容補(bǔ)償設(shè)計的插入損耗結(jié)果對比圖。

具體實施方式

下面對本發(fā)明的實施例作詳細(xì)說明，本實施例在以本發(fā)明技術(shù)方案為前提下進(jìn)行實施，給出了詳細(xì)的實施方式和具體的操作過程，但本發(fā)明的保護(hù)范圍不限于下述的實施例。

如圖1所示，為根據(jù)本發(fā)明的多層電路金絲鍵合電容補(bǔ)償設(shè)計方法的三維圖，金絲鍵合線(f301)連接在2條50歐姆第一傳輸線(f101)和第二傳輸線(f102)之間。其中，所述50歐姆第一傳輸線(f101)可以為輸入端口或者輸出端口，相應(yīng)地，所述50歐姆第二傳輸線(f102)為輸出端口或者輸入端口，所述的2條50歐姆第一傳輸線(f101)和第二傳輸線(f102)都采用50歐姆微帶線形式，并與sma同軸接頭匹配。

在微波多層電路中，為了對金絲鍵合進(jìn)行阻抗匹配，分別在表層傳輸線和中間層設(shè)計電容補(bǔ)償結(jié)構(gòu)。在本實施例的一個優(yōu)選例中，所述的微波多層電路介質(zhì)基板是由2層微波介質(zhì)基板rogers5880層壓而成，共含有3層金屬，基板的介電常數(shù)為2.2，損耗角正切為0.0009，基板厚度是0.254mm。

如圖2所示，顯示了根據(jù)本發(fā)明提供的多層電路金絲鍵合電容補(bǔ)償設(shè)計方法中第一層電路的俯視圖，由圖可知，金絲鍵合線(f301)用來互連2條50歐姆第一傳輸線(f101)和第二傳輸線(f102)，2條傳輸線之間縫隙為0.1mm。為了對金絲鍵合進(jìn)行阻抗匹配設(shè)計，在表面第一層傳輸線上設(shè)計電容補(bǔ)償結(jié)構(gòu)，包括如下步驟：

在第一傳輸線(f101)上通過金絲鍵合線(f301)互連的一側(cè)，設(shè)計第一金屬焊盤(f201)和第二金屬焊盤(f202)；

在第二傳輸線(f102)上通過金絲鍵合線(f301)互連的一側(cè)，設(shè)計第三金屬焊盤(f203)和第四金屬焊盤(f204)。

如圖3所示，顯示了根據(jù)本發(fā)明提供的多層電路金絲鍵合電容補(bǔ)償設(shè)計方法中第二層電路的俯視圖，為了對金絲鍵合進(jìn)行阻抗匹配設(shè)計，垂直方向的中間層傳輸線上，設(shè)計電容補(bǔ)償結(jié)構(gòu)。包括如下步驟：

在第一傳輸線(f101)上通過金絲鍵合線(f301)互連的一側(cè)，在第一金屬焊盤(f201)、第二金屬焊盤(f202)和第一傳輸線(f101)的下方設(shè)計相同寬度和長度的第三傳輸線(s101)；

在第二傳輸線(f102)上通過金絲鍵合線(f301)互連的一側(cè)，在第三金屬焊盤(f203)、第四金屬焊盤(f204)和第二傳輸線(f102)的下方設(shè)計相同寬度和長度的第四傳輸線(s102)。

如圖4所示，顯示了根據(jù)本發(fā)明提供的多層電路金絲鍵合電容補(bǔ)償設(shè)計方法的側(cè)視圖。微波多層電路介質(zhì)基板是由2層微波介質(zhì)基板rogers5880層壓而成，共含有3層金屬，基板的介電常數(shù)為2.2，損耗角正切為0.0009，基板厚度是0.254mm。微波多層電路介質(zhì)基板是由多個微波介質(zhì)基板層壓而成，常適用于數(shù)字、模擬混合電路系統(tǒng)的設(shè)計，用于小型化、多功能、多通道、多芯片電路的三維封裝。

如圖5所示，顯示了根據(jù)本發(fā)明提供的多層電路金絲鍵合電容補(bǔ)償設(shè)計方法中金絲鍵合數(shù)目變化的回波損耗結(jié)果對比圖，由對比圖可知，隨著鍵合金絲數(shù)目的增加，互連電磁特性會得到明顯改善，但2根金絲線以上的傳輸特性區(qū)別較小。

如圖6所示，顯示了根據(jù)本發(fā)明提供的多層電路金絲鍵合電容補(bǔ)償設(shè)計方法與未進(jìn)行電容補(bǔ)償設(shè)計的回波損耗結(jié)果對比圖，由對比圖可知，采用所設(shè)計的電容補(bǔ)償結(jié)構(gòu)，回波損耗在20-30ghz的頻率范圍內(nèi)增加了約23db，在更高頻段內(nèi)也增大了5-10db。

如圖7所示，顯示了根據(jù)本發(fā)明提供的多層電路金絲鍵合電容補(bǔ)償設(shè)計方法與未進(jìn)行電容補(bǔ)償設(shè)計的插入損耗結(jié)果對比圖，由對比圖可知，采用所設(shè)計的電容補(bǔ)償結(jié)構(gòu)，插入損耗大約減小了0.1db-0.2db。

綜上，根據(jù)本發(fā)明提供的三維封裝電路中金絲鍵合的電容補(bǔ)償，來改善金絲鍵合線的寄生電感效應(yīng)，與未進(jìn)行電容補(bǔ)償?shù)慕鸾z互連線相比，所設(shè)計的金絲鍵合電容補(bǔ)償結(jié)構(gòu)可以明顯改善互連線傳輸特性。在ka頻段，插入損耗減小了0.1db-0.2db；回波損耗(在20-30ghz的頻率范圍內(nèi))增加了約23db。所提出的金絲鍵合電容補(bǔ)償設(shè)計方法充分利用了多層電路的空間，對金絲鍵合進(jìn)行阻抗匹配設(shè)計，與傳統(tǒng)方法相比，不僅可以有效減小在第一層傳輸線上進(jìn)行電容補(bǔ)償結(jié)構(gòu)所需的面積，而且改善了多芯片電路中傳輸線與芯片之間、傳輸線和傳輸線之間的微波傳輸特性，特別適合于小型化、多通道、結(jié)構(gòu)緊湊的三維封裝電路設(shè)計。

以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。