本發(fā)明涉及半導(dǎo)體器件及其制造方法，更具體地，涉及半導(dǎo)體器件及其制造方法。

背景技術(shù)：

靜電放電(esd)是集成電路芯片與外部物體之間的電荷釋放和轉(zhuǎn)移現(xiàn)象。由于在短時(shí)間釋放大量電荷，因此esd產(chǎn)生的能量遠(yuǎn)高于芯片的承受能力，可能導(dǎo)致芯片的功能暫時(shí)失效甚至永久損壞，因此通常需要esd保護(hù)器件來(lái)保護(hù)電子器件。

可以基于多種電路結(jié)構(gòu)實(shí)現(xiàn)具有esd保護(hù)功能的半導(dǎo)體器件，圖1示出現(xiàn)有技術(shù)提供的半導(dǎo)體器件的等效電路圖，如圖1所示，該半導(dǎo)體器件包括串聯(lián)在輸入輸出端i/o和接地端gnd之間的齊納二極管dz和第一整流二極管d1，以及連接在輸入輸出端i/o和接地端gnd之間的第二整流二極管d2，輸入輸出端i/o例如是高速數(shù)據(jù)端口中的端子。在esd保護(hù)器件的斷開(kāi)狀態(tài)，輸入輸出端i/o用于數(shù)據(jù)傳輸。在靜電釋放時(shí)，路徑l1或路徑l2導(dǎo)通，該半導(dǎo)體器件處于導(dǎo)通狀態(tài)，從而提供靜電的放電路徑。

圖2示出圖1中半導(dǎo)體器件的截面圖，對(duì)應(yīng)于圖1，其中，半導(dǎo)體襯底107和n型埋層106構(gòu)成齊納二極管dz的pn結(jié)，n型外延層103和p型摻雜區(qū)101構(gòu)成第一整流二極管d1的pn結(jié)，p型外延層104和n型摻雜區(qū)102構(gòu)成第二整流二極管d2的pn結(jié)。

由于電流的累積效應(yīng)以及n型外延層103的寄生電容效應(yīng)，大部分的esd電流會(huì)在p型摻雜區(qū)101正下方的n型埋層103聚集，因此當(dāng)esd電流很大時(shí)，在esd電流累積效應(yīng)的作用下，p型摻雜區(qū)101正下方的n型埋層103就可能會(huì)首先發(fā)生擊穿，最終使得齊納二極管dz失效。且由于半導(dǎo)體器件的寄生電容與p型摻雜區(qū)101的面積相關(guān)，若要增加p型摻雜區(qū)101的面積以降低齊納二極管dz的失效風(fēng)險(xiǎn)，必然導(dǎo)致半導(dǎo)體器件的寄生電容增大，該半導(dǎo)體器件的這一結(jié)構(gòu)特點(diǎn)，大大阻礙了對(duì)其魯棒性的提高和對(duì)其電容的降低。

圖3示出齊納二極管dz和可控硅整流管scr的i-v曲線。如圖所示，相對(duì)于齊納二極管dz而言，可控硅整流管scr具有更低的可鉗位電壓和更低的電容，由于可控硅整流管scr的這一特性，現(xiàn)有的一些esd器件中，開(kāi)始采用具有低電容且低鉗位電壓的可控硅整流管scr來(lái)代替圖2中由齊納二極管dz與第一整流二極管d1形成的路徑l2，以獲得低電容與高魯棒性。

但在實(shí)際應(yīng)用中，現(xiàn)有的采用可控硅整流管scr的半導(dǎo)體器件，由于在整個(gè)襯底表面形成外延層，且在外延層上形成的第二整流二極管d2為橫向器件，因此將第二整流二極管d2的陽(yáng)極與可控硅整流管scr的陰極相連時(shí)，引出第二整流二極管d2的陽(yáng)極的方式復(fù)雜，例如需要用到深擴(kuò)散區(qū)，或深溝槽或貫穿通道等，工藝復(fù)雜。

因此，期望在降低半導(dǎo)體器件電容且提高其魯棒性的同時(shí)，簡(jiǎn)化其制造工藝。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供一種半導(dǎo)體器件及其制造方法，其可在降低半導(dǎo)體器件電容且提高其魯棒性的基礎(chǔ)上，簡(jiǎn)化制造工藝。

根據(jù)本發(fā)明的第一方面，提供一種半導(dǎo)體器件，包括：半導(dǎo)體襯底，所述半導(dǎo)體襯底的摻雜類(lèi)型為第一摻雜類(lèi)型；以及位于所述半導(dǎo)體襯底第一表面的第一部分上的第一外延層，所述第一外延層的摻雜類(lèi)型為第二摻雜類(lèi)型。

優(yōu)選地，還包括位于所述半導(dǎo)體襯底中的埋層，所述埋層的摻雜類(lèi)型為第二摻雜類(lèi)型。

優(yōu)選地，還包括位于所述第一外延層第一部分中的阱區(qū)，所述阱區(qū)的摻雜類(lèi)型為第一摻雜類(lèi)型。

優(yōu)選地，還包括位于所述第一外延層上的第二外延層，所述第二外延層包括與所述阱區(qū)接觸的第一部分和與所述第一外延層接觸的第二部分。

優(yōu)選地，還包括分別位于所述第二外延層第一部分和所述第二外延層第二部分中的第一摻雜區(qū)和第二摻雜區(qū)，所述第一摻雜區(qū)和所述第二摻雜區(qū)的摻雜類(lèi)型分別為第一摻雜類(lèi)型和第二摻雜類(lèi)型。

優(yōu)選地，還包括第一電極和第二電極，所述第一電極位于所述第二外延層上，用于電性連接所述第一摻雜區(qū)和所述第二摻雜區(qū)，所述第二電極位于所述半導(dǎo)體襯底第一表面的第二部分上，所述第二電極用于電性連接所述半導(dǎo)體襯底和所述埋層。

優(yōu)選地，還包括第三電極，所述第三電極位于所述半導(dǎo)體襯底的第二表面，所述第二表面和所述第一表面相對(duì)。

優(yōu)選地，還包括絕緣層，所述絕緣層覆蓋所述半導(dǎo)體器件，且所述第一電極透過(guò)所述絕緣層部分裸露在外。

優(yōu)選地，所述絕緣層包括第一絕緣層，所述第一絕緣層覆蓋所述半導(dǎo)體器件，所述第一電極經(jīng)由穿過(guò)所述第一絕緣層的第一導(dǎo)電通道與所述第一摻雜區(qū)和所述第二摻雜區(qū)電性連接，所述第二電極經(jīng)由穿過(guò)所述第一絕緣層的第二導(dǎo)電通道與所述半導(dǎo)體襯底和所述埋層電性連接。

優(yōu)選地，還包括至少一個(gè)第三摻雜區(qū)，所述第三摻雜區(qū)位于所述埋層中，所述第二電極經(jīng)由穿過(guò)所述第一絕緣層的第二導(dǎo)電通道與所述半導(dǎo)體襯底和所述第三摻雜區(qū)電性連接，所述第三摻雜區(qū)的摻雜類(lèi)型為第二摻雜類(lèi)型。

優(yōu)選地，所述絕緣層還包括具有第一開(kāi)口的第二絕緣層，所述第二絕緣層設(shè)置于所述第一絕緣層上，且所述第一電極經(jīng)由第一開(kāi)口部分裸露在外。

優(yōu)選地，所述絕緣層還包括具有第二開(kāi)口的第三絕緣層，所述第三絕緣層設(shè)置于所述第二絕緣層上，所述第二開(kāi)口和所述第一開(kāi)口連通形成第一層疊開(kāi)口，所述第一電極經(jīng)由第一層疊開(kāi)口部分裸露在外。

優(yōu)選地，還包括第一隔離結(jié)構(gòu)，所述第一隔離結(jié)構(gòu)從所述第二外延層第一部分和所述第二外延層第二部分之間延伸至所述半導(dǎo)體襯底中，用于隔離所述第一外延層的第一部分和所述第二外延層的第二部分。

優(yōu)選地，還包括第二隔離結(jié)構(gòu)，所述第二隔離結(jié)構(gòu)從所述第二外延層第二部分的表面延伸至所述半導(dǎo)體襯底中，所述第二隔離結(jié)構(gòu)相對(duì)于所述第一隔離結(jié)構(gòu)設(shè)置于所述第一外延層第一部分的另一側(cè)，用于限定所述第一摻雜區(qū)與所述第二外延層第一部分之間的結(jié)面積。

優(yōu)選地，所述第一隔離結(jié)構(gòu)和所述第二隔離結(jié)構(gòu)均為隔離溝槽。

優(yōu)選地，所述第二外延層為本征外延層。

根據(jù)本發(fā)明的第二方面，提供一種半導(dǎo)體器件的制造方法，包括：在半導(dǎo)體襯底中形成埋層，所述半導(dǎo)體襯底和所述埋層的摻雜類(lèi)型分別為第一摻雜類(lèi)型和第二摻雜類(lèi)型；以及在所述半導(dǎo)體襯底第一表面的第一部分上形成第一外延層，所述第一外延層的摻雜類(lèi)型為第二摻雜類(lèi)型。

優(yōu)選地，還包括在所述第一外延層的第一部分中形成阱區(qū)，所述阱區(qū)的摻雜類(lèi)型為第一摻雜類(lèi)型。

優(yōu)選地，還包括在所述第一外延層上形成第二外延層，所述第二外延層包括與所述阱區(qū)接觸的第一部分和與所述第一外延層接觸的第二部分。

優(yōu)選地，還包括在所述第二外延層的第一部分中形成第一摻雜區(qū)，在所述第二外延層的第二部分中形成第二摻雜區(qū)，所述第一摻雜區(qū)和所述第二摻雜區(qū)的摻雜類(lèi)型分別為第一摻雜類(lèi)型和第二摻雜類(lèi)型。

優(yōu)選地，還包括形成第一電極和第二電極，所述第一電極位于所述第二外延層上，用于電性連接所述第一摻雜區(qū)和所述第二摻雜區(qū)，所述第二電極位于所述半導(dǎo)體襯底第一表面的第二部分上，所述第二電極用于電性連接所述半導(dǎo)體襯底和所述埋層。

優(yōu)選地，在形成第一摻雜區(qū)和第二摻雜區(qū)的步驟之后，還包括：形成絕緣層，所述絕緣層覆蓋所述半導(dǎo)體器件，且所述第一電極透過(guò)所述絕緣層部分裸露在外。

優(yōu)選地，形成絕緣層的步驟包括：形成第一絕緣層，所述第一絕緣層覆蓋所述半導(dǎo)體器件，所述第一電極經(jīng)由穿過(guò)所述第一絕緣層的第一導(dǎo)電通道與所述第一摻雜區(qū)和所述第二摻雜區(qū)電性連接，所述第二電極經(jīng)由穿過(guò)所述第一絕緣層的第二導(dǎo)電通道與所述半導(dǎo)體襯底的第二部分和所述埋層電性連接。

優(yōu)選地，形成絕緣層的步驟還包括：在所述第一絕緣層上形成具有第一開(kāi)口的第二絕緣層，所述第二絕緣層設(shè)置于所述第一絕緣層上，且所述第一電極經(jīng)由第一開(kāi)口部分裸露在外。

優(yōu)選地，形成絕緣層的步驟還包括：在所述第二絕緣層上形成具有第二開(kāi)口的第三絕緣層，所述第二開(kāi)口和所述第一開(kāi)口連通形成第一層疊開(kāi)口，所述第一電極經(jīng)由第一層疊開(kāi)口部分裸露在外。

優(yōu)選地，在形成絕緣層的步驟之后，還包括：在所述半導(dǎo)體襯底的第二表面形成第三電極。

優(yōu)選地，形成第一摻雜區(qū)和第二摻雜區(qū)的步驟還包括：在所述埋層中形成至少一個(gè)第三摻雜區(qū)，所述第三摻雜區(qū)的摻雜類(lèi)型為第二摻雜類(lèi)型。

優(yōu)選地，還包括：形成第一隔離結(jié)構(gòu)，所述第一隔離結(jié)構(gòu)從所述第二外延層第一部分和第二部分之間延伸至所述半導(dǎo)體襯底中，用于隔離所述第一外延層的第一部分和所述第二外延層的第二部分；以及形成第二隔離結(jié)構(gòu)，所述第二隔離結(jié)構(gòu)從所述第二外延層第二部分的表面延伸至所述半導(dǎo)體襯底中，所述第二隔離結(jié)構(gòu)相對(duì)于所述第一隔離結(jié)構(gòu)設(shè)置于所述第一外延層第一部分的另一側(cè)，用于限定所述第一摻雜區(qū)與所述第二外延層第一部分之間的結(jié)面積。

根據(jù)本發(fā)明實(shí)施的半導(dǎo)體器件，通過(guò)在半導(dǎo)體襯底的部分區(qū)域上形成外延層，在降低其電容且提高其魯棒性的基礎(chǔ)上，電極僅需要穿過(guò)絕緣層便可實(shí)現(xiàn)可控硅整流管和整流二極管的電連接，簡(jiǎn)化了制造工藝。

附圖說(shuō)明

通過(guò)以下參照附圖對(duì)發(fā)明實(shí)施例的描述，本發(fā)明的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中：

圖1示出現(xiàn)有技術(shù)提供的半導(dǎo)體器件的等效電路圖。

圖2示出圖1中半導(dǎo)體器件的截面圖。

圖3示出齊納二極管dz和可控硅整流管scr的i-v曲線。

圖4示出本發(fā)明第一實(shí)施例提供的半導(dǎo)體器件的截面圖。

圖5示出圖4示出的半導(dǎo)體器件的等效電路圖。

圖6示出本發(fā)明第一實(shí)施例提供的半導(dǎo)體器件中摻雜濃度分布曲線。

圖7示出本發(fā)明第二實(shí)施例提供的半導(dǎo)體器件的截面圖。

圖8a至圖8h示出本發(fā)明第三實(shí)施例提供的半導(dǎo)體器件制造方法不同階段的示意圖

具體實(shí)施方式

以下將參照附圖更詳細(xì)地描述本發(fā)明。在各個(gè)附圖中，相同的元件采用類(lèi)似的附圖標(biāo)記來(lái)表示。為了清楚起見(jiàn)，附圖中的各個(gè)部分沒(méi)有按比例繪制。此外，可能未示出某些公知的部分。為了簡(jiǎn)明起見(jiàn)，可以在一幅圖中描述經(jīng)過(guò)數(shù)個(gè)步驟后獲得的半導(dǎo)體結(jié)構(gòu)。

應(yīng)當(dāng)理解，在描述器件的結(jié)構(gòu)時(shí)，當(dāng)將一層、一個(gè)區(qū)域稱(chēng)為位于另一層、另一個(gè)區(qū)域“上面”或“上方”時(shí)，可以指直接位于另一層、另一個(gè)區(qū)域上面，或者在其與另一層、另一個(gè)區(qū)域之間還包含其它的層或區(qū)域。并且，如果將器件翻轉(zhuǎn)，該一層、一個(gè)區(qū)域?qū)⑽挥诹硪粚印⒘硪粋€(gè)區(qū)域“下面”或“下方”。

如果為了描述直接位于另一層、另一個(gè)區(qū)域上面的情形，本文將采用“a直接在b上面”或“a在b上面并與之鄰接”的表述方式。在本申請(qǐng)中，“a直接位于b中”表示a位于b中，并且a與b直接鄰接，而非a位于b中形成的摻雜區(qū)中。

在本申請(qǐng)中，術(shù)語(yǔ)“半導(dǎo)體結(jié)構(gòu)”指在制造半導(dǎo)體器件的各個(gè)步驟中形成的整個(gè)半導(dǎo)體結(jié)構(gòu)的統(tǒng)稱(chēng)，包括已經(jīng)形成的所有層或區(qū)域。

在下文中描述了本發(fā)明的許多特定的細(xì)節(jié)，例如器件的結(jié)構(gòu)、材料、尺寸、處理工藝和技術(shù)，以便更清楚地理解本發(fā)明。但正如本領(lǐng)域的技術(shù)人員能夠理解的那樣，可以不按照這些特定的細(xì)節(jié)來(lái)實(shí)現(xiàn)本發(fā)明。

圖4示出本發(fā)明第一實(shí)施例提供的半導(dǎo)體器件的截面圖。如圖4所示，本發(fā)明第一實(shí)施例提供的半導(dǎo)體器件包括半導(dǎo)體襯底401、位于半導(dǎo)體襯底中的埋層402、在半導(dǎo)體襯底401第一表面的第一部分上選擇性地形成的第一外延層403、位于第一外延層403第一部分中的阱區(qū)404、位于第一外延層403上的第二外延層、位于第二外延層第一部分405中的第一摻雜區(qū)407、位于第二外延層第二部分406中的第二摻雜區(qū)408、用于電性連接第一摻雜區(qū)407和第二摻雜區(qū)408的第一電極410、用于電性連接半導(dǎo)體襯底401和埋層402的第二電極411以及位于半導(dǎo)體襯底401第二表面的第三電極412。半導(dǎo)體襯底401、阱區(qū)404以及第二摻雜區(qū)408的摻雜類(lèi)型為n型，埋層402、第一外延層403以及第一摻雜區(qū)407的摻雜類(lèi)型為p型。

在該實(shí)施例中，為獲得較低的電阻率，半導(dǎo)體襯底401高摻雜，第二外延層的摻雜類(lèi)型可以為超低濃度n型摻雜，也可以為超低濃度p型摻雜，其摻雜濃度通常低于7e13atoms/cm³。優(yōu)選地，第二外延層可以為本征外延層，第二外延層在第一外延層與阱區(qū)自摻雜的影響下，第二外延層第一部分405的摻雜類(lèi)型為n型，第二外延層第二部分406的摻雜類(lèi)型為p型。

優(yōu)選地，半導(dǎo)體器件還包括絕緣層，絕緣層覆蓋所述半導(dǎo)體器件，且第一電極410透過(guò)絕緣層部分裸露在外。在本實(shí)施例中，所述絕緣層包括第一絕緣層413、第二絕緣層414以及第三絕緣層415，第一絕緣層413覆蓋半導(dǎo)體襯底401的第一表面、第一外延層403以及第二外延層，第一電極410經(jīng)由穿過(guò)第一絕緣層413的第一導(dǎo)電通道與第一摻雜區(qū)407和第二摻雜區(qū)408電性連接，第二電極411經(jīng)由穿過(guò)第一絕緣層413的第二導(dǎo)電通道與半導(dǎo)體襯底401和埋層402電性連接；第二絕緣層414設(shè)置于第一絕緣層413上，第二絕緣層414具有對(duì)應(yīng)于第一電極410的第一開(kāi)口，第三絕緣層415設(shè)置于第二絕緣層414上，且第三絕緣層415具有對(duì)應(yīng)于第一開(kāi)口的第二開(kāi)口，第二開(kāi)口和第一開(kāi)口連通形成第一層疊開(kāi)口，第一電極410經(jīng)由第一層疊開(kāi)口部分裸露在外。如圖4所示，第二絕緣層414覆蓋第二電極411，但在另外的替代實(shí)施例中，第二絕緣層414和第三絕緣層415分別具有對(duì)應(yīng)于第二電極411的第三開(kāi)口和第四開(kāi)口，第三開(kāi)口和第四開(kāi)口連通形成第二層疊開(kāi)口，第二電極411經(jīng)由第二層疊開(kāi)口部分裸露在外，用于與外部器件進(jìn)行電性連接，其中，第二電極411是否經(jīng)由第二層疊開(kāi)口裸露在外不應(yīng)作為對(duì)本發(fā)明實(shí)施例的限制。第一絕緣層413為氧化層，例如sio2，用于電絕緣；第二絕緣層414為層間介質(zhì)層ild，例如為sio2；第三絕緣層415為鈍化層，如sin層，用于隔絕外部的水汽和空氣。

優(yōu)選地，半導(dǎo)體器件還包括第一隔離結(jié)構(gòu)416和第二隔離結(jié)構(gòu)417，第一隔離結(jié)構(gòu)416從所述第二外延層第一部分405和第二部分406之間延伸至所述半導(dǎo)體襯底401中，用于隔離scr器件形成的導(dǎo)電路徑以及二極管d3形成的導(dǎo)電路徑。第二隔離結(jié)構(gòu)407從所述第二外延層第一部分405的表面延伸至所述半導(dǎo)體襯底401中，相對(duì)于所述第一隔離結(jié)構(gòu)416設(shè)置于所述第二外延層第一部分405的另一側(cè)，用于限定所述第一摻雜區(qū)407與所述第二外延層第一部分405之間的結(jié)面積，即圖2中第二晶體管中pn結(jié)的結(jié)面積，使得第二晶體管中pn結(jié)具有較小的結(jié)電容，從而降低半導(dǎo)體器件的電容。第一隔離區(qū)416和第二隔離區(qū)417例如為填充氧化物的隔離溝槽。

圖5為圖4示出的半導(dǎo)體器件的等效電路圖。如圖5所示，圖4示出的半導(dǎo)體器件的等效電路包括并聯(lián)于輸入輸出端i/o端和接地端gnd的可控硅整流管scr和整流二極管d3，可控硅整流管scr對(duì)應(yīng)為相互電性連接的第一晶體管d1和第二晶體管d2，第一電阻r1對(duì)應(yīng)為第一晶體管d1基極與接地端之間的等效電阻。

對(duì)應(yīng)于圖4，第一摻雜區(qū)407、第二外延層的第一部分405、阱區(qū)404、第一外延層403、埋層402以及半導(dǎo)體襯底401構(gòu)成了圖5中的scr器件，由于scr器件由第一晶體管d1和第二晶體管d2構(gòu)成，第一晶體管d1例如為npn型，第二晶體管d2例如為pnp型，其中，第一摻雜區(qū)407、第二外延層的第一部分405以及第一外延層403構(gòu)成了第二晶體管d2，第一摻雜區(qū)407以及第二外延層的第一部分405構(gòu)成了第二晶體管d2中的pn結(jié)，第二摻雜區(qū)408、第二外延層的第二部分406構(gòu)成了第一晶體管d1的pn結(jié)。第一電極410經(jīng)由穿過(guò)第一絕緣層413的第一導(dǎo)電通道與第一摻雜區(qū)407和第二摻雜區(qū)408電性連接，即實(shí)現(xiàn)了整流二極管d3的陰極與可控硅整流管scr的陽(yáng)極之間的電性連接。

相對(duì)于現(xiàn)有技術(shù)而言，本發(fā)明第一實(shí)施例提供的半導(dǎo)體器件采用可控硅整流管代替了串聯(lián)的整流二極管和齊納二極管，降低了半導(dǎo)體器件的電容并提高了其魯棒性，且由于僅在半導(dǎo)體襯底的部分區(qū)域上形成有第一外延層，使得第二電極經(jīng)由穿過(guò)第一絕緣層的第二導(dǎo)電通道便可以實(shí)現(xiàn)與半導(dǎo)體襯底的第二部分和埋層的電性連接，即實(shí)現(xiàn)了整流二極管的陽(yáng)極與可控硅整流管的陰極之間的電性連接，簡(jiǎn)化了制造工藝。

圖6示出本發(fā)明第一實(shí)施例提供的半導(dǎo)體器件中摻雜濃度分布曲線。如圖6所示，第二外延層的第一部分(2ndn-pei)的摻雜濃度最低，埋層(pbl)的摻雜濃度較低，第一摻雜區(qū)(p+)的摻雜濃度最高，半導(dǎo)體襯底(nsub)的摻雜濃度次之，阱區(qū)(nwell)的摻雜濃度低于半導(dǎo)體襯底(nsub)的摻雜濃度但高于埋層(pbl)的摻雜濃度。

圖7示出本發(fā)明第二實(shí)施例提供的半導(dǎo)體器件的截面圖。如圖7和圖4所示，根據(jù)第二實(shí)施例的半導(dǎo)體器件和根據(jù)第一實(shí)施例的半導(dǎo)體器件的不同之處在于，第二電極411的數(shù)量為2個(gè)而不是1個(gè)，對(duì)應(yīng)地，第三摻雜區(qū)409的數(shù)量為2個(gè)而不是1個(gè)，2個(gè)第二電極411對(duì)稱(chēng)設(shè)置于第一外延層403的兩側(cè)，且本發(fā)明第二實(shí)施例提供的半導(dǎo)體器件中不再設(shè)置有第二隔離結(jié)構(gòu)417。

根據(jù)第二實(shí)施例的半導(dǎo)體器件的其他方面與根據(jù)第一實(shí)施例的半導(dǎo)體器件相同，在此不再詳述。

圖8a至圖8h示出本發(fā)明第三實(shí)施例提供的半導(dǎo)體器件制造方法不同階段的示意圖，該方法用于制造根據(jù)第一實(shí)施例的半導(dǎo)體器件。

如圖8a所示，在半導(dǎo)體襯底401的第一表面形成第一氧化層418后，在所述第一氧化層418上形成第一抗蝕刻掩膜，通過(guò)離子注入工藝將硼離子注入半導(dǎo)體襯底401中，形成埋層402，然后去除第一抗蝕刻劑掩膜，在第一氧化層418上形成第一阻擋層419，所述第一阻擋層419例如為sin層，并在高溫環(huán)境下通過(guò)熱推進(jìn)工藝對(duì)埋層402進(jìn)行處理。

如圖8b所示，在第一阻擋層419表面形成第二抗蝕刻劑掩膜，通過(guò)光刻膠蝕刻法使得埋層402部分裸露在外，并去除第二抗蝕刻劑掩膜。

如圖8c所示，在埋層402裸露在外的部分上形成第一外延層403，第一阻擋層419作為第一外延層403的掩蔽層，用于在半導(dǎo)體襯底401第一表面的第一部分上選擇性地形成第一外延層403，第一外延層403摻雜濃度例如為2e15～5e16atoms/cm³。

如圖8d所示，在第一外延層403表面形成第二氧化層420，并在第二氧化層420表面形成第三抗蝕刻劑掩膜，然后進(jìn)行離子注入，形成阱區(qū)404，去除第三抗蝕刻劑掩膜后在第二氧化層420表面形成第二阻擋層421，并在高溫條件下通過(guò)熱推進(jìn)工藝對(duì)阱區(qū)404進(jìn)行處理，第二阻擋層421用于避免在熱推進(jìn)操作中阱區(qū)404外擴(kuò)污染第一外延層403中沒(méi)有離子注入的區(qū)域。其中，為了盡量減小阱區(qū)404中摻雜離子在后續(xù)形成第二外延層時(shí)的外擴(kuò)現(xiàn)象，優(yōu)選采用砷或銻進(jìn)行離子注入以形成阱區(qū)404。

如圖8e所示，若去除第二阻擋層421并在第一外延層403的全部區(qū)域上形成第二外延層，則在此過(guò)程中第一阻擋層419也會(huì)被同時(shí)去除，部分第二外延層將形成在半導(dǎo)體襯底401上，這是我們所不期望看到的。因而選擇在第二阻擋層421表面形成第四抗蝕刻劑掩膜，并利用光刻膠蝕刻工藝使得阱區(qū)404以及部分第一外延層403裸露在外，在阱區(qū)404以及部分裸露在外的第一外延層403上形成第二外延層，其中，第二外延層包括與所述阱區(qū)404接觸的第一部分405以及與第一外延層403接觸的第二部分406。

如圖8f所示，去除第一氧化層418、第二氧化層420、第一阻擋層419以及第二阻擋層421，在半導(dǎo)體襯底401的第一表面、第一外延層403表面以及第二外延層表面形成第一絕緣層413，并在第二外延層的第一部分405和第二部分406中分別形成第一摻雜區(qū)407和第二摻雜區(qū)408。

如圖8g所示，在所述第一絕緣層413表面形成第五抗蝕刻劑掩膜，并通過(guò)光刻膠蝕刻法形成第一溝槽和第二溝槽，在第一溝槽和第二溝槽中填充氧化物，分別形成第一隔離結(jié)構(gòu)416和第二隔離結(jié)構(gòu)417，并在第一絕緣層413表面形成第二絕緣層414。需要說(shuō)明的是，形成第一隔離結(jié)構(gòu)416和第二隔離結(jié)構(gòu)417的操作可在本階段進(jìn)行，也可在其他步驟例如圖8e所示出的形成第二外延層的步驟中進(jìn)行，對(duì)于形成第一隔離結(jié)構(gòu)416和第二隔離結(jié)構(gòu)417的操作的具體順序不作特別限定。

如圖8h所示，通過(guò)金屬化工藝形成第一電極410、第二電極411以及第三電極412，第一電極410經(jīng)由穿過(guò)第一絕緣層413的第一導(dǎo)電通道與第一摻雜區(qū)407和第二摻雜區(qū)408電性連接，第二電極411經(jīng)由穿過(guò)第一絕緣層的第二導(dǎo)電通道與半導(dǎo)體襯底401和埋層402電性連接，第三電極412位于半導(dǎo)體襯底401的第二表面。

應(yīng)當(dāng)說(shuō)明的是，在本文中，諸如第一和第二等之類(lèi)的關(guān)系術(shù)語(yǔ)僅僅用來(lái)將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開(kāi)來(lái)，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語(yǔ)“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過(guò)程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒(méi)有明確列出的其他要素，或者是還包括為這種過(guò)程、方法、物品或者設(shè)備所固有的要素。在沒(méi)有更多限制的情況下，由語(yǔ)句“包括一個(gè)……”限定的要素，并不排除在包括所述要素的過(guò)程、方法、物品或者設(shè)備中還存在另外的相同要素。

依照本發(fā)明的實(shí)施例如上文所述，這些實(shí)施例并沒(méi)有詳盡敘述所有的細(xì)節(jié)，也不限制該發(fā)明僅為所述的具體實(shí)施例。顯然，根據(jù)以上描述，可作很多的修改和變化。本說(shuō)明書(shū)選取并具體描述這些實(shí)施例，是為了更好地解釋本發(fā)明的原理和實(shí)際應(yīng)用，從而使所屬技術(shù)領(lǐng)域技術(shù)人員能很好地利用本發(fā)明以及在本發(fā)明基礎(chǔ)上的修改使用。本發(fā)明僅受權(quán)利要求書(shū)及其全部范圍和等效物的限制。