相關(guān)申請的交叉引用

本申請要求于2016年4月26日提交的美國臨時專利申請序列號62/327,719和2017年3月10日提交的美國臨時專利申請序列號62/469,894的優(yōu)先權(quán)，這些申請的全部內(nèi)容通過引用并入本文。

本實(shí)施例大體涉及靜電放電(esd)保護(hù)，更具體地涉及用于集成電路的增強(qiáng)esd鉗位器。

背景技術(shù)：

金屬氧化物半導(dǎo)體場效應(yīng)晶體管(mosfet)器件通常用于cmos集成電路中的靜電放電(esd)保護(hù)，以將任何大的esd感應(yīng)電壓脈沖鉗位到足夠低的水平，以避免損壞所涉及的集成電路芯片中的半導(dǎo)體器件和/或金屬互連。然而，用于esd保護(hù)的現(xiàn)有的基于mosfet的鉗位器不能保護(hù)導(dǎo)通電壓低于所使用的esd鉗位器的觸發(fā)電壓的任何半導(dǎo)體器件。

技術(shù)實(shí)現(xiàn)要素：

實(shí)施例提供了一種增強(qiáng)esd鉗位器，其電阻器連接在mosfet器件的主體端子和源極端子之間。在一個示例性實(shí)施例中，mosfet器件是接地柵極nmos(ggnmos)晶體管器件，所述電阻器(“體電阻”)外部連接至mosfet器件。在另一個實(shí)施例中，mosfet器件是ggpmos晶體管器件。在另一個實(shí)施例中，體電阻設(shè)置在mosfet器件內(nèi)部并在內(nèi)部連接到mosfet器件。在任何情況下，體電阻的電阻值決定esd鉗位器的觸發(fā)電壓當(dāng)esd事件發(fā)生時將被降低至的電平。因此，電路設(shè)計(jì)者或制造商可以為體電阻選擇合適的電阻值，如果esd事件要發(fā)生，該電阻值將使esd鉗位器的觸發(fā)電壓降低到低于所涉及的集成電路中的任何半導(dǎo)體器件的導(dǎo)通電壓的電平。

附圖說明

結(jié)合附圖回顧以下具體實(shí)施方案的描述，本實(shí)施方案的這些和其它方面和特征對于本領(lǐng)域普通技術(shù)人員將變得顯而易見，其中：

圖1a和1b是描繪用于增強(qiáng)esd保護(hù)的esd鉗位裝置的相關(guān)示意性電路圖，其可以用于實(shí)現(xiàn)本發(fā)明的一個示例性實(shí)施例。

圖2是描繪對于可應(yīng)用于根據(jù)本發(fā)明的一個示例性實(shí)施例而配置的esd鉗位裝置的多個體電阻的電阻值的傳輸線脈沖(tlp)電流(a)對電壓(v)測量曲線的圖表。

圖3描繪了根據(jù)本發(fā)明的一個示例性實(shí)施例的用于增強(qiáng)esd保護(hù)的esd鉗位裝置的操作方法的流程圖。

圖4描繪了根據(jù)本發(fā)明的一個或多個實(shí)施例的可用于實(shí)現(xiàn)用于增強(qiáng)esd保護(hù)的esd鉗位裝置的示例性發(fā)射機(jī)/接收機(jī)系統(tǒng)的示意性框圖。

圖5描繪了根據(jù)一個或多個本發(fā)明的實(shí)施例的被配置為多路復(fù)用器/多路分用器(例如，mux開關(guān))系統(tǒng)的示例性模擬開關(guān)的示意性框圖，其可以用于實(shí)現(xiàn)用于增強(qiáng)esd保護(hù)的esd鉗位裝置。

具體實(shí)施方式

現(xiàn)在將參考附圖詳細(xì)描述本實(shí)施例，附圖被提供為實(shí)施例的說明性示例，以使本領(lǐng)域技術(shù)人員能夠?qū)嵺`本領(lǐng)域技術(shù)人員顯而易見的實(shí)施例和替代方案。值得注意的是，下面的附圖和實(shí)施例并不意味著將本發(fā)明實(shí)施例的范圍限制為單個實(shí)施例，而是通過交換所描述或所示元件中的一些或所有元件來實(shí)現(xiàn)其他實(shí)施例。此外，在本實(shí)施例的某些元件可以使用已知部件部分或完全實(shí)現(xiàn)的情況下，將僅描述理解本實(shí)施例所必需的這些已知部件的那些部分，以及這些已知部件的其它部分的詳細(xì)描述將被省略，以免使本實(shí)施例變得模糊。被描述為以軟件實(shí)現(xiàn)的實(shí)施例不應(yīng)該被限制于此，而是可以包括以硬件實(shí)現(xiàn)的實(shí)施方式，或軟件和硬件的組合，反之亦然，這對本領(lǐng)域技術(shù)人員將是顯而易見的，除非另有說明。在本說明書中，表示特殊組件的實(shí)施例不應(yīng)被認(rèn)為是限制性的；相反，本公開旨在涵蓋包括多個相同組件的其他實(shí)施例，反之亦然，除非本文另有明確說明。此外，申請人不打算在說明書或權(quán)利要求中的任何術(shù)語被歸為不常見或特殊的含義，除非明確闡明。此外，本實(shí)施例包括本文通過說明的方式參考的已知組件的當(dāng)前和將來已知的等同物。

金屬氧化物半導(dǎo)體場效應(yīng)晶體管(mosfet)器件通常用于cmos集成電路中的靜電放電(esd)保護(hù)，以將任何大的esd感應(yīng)電壓脈沖鉗位到足夠低的水平，以避免損壞所涉及的集成電路芯片中的半導(dǎo)體器件和/或金屬互連。然而，用于esd保護(hù)的現(xiàn)有的基于mosfet的鉗位器不能保護(hù)導(dǎo)通電壓低于所使用的esd鉗位器的觸發(fā)電壓的任何半導(dǎo)體器件。因此，如果發(fā)生esd事件，則半導(dǎo)體器件以及集成電路芯片可能會失效。然而，如下所述，盡管存在現(xiàn)有的基于mosfet的esd鉗位器的上述問題，但是本發(fā)明在集成電路、晶片、芯片和晶粒中通過新穎的基于mosfet的esd鉗位器的增強(qiáng)esd保護(hù)的方法來解決這些和其他相關(guān)問題。

本發(fā)明的實(shí)施例提供了一種增強(qiáng)的esd鉗位器，其具有連接在mosfet器件的主體端子和源極端子之間的電阻器。在一個示例性實(shí)施例中，mosfet器件是接地柵極nmos(ggnmos)晶體管器件，所述電阻器(“體電阻”)外部連接至mosfet器件。在另一個實(shí)施例中，mosfet器件是ggpmos晶體管器件。在另一個實(shí)施例中，體電阻設(shè)置在mosfet器件內(nèi)部并內(nèi)部連接到mosfet器件。在任何情況下，體電阻的電阻值決定當(dāng)esd事件發(fā)生時esd鉗位器的觸發(fā)電壓將被降低至的電平。因此，電路設(shè)計(jì)者或制造商可以為體電阻選擇合適的電阻值，如果要發(fā)生esd事件，該電阻值將使esd鉗位器的觸發(fā)電壓降低到低于所涉及的集成電路中的任何半導(dǎo)體器件的導(dǎo)通電壓的電平。

圖1a示出了可用于實(shí)現(xiàn)本發(fā)明的一個示例性實(shí)施例的增強(qiáng)esd鉗位裝置100a的示意性電路圖。參考圖1a所示的示例性實(shí)施例，esd鉗位裝置100a包括mosfet器件102a。對于該示例性實(shí)施例，mosfet器件102a是ggnmos晶體管器件。然而，在另一個實(shí)施例中，可以利用任何合適的mos晶體管器件(例如，nmos或pmos)來實(shí)現(xiàn)mosfet器件102a。例如，如果ggpmos晶體管中對應(yīng)的寄生pnp雙極晶體管的β值足夠高，則mosfet器件102a可以是p-mosfet器件而不是n-mosfet器件。返回到圖1a，mosfet器件102a的漏極端子104a連接到輸入/輸出(i/o)焊盤106a，mosfet器件102a的柵極端子108a和源極端子110a連接到接地觸點(diǎn)112a。例如，i/o焊盤106a可以連接到要相對于esd事件得到保護(hù)的集成電路的端口或引腳，所述esd事件例如是該端口或引腳上的靜電放電。電阻器114a(“體電阻”)連接到主體端子116a和接地觸點(diǎn)112a。值得注意的是，連接在mosfet器件102a的主體端子116a和接地觸點(diǎn)112a之間的電阻器114a的電阻值被選擇為將esd鉗位裝置100a的觸發(fā)電壓降低到合適的電平，使得如果要發(fā)生esd事件，則esd鉗位裝置100a可以保護(hù)通常具有比esd鉗位裝置100a的觸發(fā)電壓低的導(dǎo)通電壓的每個半導(dǎo)體器件。

圖1b示出了圖1a所示的esd鉗位裝置100a的側(cè)視截面圖。參考圖1b所示的示例性實(shí)施例，esd鉗位裝置100b包括mosfet器件102b。對于該示例性實(shí)施例，mosfet器件102b是ggnmos晶體管器件。然而，在另一個實(shí)施例中，可以利用任何合適的mos晶體管器件(例如，nmos或pmos)fet來實(shí)現(xiàn)mosfet器件102b。例如，如果ggpmos晶體管中對應(yīng)的寄生pnp雙極晶體管的β值足夠高，則mosfet器件102b可以是p-mosfet器件而不是n-mosfet器件?；氐綀D1b所示的示例性實(shí)施例，mosfet器件102b形成在將mosfet器件102b與n型半導(dǎo)體襯底(即，p型本底摻雜)隔離的輕摻雜深p阱區(qū)域118b中。例如，p阱區(qū)域118b可以通過使用合適的注入工藝將摻雜劑注入到具有n型導(dǎo)電性的半導(dǎo)體材料的區(qū)域或?qū)拥谋砻嬷衼硇纬?。然而，如果mosfet器件102b在不同實(shí)施例中是ggpmos晶體管器件，則mosfet器件102b可以形成在輕摻雜的深n阱區(qū)域中，該區(qū)域?qū)osfet器件102b與p型半導(dǎo)體襯底(n型本底摻雜)隔離。

對于該實(shí)施例，mosfet器件102b的漏極104b具有n+導(dǎo)電性并連接到i/o焊盤106b。mosfet器件102b的柵極108b連接到接地觸點(diǎn)112b，接地觸點(diǎn)112b又可以連接到要相對于esd事件得到保護(hù)的集成電路的電路接地。mosfet器件102b的源極110b具有n+導(dǎo)電性，并且還連接到接地觸點(diǎn)112b。mosfet器件102b的主體116b具有p+導(dǎo)電性并且連接到體電阻114b的第一端，并且體電阻114b的第二端連接到接地觸點(diǎn)112b。值得注意的是，在esd事件發(fā)生期間，當(dāng)ggnmos晶體管器件102b被觸發(fā)并導(dǎo)通時，漏極104b、柵極108b和源極110b分別形成ggnmos晶體管器件中的寄生npn雙極晶體管120b的集電極(104b)，基極(108b)和發(fā)射極(110b)。

在esd鉗位裝置100b的示例性操作中，參考圖1b，如果在被保護(hù)的電路中沒有發(fā)生esd事件(例如，“正?！辈僮?，則esd鉗位裝置100b保持“關(guān)閉”(例如，非活動或非導(dǎo)電)，而mosfet器件102b的柵源電壓vgs保持基本上等于0v。然而，如果在與i/o焊盤106b連接的受保護(hù)集成電路的輸入(或輸出)引腳上發(fā)生esd事件(例如靜電放電)，則當(dāng)mosfet器件102b的漏-體結(jié)上的電壓達(dá)到雪崩擊穿電壓電平時，由漏極104b(即，寄生晶體管120b的集電極)、主體116b(即，寄生晶體管120b的基極)和源極110b(即，寄生晶體管102b的發(fā)射極)形成的寄生npn雙極晶體管120b被導(dǎo)通(例如，活動或?qū)щ?。在這一點(diǎn)上，由mosfet器件102b的漏-體結(jié)擊穿的電離沖擊導(dǎo)致的遷移孔(由標(biāo)記為h+的箭頭所示)通過增加使得寄生npn雙極晶體管120b“接通”的體-源結(jié)上的電壓而在mosfet器件中引起雙極作用。結(jié)果，體電阻114b兩端的電壓降增加。因此，寄生npn雙極晶體管120b的基-射結(jié)以比通常明顯更低的漏源極電壓電平達(dá)到正向偏置電壓電平，這又大大降低了esd鉗位裝置的觸發(fā)電壓電平100b。因此，如圖2(如下所述)的圖所示，可以選擇體電阻114b的電阻值，以確定esd鉗位裝置100b的期望的觸發(fā)電壓電平。

圖2是描繪可應(yīng)用于根據(jù)本發(fā)明的一個示例性實(shí)施例配置的esd鉗位裝置的多個體電阻的電阻值的示例性傳輸線脈沖(tlp)電流(a)對電壓(v))的測量曲線的圖表200。例如，圖2中所示的圖表200在點(diǎn)202和204處表示，隨著體電阻的電阻值增加，正在使用的ggnmosesd鉗位裝置的觸發(fā)電壓(v)在大約11.0v至6.85v之間變化。此外，例如，圖2中的點(diǎn)206和208表示，當(dāng)使用25kω體電阻時(例如，連接在主體端子116b和源極端子110b之間)，所使用的ggnmosesd鉗位裝置的觸發(fā)電壓(v)從大約9.5v減小到7.0v。

圖3描繪了根據(jù)本發(fā)明的一個示例性實(shí)施例的用于增強(qiáng)esd保護(hù)的esd鉗位裝置的操作方法300的流程圖。參考圖1b和圖3，對于該示例性實(shí)施例，方法300從esd鉗位裝置100b處于“關(guān)閉”狀態(tài)并等待i/o焊盤106b上發(fā)生esd事件(302)開始。如果沒有發(fā)生esd事件，則esd鉗位裝置100b保持在“關(guān)閉”狀態(tài)(304)，并且流程返回到302。然而，在302，如果發(fā)生了esd事件(例如，靜電放電)，則方法確定mosfet器件102b的漏-體結(jié)電壓是否已經(jīng)達(dá)到雪崩擊穿電壓電平(306)。如果沒有，則流程返回到306。然而，在306處，如果mosfet器件102b的漏-體結(jié)電壓已經(jīng)達(dá)到雪崩擊穿電壓電平，則mosfet器件102b的體-源結(jié)電壓增加(308)，并且mosfet器件102b中的寄生npn雙極晶體管120b被“導(dǎo)通”(310)。因此，體電阻114b上的電壓降增加(312)，并且寄生npn雙極晶體管102b的基-射結(jié)在mosfet裝置102b的比通常更低的漏源電壓電平下達(dá)到其正向偏置電壓電平(314)，這又降低esd鉗位裝置100b的觸發(fā)電壓電平(316)。因此，方法300使得用戶能夠選擇體電阻114b的電阻值，以便確定esd鉗位裝置100b的期望的觸發(fā)電壓電平。

圖4描繪了根據(jù)本發(fā)明的一個或多個實(shí)施例的可用于實(shí)現(xiàn)用于增強(qiáng)esd保護(hù)的esd鉗位裝置的示例性發(fā)射機(jī)/接收機(jī)系統(tǒng)400的示意性框圖。在一些實(shí)施例中，發(fā)射機(jī)/接收機(jī)系統(tǒng)400可以被實(shí)現(xiàn)為半導(dǎo)體ic或芯片。參考圖4，對于一個示例性實(shí)施例，發(fā)射機(jī)/接收機(jī)系統(tǒng)400包括發(fā)射機(jī)t1和接收機(jī)r1。在其他實(shí)施例中，發(fā)射機(jī)/接收機(jī)系統(tǒng)400可以在半導(dǎo)體ic或芯片中包括多個發(fā)射機(jī)和接收機(jī)。在任何情況下，用于增強(qiáng)esd保護(hù)的第一esd鉗位裝置402的i/o焊盤(例如，圖1b中的106b)連接到發(fā)射機(jī)t1的輸入連接t1in，并且第一esd鉗位裝置402的接地觸點(diǎn)(例如，圖1b中的112b)連接到電路接地。此外，用于增強(qiáng)esd保護(hù)的第二esd鉗位裝置404的i/o焊盤(例如，圖1b中的106b)連接到發(fā)射機(jī)t1的輸出連接t1out，并且第二esd鉗位裝置404的接地觸點(diǎn)(例如，圖1b中的112b)連接到電路接地。此外，用于增強(qiáng)esd保護(hù)的多個其它esd鉗位裝置可以在它們各自的引腳連接和地之間連接到發(fā)射機(jī)/接收機(jī)系統(tǒng)400的其它電路部件。例如，如果在輸入連接t1in或輸出連接t1out上發(fā)生esd事件，則相應(yīng)的esd鉗位裝置被觸發(fā)并導(dǎo)通。

圖5描繪了根據(jù)本發(fā)明的一個或多個實(shí)施例，被配置為多路復(fù)用器/多路分用器(例如，mux開關(guān))系統(tǒng)500的示例性模擬開關(guān)的示意性框圖，其可以用于實(shí)現(xiàn)用于增強(qiáng)esd保護(hù)的esd鉗位裝置。在一些實(shí)施例中，mux開關(guān)系統(tǒng)500可以在半導(dǎo)體ic或芯片上實(shí)現(xiàn)。參考圖5，對于一個示例性實(shí)施例，mux開關(guān)系統(tǒng)500包括(除了其它部件之外)電平移位單元502和解碼器/驅(qū)動器單元504。在示出的示例性實(shí)施例中，用于增強(qiáng)esd保護(hù)的第一esd鉗位裝置506的i/o焊盤(例如，圖1b中的106b)連接到輸入連接a0，并且第一esd鉗位裝置506的接地觸點(diǎn)(例如，圖1b中的112b)連接到電路接地。此外，用于增強(qiáng)esd保護(hù)的第二esd鉗位裝置508的i/o焊盤連接到輸入連接ax，并且第二esd鉗位裝置的接地觸點(diǎn)連接到電路接地。用于增強(qiáng)esd保護(hù)的附加esd鉗位裝置可以連接在每個其他輸入連接a1至ax-1和電路接地之間。例如，用于增強(qiáng)esd保護(hù)的第三esd鉗位裝置510連接在主輸出連接d和電路接地之間，用于增強(qiáng)esd保護(hù)的第四esd鉗位裝置512連接在主多路復(fù)用器連接s1和電路接地之間，用于增強(qiáng)esd保護(hù)的第五esd鉗位裝置514連接在主多路復(fù)用器連接sn和電路接地之間。用于增強(qiáng)esd保護(hù)的附加esd鉗位裝置可以連接在其他主多路復(fù)用器連接s2至sn-1和電路接地之間。此外，用于增強(qiáng)esd保護(hù)的多個其它esd鉗位裝置可以在它們各自的引腳連接和地之間連接到mux開關(guān)系統(tǒng)500的其它電路部件。如果所示的任何一個輸入或輸出上發(fā)生esd事件，則附接的esd鉗位裝置被觸發(fā)并導(dǎo)通。

盡管已經(jīng)參考優(yōu)選實(shí)施例對本實(shí)施例進(jìn)行了具體描述，但是對于本領(lǐng)域的普通技術(shù)人員來說應(yīng)當(dāng)顯而易見的是，可以在不脫離精神和范圍的情況下進(jìn)行形式和細(xì)節(jié)上的改變和修改的本公開。旨在所附權(quán)利要求包括這樣的改變和修改。