本申請涉及但不限于顯示技術(shù)領(lǐng)域，尤指一種陣列基板和陣列基板的制作方法。

背景技術(shù)：

隨著顯示器技術(shù)發(fā)展和更新?lián)Q代，市場上出現(xiàn)了多種類型的顯示器。陣列基板是顯示器的主要結(jié)構(gòu)，在陣列基板的制作過程中需求對其進(jìn)行相關(guān)測試以保證顯示器的產(chǎn)品良率。

顯示器的發(fā)展趨勢為產(chǎn)品越來越輕薄，邊框越來越窄，外圍走線區(qū)域會隨之越來越窄，隨著顯示器產(chǎn)品中柵極驅(qū)動電路(gatedriveronarray，簡稱為：goa)的不良高發(fā)，目前對陣列基板的測試主要包括：薄膜場效應(yīng)晶體管(thinfilmtransistor，簡稱為：tft)的電學(xué)參數(shù)性能(electricalparametermonitor，簡稱為：epm)測試和goa測試?，F(xiàn)有技術(shù)中的測試結(jié)構(gòu)包括：在基板的獨(dú)立顯示單元(singlecell)的非顯示區(qū)中放置用于測試tftepm的測試組件(testelementgroup，簡稱為：tfg)，即epmteg，在基板中設(shè)置專門用于放置goateg的監(jiān)控區(qū)域(dummy區(qū))，即通過獨(dú)立的測試組件分別測試epm特性和goa特性。然而，采用現(xiàn)有技術(shù)中用于測試tftepm特性和goa特性的測試組件存在以下問題：一方面，goateg需要設(shè)置在整張基板的dummy區(qū)，會占用基板上較多的空間；另一方面，后續(xù)工藝中將基板切成獨(dú)立顯示單元形成模組結(jié)構(gòu)時(shí)dummy區(qū)被切除掉，無法在后續(xù)工藝中監(jiān)控goa特性而造成產(chǎn)品良率較低的問題，從而造成損失。

綜上所述，采用現(xiàn)有測試結(jié)構(gòu)測試陣列基板的方式中，由于需要專門設(shè)置用于測試goa特性的監(jiān)控區(qū)域，而導(dǎo)致浪費(fèi)基板空間的問題；另外，由于無法在后續(xù)工藝中監(jiān)控goa特性而造成產(chǎn)品良率較低的問題。

技術(shù)實(shí)現(xiàn)要素：

為了解決上述技術(shù)問題，本發(fā)明實(shí)施例提供了一種陣列基板和陣列基板的制作方法，以解決采用現(xiàn)有測試結(jié)構(gòu)測試陣列基板的方式中，由于需要專門設(shè)置用于測試goa特性的監(jiān)控區(qū)域，而導(dǎo)致浪費(fèi)基板空間的問題，以及由于無法在后續(xù)工藝中監(jiān)控goa特性而造成產(chǎn)品良率較低的問題。

本發(fā)明實(shí)施例提供一種陣列基板，包括：

顯示區(qū)和位于所述顯示區(qū)周邊的非顯示區(qū)，所述非顯示區(qū)中設(shè)置有第一測試單元、第二測試單元和測試焊盤，其中，所述第一測試單元和所述第二測試單元的源極連接到同一個(gè)測試焊盤，柵極連接到同一個(gè)測試焊盤，漏極連接到不同的測試焊盤；

所述第一測試單元用于對薄膜場效應(yīng)晶體管的電學(xué)參數(shù)性能進(jìn)行測試；

所述第二測試單元用于對所述非顯示區(qū)的柵極驅(qū)動電路進(jìn)行測試。

可選地，如上所述的陣列基板中，所述第一測試單元用于對薄膜場效應(yīng)晶體管的電學(xué)參數(shù)性能進(jìn)行測試，包括：

通過對所述第一測試單元的柵極加預(yù)設(shè)范圍的掃描電壓，對漏極和源極加固定電壓，測試所述漏極和所述源極的電流變化。

可選地，如上所述的陣列基板中，所述第一測試單元是薄膜場效應(yīng)晶體管，且所述第一測試單元與所述顯示區(qū)的薄膜場效應(yīng)晶體管的結(jié)構(gòu)和電學(xué)參數(shù)性能相同。

可選地，如上所述的陣列基板中，每個(gè)所述測試單元的源極、柵極和漏極連接到不同的測試焊盤。

可選地，如上所述的陣列基板中，所述第二測試單元包括以下一個(gè)或多個(gè)測試單元：第一測試子單元、第二測試子單元和第三測試子單元；

其中，所述第一測試子單元為工作時(shí)通過正向掃描給高電位點(diǎn)充電的薄膜場效應(yīng)晶體管；

所述第二測試子單元為工作時(shí)通過反向掃描給高電位點(diǎn)充電的薄膜場效應(yīng)晶體管；

所述第三測試子單元為工作時(shí)給輸出充電的薄膜場效應(yīng)晶體管。

可選地，如上所述的陣列基板中，第一測試焊盤分別連接所述第一測試單元以及所述第一測試子單元、所述第二測試子單元和所述第三測試子單元的源極，第二測試焊盤分別連接所述第一測試單元以及所述第一測試子單元、所述第二測試子單元和所述第三測試子單元的柵極；

第三測試焊盤包括分離的第一子焊盤和第二子焊盤，第四測試焊盤包括分離的第三子焊盤和第四子焊盤，所述第一子焊盤、所述第二子焊盤、所述第三子焊盤和所述第四子焊盤一一對應(yīng)的連接所述第一測試單元以及所述第一測試子單元、所述第二測試子單元和所述第三測試子單元的漏極。

可選地，如上所述的陣列基板中，所述第一測試子單元、所述第二測試子單元和所述第三測試子單元的溝道寬長比不同。

本發(fā)明實(shí)施例還提供一種陣列基板的制作方法，包括：

在基板的顯示區(qū)和位于所述顯示區(qū)周邊的非顯示區(qū)上形成柵極金屬層；

去除部分所述柵極金屬層，形成所述顯示區(qū)中薄膜場效應(yīng)晶體管的柵極圖形和所述非顯示區(qū)中測試單元的柵極圖形；

在所述基板和所述柵極圖形上形成絕緣層，去除部分絕緣層以露出部分柵極圖形；

在所述絕緣層和所述柵極圖形上形成非晶硅層，去除部分所述非晶硅層，形成所述薄膜場效應(yīng)晶體管和所述測試單元的有源層圖形；

在所述絕緣層和所述有源層圖形上形成金屬層，并去除部分金屬層形成所述薄膜場效應(yīng)晶體管和所述測試單元的源極圖形和漏極圖形；

其中，所述測試單元包括第一測試單元和第二測試單元，所述第一測試單元和所述第二測試單元的源極連接到同一個(gè)測試焊盤，柵極連接到同一個(gè)測試焊盤，漏極連接到不同的測試焊盤。

可選地，如上所述的陣列基板的制作方法中，所述第一測試單元用于對薄膜場效應(yīng)晶體管的電學(xué)參數(shù)性能進(jìn)行測試；所述第一測試單元與所述顯示區(qū)的薄膜場效應(yīng)晶體管的結(jié)構(gòu)和電學(xué)參數(shù)性能相同；

所述第二測試單元用于對所述非顯示區(qū)的柵極驅(qū)動電路進(jìn)行測試。

可選地，如上所述的陣列基板的制作方法中，每個(gè)所述測試單元的源極、柵極和漏極連接到不同的測試焊盤。

本發(fā)明實(shí)施例提供的陣列基板和陣列基板的制作方法，陣列基板的非顯示區(qū)中設(shè)置有第一測試單元、第二測試單元和測試焊盤，并且第一測試單元和第二測試單元的源極連接到同一個(gè)測試焊盤，柵極連接到同一個(gè)測試焊盤，漏極連接到不同的測試焊盤，其中，第一測試單元(epmteg)用于對tft的電學(xué)參數(shù)性能進(jìn)行測試，第二測試單元(goateg)用于對非顯示區(qū)的goa進(jìn)行測試。本發(fā)明實(shí)施例提供的技術(shù)方案，將現(xiàn)有技術(shù)中的epmteg的結(jié)構(gòu)重新設(shè)計(jì)為：通過epmteg和goateg共用源極和柵極的測試焊盤，漏極連接不同測試焊盤，從而可以實(shí)現(xiàn)在epmteg中集成goateg，該陣列基板的結(jié)構(gòu)減小了測試組件所需的空間，無需將goateg放置在整張基板的監(jiān)控區(qū)域內(nèi)，可以放在非顯示區(qū)內(nèi)，即節(jié)省了在基板中設(shè)置監(jiān)控區(qū)域的空間；另外，在后續(xù)工藝中不僅可以對顯示區(qū)的tft特性進(jìn)行監(jiān)控，還可以對非顯示區(qū)的goa特性進(jìn)行監(jiān)控和不良攔截，有利于提高產(chǎn)品良率。

附圖說明

附圖用來提供對本發(fā)明技術(shù)方案的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與本申請的實(shí)施例一起用于解釋本發(fā)明的技術(shù)方案，并不構(gòu)成對本發(fā)明技術(shù)方案的限制。

圖1為現(xiàn)有技術(shù)中一種epmteg在陣列基板中設(shè)置位置的示意圖；

圖2為現(xiàn)有技術(shù)中一種epmteg的結(jié)構(gòu)示意圖；

圖3為現(xiàn)有技術(shù)中一種goateg的結(jié)構(gòu)示意圖；

圖4為現(xiàn)有技術(shù)中另一種goateg的結(jié)構(gòu)示意圖；

圖5為現(xiàn)有技術(shù)中又一種goateg的結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例提供的一種陣列基板的結(jié)構(gòu)示意圖；

圖7為本發(fā)明實(shí)施例提供的陣列基板的一種測試單元的結(jié)構(gòu)示意圖；

圖8為本發(fā)明實(shí)施例提供的陣列基板的另一種測試單元的結(jié)構(gòu)示意圖；

圖9為本發(fā)明實(shí)施例提供的陣列基板的制作方法的流程圖；

圖10為圖9所示陣列基板的制作過程中的一個(gè)截面示意圖；

圖11為圖9所示陣列基板的制作過程中的另一個(gè)截面示意圖；

圖12為圖9所示陣列基板的制作過程中的又一個(gè)截面示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，下文中將結(jié)合附圖對本發(fā)明的實(shí)施例進(jìn)行詳細(xì)說明。需要說明的是，在不沖突的情況下，本申請中的實(shí)施例及實(shí)施例中的特征可以相互任意組合。

對陣列基板的測試包括：tftepm測試和goa測試。圖1為現(xiàn)有技術(shù)中一種epmteg在陣列基板中設(shè)置位置的示意圖，圖2為現(xiàn)有技術(shù)中一種epmteg的結(jié)構(gòu)示意圖，圖3為現(xiàn)有技術(shù)中一種goateg的結(jié)構(gòu)示意圖，圖4為現(xiàn)有技術(shù)中另一種goateg的結(jié)構(gòu)示意圖，圖5為現(xiàn)有技術(shù)中又一種goateg的結(jié)構(gòu)示意圖。

從圖1和圖2可以看出，tft的epmteg的放置位置為陣列基板(即singlecell)中顯示區(qū)外圍的非顯示區(qū)內(nèi)，可以通過測試epmteg監(jiān)控顯示區(qū)內(nèi)tft的特性。從圖3到圖5可以看出，用于測試goa特性的goateg的放置位置為監(jiān)控區(qū)域，由于測量goa特性時(shí)需要測試的tfg較多，例如包括圖3中的goam1、圖4中的goam2和圖5中的goam3，由于goateg需要占用較多的空間而無法放置于陣列基板的非顯示區(qū)內(nèi)，因此，現(xiàn)有技術(shù)在整張基板上設(shè)置專門用于放置goateg的監(jiān)控區(qū)域(dummy區(qū))，這樣，會占用基板上較多的空間，浪費(fèi)基板空間；另外，對于放置于監(jiān)控區(qū)域的goateg來說，后續(xù)工藝需要將整張基板切成singlecell形成模組結(jié)構(gòu)，切割singlecell后可能產(chǎn)生的以下各種情況：監(jiān)控區(qū)域未留樣，或破壞監(jiān)控區(qū)域樣品整體結(jié)構(gòu)，或樣品singlecell拆屏過程中高溫加熱和工具撬角容易對goa造成破壞；上述情況的產(chǎn)生都將無法對goa特性進(jìn)行監(jiān)控，因此，現(xiàn)有技術(shù)中放置于監(jiān)控區(qū)域的goateg無法在后續(xù)工藝中監(jiān)控goa特性而造成產(chǎn)品良率較低的問題。

從圖1到圖5中可以看出，epmteg和goateg均具有四個(gè)測試焊盤，其中三個(gè)測試焊盤一一對應(yīng)的連接某一個(gè)測試組件的源極、柵極和漏極，還有一個(gè)測試焊盤未使用到，為閑置狀態(tài)?，F(xiàn)有技術(shù)中的測試組件不僅浪費(fèi)了基板空間，還浪費(fèi)了測試組件中的空間，沒有充分利用測試組件中的每個(gè)測試焊盤。

本發(fā)明提供以下幾個(gè)具體的實(shí)施例可以相互結(jié)合，對于相同或相似的概念或過程可能在某些實(shí)施例不再贅述。

圖6為本發(fā)明實(shí)施例提供的一種陣列基板的結(jié)構(gòu)示意圖，圖7為本發(fā)明實(shí)施例提供的陣列基板的一種測試單元的結(jié)構(gòu)示意圖。本實(shí)施例提供的陣列基板，可以包括：

顯示區(qū)10和位于顯示區(qū)10周邊的非顯示區(qū)20，非顯示區(qū)20中設(shè)置有第一測試單元210、第二測試單元220和測試焊盤230，其中，第一測試單元210的源極和第二測試單元220的源極連接到同一個(gè)測試焊盤231，第一測試單元210的柵極和第二測試單元220的柵極連接到同一個(gè)測試焊盤232，第一測試單元210的漏極和第二測試單元220的漏極連接到不同的測試焊盤，例如第一測試單元210的漏極連接到測試焊盤233，第二測試單元220的漏極連接到測試焊盤234。

現(xiàn)有技術(shù)中的陣列基板，同樣包括用于顯示屏進(jìn)行正常顯示功能的有效發(fā)光區(qū)(activearea，簡稱為：aa)，即顯示區(qū)10，該顯示區(qū)10的周邊會設(shè)置有非顯示區(qū)20，該非顯示區(qū)20中通常設(shè)置有測試組件，例如包括用于測試tft特性的epmteg，該非顯示區(qū)20還設(shè)置有g(shù)oa。

本發(fā)明實(shí)施例提供的陣列基板中，非顯示區(qū)20中設(shè)置有第一測試單元210和第二測試單元220，其中，第一測試單元210用于對tft的電學(xué)參數(shù)性能進(jìn)行測試，第二測試單元220用于對非顯示區(qū)20的goa進(jìn)行測試。薄膜晶體管液晶顯示器(thinfilmtransistor-liquidcrystaldisplay，簡稱為：tft-lcd)生產(chǎn)產(chǎn)業(yè)由于設(shè)計(jì)和工藝的一些欠缺、波動或者環(huán)境條件差等引起工藝波動，可能會導(dǎo)致tft特性存在異常，因此需要對tft特性進(jìn)行實(shí)時(shí)的監(jiān)控，規(guī)避不良，因此，在非顯示20中放置了第一測試單元210；另外，由于顯示器領(lǐng)域中產(chǎn)品goa特性的不良高發(fā)的問題，例如隔行顯示，multi輸出，大電流等，對顯示器中g(shù)oa特性的監(jiān)控顯得尤為重要。

與現(xiàn)有技術(shù)中的測試結(jié)構(gòu)相比，非顯示區(qū)20中的測試組件不僅包括現(xiàn)有技術(shù)中的epmteg(即第一測試單元210)，還包括用于測試goa特性的goateg(即第二測試單元220)，并且上述兩組測試單元(即第一測試單元210和第二測試單元220)設(shè)置于同一測試組件中；在具體實(shí)現(xiàn)中，本發(fā)明實(shí)施例對epmteg的設(shè)計(jì)方式為：在epmteg內(nèi)部增加了goateg，即第一測試單元210和第二測試單元220共用柵極和源極的測試焊盤，第一測試單元210和第二測試單元220漏極連接不同的測試焊盤，這樣，可以將epmteg和goateg集成在同一個(gè)測試結(jié)構(gòu)中。本發(fā)明實(shí)施例中的設(shè)計(jì)方案，可以在監(jiān)控tftepm特性的同時(shí)監(jiān)控goa特性，并且不需要設(shè)置專門放置goateg的監(jiān)控區(qū)域，可以極大的減小goateg占用基板的空間的問題，避免基板空間的浪費(fèi)。

需要說明的是，本發(fā)明實(shí)施例的陣列基板中，每個(gè)測試單元(即第一測試單元210或第二測試單元220)的源極、漏極和柵極連接到不同的測試焊盤，用于接收不同的測試信號，從而測試tft特性或goa特性。另外，第一測試單元210或第二測試單元220的結(jié)構(gòu)都是tft，并且，第一測試單元210與顯示區(qū)10中的tft的結(jié)構(gòu)和電學(xué)參數(shù)性能相同，顯示區(qū)10中的tft是用于控制顯示屏像素開關(guān)的tft，通過對非顯示區(qū)20中第一測試單元210的測試，可以體現(xiàn)顯示區(qū)10中tft的特性。

本發(fā)明實(shí)施例提供的陣列基板，其非顯示區(qū)中設(shè)置有第一測試單元、第二測試單元和測試焊盤，并且第一測試單元和第二測試單元的源極連接到同一個(gè)測試焊盤，柵極連接到同一個(gè)測試焊盤，漏極連接到不同的測試焊盤，其中，第一測試單元(epmteg)用于對tft的電學(xué)參數(shù)性能進(jìn)行測試，第二測試單元(goateg)用于對非顯示區(qū)的goa進(jìn)行測試。本發(fā)明實(shí)施例提供的陣列基板，將現(xiàn)有技術(shù)中的epmteg的結(jié)構(gòu)重新設(shè)計(jì)為：通過epmteg和goateg共用源極和柵極的測試焊盤，漏極連接不同測試焊盤，從而可以實(shí)現(xiàn)在epmteg中集成goateg，該陣列基板的結(jié)構(gòu)減小了測試組件所需的空間，無需將goateg放置在整張基板的監(jiān)控區(qū)域內(nèi)，可以放在非顯示區(qū)內(nèi)，即節(jié)省了在基板中設(shè)置監(jiān)控區(qū)域的空間；另外，在后續(xù)工藝中不僅可以對顯示區(qū)的tft特性進(jìn)行監(jiān)控，還可以對非顯示區(qū)的goa特性進(jìn)行監(jiān)控和不良攔截，有利于提高產(chǎn)品良率。

進(jìn)一步地，現(xiàn)有技術(shù)中在進(jìn)行不良解析時(shí)，由于監(jiān)控區(qū)域已經(jīng)被切除無法測試，需要拆屏對陣列基板內(nèi)部的goa進(jìn)行激光切斷孤立，會造成切斷不徹底或者破壞goa特性，而導(dǎo)致解析失敗。本發(fā)明實(shí)施例提供的陣列基板可以及時(shí)監(jiān)控tft特性和goa特性反饋的不良原因，在很大程度上提高了產(chǎn)品良率。另外，本發(fā)明實(shí)施例提供的陣列基板在制作過程中，不需要增加額外的光刻板(mask)和測試焊盤數(shù)量，只需要對陣列基板非顯示區(qū)的光刻板進(jìn)行修改即可實(shí)現(xiàn)，無需增加成本和工藝的復(fù)雜程度。

在本發(fā)明實(shí)施例中，對第一測試單元210進(jìn)行測試的方式可以為：

將測試設(shè)備的測試針同時(shí)扎在第一測試單元210的源極的測試焊盤231、柵極的測試焊盤232和漏極的測試焊盤233的測試焊盤上，并且對第一測試單元210的柵極上加掃描電壓，該掃描電壓例如為-20～+20v，對其漏極上加定值電壓，例如為15v，其源極上的電壓可以為0v；由于tft管的特性中，柵極加正電壓，源極和漏極導(dǎo)通，tft管亮，柵極加負(fù)電壓，源極和漏極斷開，tft管不亮，通過在柵極加一定范圍的變化電壓，監(jiān)測第一測試單元210的漏極和源極之間的電流大小，監(jiān)測電流大小的變化是否符合預(yù)設(shè)的變化曲線，從而確認(rèn)顯示區(qū)10中tft的電學(xué)參數(shù)性能。上述實(shí)施例中已經(jīng)說明第一測試單元210與顯示區(qū)10中tft的結(jié)構(gòu)和電學(xué)參數(shù)性能相同，可以通過對第一測試單元210進(jìn)行測試的結(jié)果監(jiān)控顯示區(qū)10中tft的特性。

進(jìn)一步地，圖8為本發(fā)明實(shí)施例提供的陣列基板的另一種測試單元的結(jié)構(gòu)示意圖。在本發(fā)明上述實(shí)施例的結(jié)構(gòu)基礎(chǔ)上，本實(shí)施例提供的陣列基板中，第二測試單元220可以包括以下一個(gè)或多個(gè)測試單元：第一測試子單元、第二測試子單元和第三測試子單元。

其中，第一測試子單元為工作時(shí)通過正向掃描給高電位(pu)點(diǎn)充電的tft；該測試子單元的結(jié)構(gòu)例如與圖3所示的goam1的結(jié)構(gòu)相同。

第二測試子單元為工作時(shí)通過反向掃描給高電位點(diǎn)充電的tft；該測試子單元的結(jié)構(gòu)例如與圖4所示的goam2的結(jié)構(gòu)相同。

第三測試子單元為工作時(shí)給輸出(output)充電的tft；該測試子單元的結(jié)構(gòu)例如與圖5所示的goam3的結(jié)構(gòu)相同。

可選地，在本發(fā)明實(shí)施例中，由于第一測試子單元、第二測試子單元和第三測試子單元可以分別設(shè)計(jì)為goam1、goam2和goam3的結(jié)構(gòu)，該三個(gè)測試子單元的溝道寬長比通常為不同的。

在本發(fā)明實(shí)施例中，第二測試子單元220可以為一個(gè)測試子單元，也可以為多個(gè)測試子單元的組合，第一測試子單元、第二測試子單元和第三測試子單元與非顯示區(qū)20中g(shù)oa的結(jié)構(gòu)相同，通過對第一測試子單元、第二測試子單元和第三測試子單元的測試，可以監(jiān)控非顯示區(qū)20中g(shù)oa的特性。其中，第一測試子單元為goa正常工作時(shí)通過正向掃描給pu點(diǎn)充電的tft，第二測試子單元為goa正常工作時(shí)通過反向掃描給pu點(diǎn)充電的tft，第三測試子單元為goa正常工作時(shí)給輸出充電的tft；舉例來說，若陣列基板設(shè)置于智能手機(jī)中，則正向掃描可以為從手機(jī)顯示屏的最頂端向最底端掃描，反向掃描可以為從手機(jī)顯示屏的最底端向最頂端掃描。

可選地，在本發(fā)明實(shí)施例中，若第二測試單元220包括第一測試子單元、第二測試子單元和第三測試子單元，具體結(jié)構(gòu)如圖8所示，第一測試焊盤231分別連接第一測試單元210以及第一測試子單元、第二測試子單元和第三測試子單元的源極，第二測試焊盤232分別連接第一測試單元210以及第一測試子單元、第二測試子單元和第三測試子單元的柵極；

第三測試焊盤233包括分離的第一子焊盤233a和第二子焊盤233b，第四測試焊盤234包括分離的第三子焊盤234a和第四子焊盤234b，第一子焊盤233a、第二子焊盤233b、第三子焊盤234a和第四子焊盤234b一一對應(yīng)的連接第一測試單元210以及第一測試子單元、第二測試子單元和第三測試子單元的漏極。

本發(fā)明實(shí)施例提供的陣列基板，通過epmteg和goateg共用柵極和源極的測試焊盤，對漏極測試焊盤進(jìn)行重新設(shè)計(jì)，即將漏極的測試焊盤由單個(gè)分割成兩個(gè)，分割區(qū)域在金屬層以上刻開，也就是說，在圖2所示測試結(jié)構(gòu)的基礎(chǔ)上，將原來的漏極焊盤和閑置的焊盤均分割為兩個(gè)焊盤，由于第一測試單元以及第一測試子單元、第二測試子單元和第三測試子單元的源極可以共用一個(gè)測試焊盤(即第一測試焊盤231)，柵極可以共用一個(gè)測試焊盤(即第二測試焊盤232)，另外兩個(gè)測試焊盤分割為獨(dú)立的四個(gè)子焊盤后，可以將四個(gè)測試單元(即第一測試單元，以及第一測試子單元、第二測試子單元和第三測試子單元)的漏極一一對應(yīng)的連接到四個(gè)子焊盤上，從而滿足對這四個(gè)測試的監(jiān)控測試。

如圖8所示，測試針扎在第一測試焊盤231、第二測試焊盤232和第一子焊盤233a時(shí)，用于測試第一測試單元210，即測試顯示區(qū)10的tft特性；測試針扎在第一測試焊盤231、第二測試焊盤232和第二子焊盤233b時(shí)，用于測試第一測試子單元，即測試goam1的特性；測試針扎在第一測試焊盤231、第二測試焊盤232和第三子焊盤234a時(shí)，用于測試第二測試子單元，即測試goam2的特性；測試針扎在第一測試焊盤231、第二測試焊盤232和第四子焊盤234b時(shí)，用于測試第三測試子單元，即測試goam3的特性。可以看出，本發(fā)明實(shí)施例提供的陣列基板，不僅節(jié)省了控制區(qū)域所需的空間，還可以充分利用測試結(jié)構(gòu)中的每個(gè)測試焊盤。

需要說明的是，本發(fā)明圖8所示陣列基板的測試單元中，以第二測試單元220包括第一測試子單元、第二測試子單元和第三測試子單元為例予以示出，該情況下goateg的結(jié)構(gòu)最完整。

基于本發(fā)明上述各實(shí)施例提供的陣列基板，本發(fā)明實(shí)施例還提供一種陣列基板的制作方法，該陣列基板的制作方法用于制作本發(fā)明上述任一實(shí)施例提供的陣列基板。

如圖9所示，為本發(fā)明實(shí)施例提供的陣列基板的制作方法的流程圖。本實(shí)施例提供的方法可以應(yīng)用于制作陣列基板的工藝中，本發(fā)明實(shí)施例提供的方法，可以包括如下步驟：

s110，在基板的顯示區(qū)和位于顯示區(qū)周邊的非顯示區(qū)上形成柵極金屬層；

s120，去除部分柵極金屬層，形成顯示區(qū)中tft的柵極圖形和非顯示區(qū)中測試單元的柵極圖形。

在本發(fā)明實(shí)施例中，制作陣列基板時(shí)需要考慮顯示區(qū)30和非顯示區(qū)40中的器件圖形，顯示區(qū)30中可以制作tft，非顯示區(qū)40中可以制作用于測試tft特性的epmteg以及用于測試goa特性的goateg，因此，需要在基板2的顯示區(qū)30中形成柵極圖形310，并在基板2的非顯示區(qū)40中形成柵極圖形410。如圖10所示，為圖9所示陣列基板的制作過程中的一個(gè)截面示意圖。去除部分柵極金屬層的方式可以采用掩膜工藝對柵極金屬層進(jìn)行光照，隨后采用刻蝕工藝去除掉部分柵極金屬層，形成柵極圖形。

s130，在基板和柵極圖形上形成絕緣層，去除部分絕緣層以露出部分柵極圖形。

在本發(fā)明實(shí)施例中，露出的部分柵極圖形用于在后續(xù)工藝中，連接測試單元的柵極與測試焊盤。

s140，在絕緣層和柵極圖形上形成非晶硅層，去除部分非晶硅層，形成tft和測試單元的有源層圖形。

如圖11所示，為圖9所示陣列基板的制作過程中的另一個(gè)截面示意圖。圖11中示出了絕緣層200和有源層圖形，該有源層圖形包括位于顯示區(qū)30中有源層圖形320(即為tft的有源層圖形)和位于非顯示區(qū)40中的有源層圖形420(即為測試單元的有源層圖形)。

s150，在絕緣層和有源層圖形上形成金屬層，并去除部分金屬層形成tft和測試單元的源極圖形和漏極圖形。

如圖12所示，為圖9所示陣列基板的制作過程中的又一個(gè)截面示意圖。圖12中示出了顯示區(qū)30中tft的源極圖形331和漏極圖形332，以及非顯示區(qū)40中測試單元的源極圖形431和漏極圖形432。

本發(fā)明實(shí)施例中，非顯示區(qū)40中的測試單元的結(jié)構(gòu)可以參照上述圖6到圖8所示任一實(shí)施例中的測試單元，該測試單元包括第一測試單元和第二測試單元，第一測試單元和第二測試單元的源極連接到同一個(gè)測試焊盤，柵極連接到同一個(gè)測試焊盤，漏極連接到不同的測試焊盤。

可選地，在本發(fā)明實(shí)施例中，第一測試單元用于對tft的電學(xué)參數(shù)性能進(jìn)行測試；該第一測試單元為tft，并且與顯示區(qū)的tft的結(jié)構(gòu)和電學(xué)參數(shù)性能相同；另外，第二測試單元用于對非顯示區(qū)的goa進(jìn)行測試。

可選地，在本發(fā)明實(shí)施例中，每個(gè)測試單元的源極、柵極和漏極連接到不同的測試焊盤，用于在測試時(shí)將測試針同時(shí)扎到某個(gè)測試單元的源極、柵極和漏極的測試焊盤上，從而加電壓進(jìn)行測試。

發(fā)明實(shí)施例提供的陣列基板的制作方法，制作出的陣列基板的非顯示區(qū)中具有第一測試單元、第二測試單元和測試焊盤，并且第一測試單元和第二測試單元的源極連接到同一個(gè)測試焊盤，柵極連接到同一個(gè)測試焊盤，漏極連接到不同的測試焊盤，其中，第一測試單元(epmteg)用于對tft的電學(xué)參數(shù)性能進(jìn)行測試，第二測試單元(goateg)用于對非顯示區(qū)的goa進(jìn)行測試。本發(fā)明實(shí)施例提供的陣列基板，將現(xiàn)有技術(shù)中的epmteg的結(jié)構(gòu)重新設(shè)計(jì)為：通過epmteg和goateg共用源極和柵極的測試焊盤，漏極連接不同測試焊盤，從而可以實(shí)現(xiàn)在epmteg中集成goateg，該陣列基板的結(jié)構(gòu)減小了測試組件所需的空間，無需將goateg放置在整張基板的監(jiān)控區(qū)域內(nèi)，可以放在非顯示區(qū)內(nèi)，即節(jié)省了在基板中設(shè)置監(jiān)控區(qū)域的空間；另外，在后續(xù)工藝中不僅可以對顯示區(qū)的tft特性進(jìn)行監(jiān)控，還可以對非顯示區(qū)的goa特性進(jìn)行監(jiān)控和不良攔截，有利于提高產(chǎn)品良率。

雖然本發(fā)明所揭露的實(shí)施方式如上，但所述的內(nèi)容僅為便于理解本發(fā)明而采用的實(shí)施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實(shí)施的形式及細(xì)節(jié)上進(jìn)行任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。