本實(shí)用新型涉及半導(dǎo)體封裝領(lǐng)域，特別是涉及半導(dǎo)體封裝領(lǐng)域中的半導(dǎo)體封裝組件。

背景技術(shù)：

封裝件與半導(dǎo)體芯片(Chip)或裸片(die)需要被高度集成在有限面積的封裝結(jié)構(gòu)中。而現(xiàn)有的半導(dǎo)體封裝內(nèi)封裝(Package In Package，PIP)結(jié)構(gòu)是采用表面貼裝技術(shù)(Surface Mount Technology，SMT)將封裝件與半導(dǎo)體芯片或裸片平行放置在封裝基板上，這樣的封裝結(jié)構(gòu)不僅占用了較大的封裝基板面積，而且浪費(fèi)了半導(dǎo)體芯片或裸片下方的使用空間。舉例來說，通常電源模塊效率需要在尺寸和效率之間做出取舍，借助更大尺寸的驅(qū)動(dòng)器、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)和磁性組件，可以實(shí)現(xiàn)更高效率。但是現(xiàn)今封裝結(jié)構(gòu)中往往需要將其它芯片另外整合在同一封裝中，芯片在封裝基板上二維的設(shè)置將造成封裝結(jié)構(gòu)的面積無法縮小。且電源模塊的封裝因大電流的流通造成整體組件的溫度較高，需要更好的散熱效能。

因此，有必要提供一種新的半導(dǎo)體封裝組件，以解決現(xiàn)有技術(shù)所存在的問題，從而適應(yīng)日益嚴(yán)苛的小型化的市場(chǎng)需要。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的之一在于提供一半導(dǎo)體封裝組件，其在將封裝件與其它半導(dǎo)體芯片或裸片封裝在一起的同時(shí)可有效保證半導(dǎo)體封裝組件的小型化。

本實(shí)用新型的一實(shí)施例提供一半導(dǎo)體封裝組件，其包括：承載件，其上表面設(shè)置有若干接合墊；封裝件，其經(jīng)配置以表面貼裝技術(shù)設(shè)置于所述承載件的上表面以與若干接合墊中的相應(yīng)第一者電連接；待封裝件，其疊加于封裝件的第一表面上且經(jīng)配置以與若干接合墊中的相應(yīng)第二者電連接；以及絕緣殼體，至少遮蔽所述承載件的上表面、封裝件及所述待封裝件。

在本實(shí)用新型的實(shí)施例中，該封裝件為QFN(Quad Flat No-lead Package，方形扁平無引腳封裝)元件。在本實(shí)用新型的又一實(shí)施例中，該封裝件為電源模塊。在本實(shí)用新型的實(shí)施例中，該封裝件具有與第一表面相對(duì)的第二表面，該第二表面上設(shè)置有引腳以經(jīng)配置與若干接合墊中的相應(yīng)第一者電連接。在本實(shí)用新型的又一實(shí)施例中，該封裝件的第二表面進(jìn)一步設(shè)置有接地墊及芯片，該芯片設(shè)置于接地墊上并經(jīng)由引線將芯片連接至接地墊。在本實(shí)用新型的實(shí)施例中，該引腳由引線框架形成。在本實(shí)用新型的又一實(shí)施例中，該待封裝件是通過導(dǎo)電膠或非導(dǎo)電膠與第一表面粘連。在本實(shí)用新型的實(shí)施例中，該待封裝件是通過打線接合工藝以經(jīng)配置與若干接合墊中的相應(yīng)第二者電連接。在本實(shí)用新型的又一實(shí)施例中，該承載件具有與上表面相對(duì)的下表面，下表面設(shè)置有若干焊墊，若干焊墊經(jīng)配置以與若干接合墊電路導(dǎo)通。在本實(shí)用新型的實(shí)施例中，若干焊墊上進(jìn)一步設(shè)置有相應(yīng)焊球以提供半導(dǎo)體封裝組件的外部引腳。

本實(shí)用新型實(shí)施例提供的半導(dǎo)體封裝組件能夠充分利用半導(dǎo)體芯片或裸片下方的使用空間，從而實(shí)現(xiàn)減小封裝面積，提升半導(dǎo)體封裝組件的集成度、減小產(chǎn)品尺寸等優(yōu)點(diǎn)。

附圖說明

圖1是根據(jù)本實(shí)用新型一實(shí)施例的半導(dǎo)體封裝組件的俯視結(jié)構(gòu)示意圖

圖2是根據(jù)本實(shí)用新型一實(shí)施例的半導(dǎo)體封裝組件的縱向截面示意圖

具體實(shí)施方式

為更好的理解本實(shí)用新型的精神，以下結(jié)合本實(shí)用新型的優(yōu)選實(shí)施例對(duì)其作進(jìn)一步說明。以下各實(shí)施例的說明是參考附加的圖式，用以例示本實(shí)用新型可用以實(shí)施的特定實(shí)施例。再者，本實(shí)用新型所提到的方向用語，例如上、下、縱向等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本實(shí)用新型，而非用以限制本實(shí)用新型。

圖1是根據(jù)本實(shí)用新型一實(shí)施例的半導(dǎo)體封裝組件100的俯視結(jié)構(gòu)示意圖，圖2是根據(jù)本實(shí)用新型一實(shí)施例的半導(dǎo)體封裝組件100的縱向截面示意圖，該半導(dǎo)體封裝組件100可以是圖1中的半導(dǎo)體封裝組件100。

如圖1、2所示，根據(jù)本實(shí)用新型一實(shí)施例的半導(dǎo)體封裝組件100包括：承載件10、封裝件12、待封裝件14及絕緣殼體16。該待封裝件14可以是裸片或芯片。在其它實(shí)施例中，半導(dǎo)體封裝組件100可進(jìn)一步包含更多待封裝元件14，此處僅為敘述方便。該承載件10可以為引線框架、封裝基板或硅基板。

該承載件10的上表面102設(shè)置有若干接合墊104，下表面106設(shè)置有若干焊墊108，藉由承載件10內(nèi)部設(shè)置的通孔等(未示出)可實(shí)現(xiàn)兩者間的電路導(dǎo)通。在本實(shí)施例中，下表面106上的焊墊108進(jìn)一步植有焊球109以提供半導(dǎo)體封裝組件100的外部引腳。

封裝件12為QFN元件，或是類似于QFN元件的其它封裝元件，其經(jīng)配置以承載于承載件10上，例如以表面貼裝技術(shù)設(shè)置于承載件10的上表面102。封裝件12具有相對(duì)的第一表面122和第二表面124，第二表面124上設(shè)置有引腳126，其可由引線框架形成。引腳126經(jīng)配置以與若干接合墊104中的相應(yīng)第一者104'電連接。在本實(shí)施例中，封裝件12為電源模塊的QFN封裝，其具有設(shè)置于引線框架的接地墊130上的芯片128且將該芯片128經(jīng)由引線132連接至引腳126。在另一實(shí)施例中，該芯片128經(jīng)由覆晶(flip chip)方式連接至接地墊130。在又一實(shí)施例，該接地墊130與該引腳126分別經(jīng)由焊料136連接至該承載件10上的若干接合墊104中的相應(yīng)第一者104'和若干接合墊104中的相應(yīng)第三者104”'。如此，該封裝件12所產(chǎn)生的熱量可以有效地導(dǎo)通至承載件10，進(jìn)而使半導(dǎo)體封裝組件100具有較佳的散熱性能。

該裸片或芯片14疊加于該封裝件12上，具體的，可承載于封裝件12的第一表面122上且經(jīng)配置以與若干接合墊104中的相應(yīng)第二者104”電連接。在本實(shí)施例中，該裸片或芯片14是通過粘結(jié)劑，如非導(dǎo)電膠(未示出)與封裝件12的第一表面122粘連。在本實(shí)施例中，裸片或芯片14可通過打線接合(Wire Bond)工藝由引線142連接至承載件10的上表面102的若干接合墊104中的相應(yīng)第二者104”以實(shí)現(xiàn)裸片或芯片14與承載件10之間的電連接。

該絕緣殼體16經(jīng)注塑形成以遮蔽該承載件10的上表面102、封裝件12及裸片或芯片14等以保護(hù)內(nèi)部電路不受外界因素破壞。

本實(shí)用新型實(shí)施例提供的半導(dǎo)體封裝組件100，通過SMT技術(shù)在承載件10上設(shè)置封裝件12，同時(shí)在封裝件12的第一表面122上疊加設(shè)置裸片或芯片14，該裸片或芯片14經(jīng)由打線接合電連接至承載件10，從而可充分利用裸片或芯片14下方的空間，節(jié)約承載件10的封裝面積。因此，本實(shí)用新型的半導(dǎo)體封裝組件可進(jìn)一步提升產(chǎn)品整合密度，減小封裝尺寸并強(qiáng)化散熱性能。

本實(shí)用新型的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已揭示如上，然而熟悉本領(lǐng)域的技術(shù)人員仍可能基于本實(shí)用新型的教示及揭示而作種種不背離本實(shí)用新型精神的替換及修飾。因此，本實(shí)用新型的保護(hù)范圍應(yīng)不限于實(shí)施例所揭示的內(nèi)容，而應(yīng)包括各種不背離本實(shí)用新型的替換及修飾，并為本專利申請(qǐng)權(quán)利要求書所涵蓋。