本實(shí)用新型屬于半導(dǎo)體領(lǐng)域，具體涉及一種集成肖特基二極管的SiC雙溝槽型MOSFET器件。

背景技術(shù)：

SiC U型溝槽MOSFET(UMOSFET)具有很多優(yōu)勢，如p基區(qū)可以用外延生長形成，消除了離子注入形成p基區(qū)時缺陷帶來的影響，具有更好的MOS柵質(zhì)量和溝道遷移率，以及更容易控制溝道長度。另外，溝槽型MOSFET的原胞結(jié)構(gòu)(組成器件有源區(qū)的基本單元)可以做到更小，電流密度更高，特別對于SiC材料昂貴的價格，可顯著的降低芯片成本。但是UMOSFET存在溝槽底部電場集中，以致柵介質(zhì)可靠性差的問題。如圖1所示，為一種常規(guī)的n溝道UMOSFET原胞結(jié)構(gòu)的示意圖，在關(guān)斷狀態(tài)下，加在漏極上的高壓就會作用在漂移層上，溝槽底部的A點(diǎn)將是電場最集中的地方，而介質(zhì)中的電場強(qiáng)度是SiC中的2-3倍，導(dǎo)致溝槽底部的柵介質(zhì)容易被擊穿，可靠性差。

另一方面，在很多的應(yīng)用情況下，如在全橋應(yīng)用中，晶體管需要反并聯(lián)一個續(xù)流二極管一起工作，如目前常用的硅IGBT模塊，都反并聯(lián)了硅快恢復(fù)二極管作為續(xù)流二極管。如果在一個器件中集成了續(xù)流二極管，那么不僅提高了芯片的集成度和可靠性，同時也有效的降低了芯片成本。

技術(shù)實(shí)現(xiàn)要素：

針對現(xiàn)有技術(shù)中存在的問題，本實(shí)用新型的目的在于提供一種集成肖特基二極管的SiC雙溝槽型MOSFET器件，其有效解決了現(xiàn)有技術(shù)中存在的問題。

為實(shí)現(xiàn)上述目的，本實(shí)用新型采用以下技術(shù)方案：

一種集成肖特基二極管的SiC雙溝槽型MOSFET器件，所述SiC雙溝槽型MOSFET器件有源區(qū)的原胞結(jié)構(gòu)從下至上依次為漏極、n+襯底、緩沖層、n-漂移層、p基區(qū)和n++層；在原胞結(jié)構(gòu)中設(shè)置有兩個溝槽，分別是設(shè)置在原胞結(jié)構(gòu)中心的柵溝槽和所述柵溝槽的外圍的源溝槽；所述柵溝槽和源溝槽的底部四周均進(jìn)行了與漂移區(qū)相反導(dǎo)電類型的摻雜；在源溝槽底部的中心區(qū)域，設(shè)置有肖特基接觸，形成與源極電連通的肖特基二極管；在源溝槽底部四周與漂移區(qū)相反導(dǎo)電類型摻雜區(qū)域形成歐姆接觸；兩個溝槽的深度都大于所述p基區(qū)。

進(jìn)一步，所述柵溝槽下的p+區(qū)是懸浮的，即不與源極電連通。

進(jìn)一步，所述柵溝槽下的p+區(qū)是與源極和所述p基區(qū)電連通的。

進(jìn)一步，所述p基區(qū)的摻雜濃度在1E15-5E17cm^-3之間，p基區(qū)的厚度為0.2-3μm。

進(jìn)一步，所述n++層的摻雜濃度大于1E19cm^-3，n++層的厚度為0.2-2μm。

進(jìn)一步，所述p基區(qū)下方和所述柵溝槽、源溝槽的溝槽底部摻雜深度之間的區(qū)域的摻雜濃度比所述n-漂移層高。

進(jìn)一步，所述源溝槽的溝槽底部的p型摻雜區(qū)與所述p基區(qū)通過源溝槽的側(cè)壁摻雜進(jìn)行電連通，即，源極也與p基區(qū)電連通。

一種制備集成肖特基二極管的SiC雙溝槽型MOSFET器件的方法，所述方法包括如下步驟：

1)在襯底上依次制備緩沖層、n-漂移層、p基區(qū)和n++層；

2)在SiC表面做上圖形化的第一掩膜層，用CVD方法淀積，然后再用光刻刻蝕的方法形成SiO₂圖形；用ICP方法刻蝕SiC溝槽，形成源、柵溝槽；同時也對結(jié)終端區(qū)和劃片區(qū)進(jìn)行刻蝕；

3)在SiC表面做上第二掩膜層，作為后續(xù)注入的掩膜，進(jìn)行Al離子注入，在源溝槽的側(cè)壁和底部四周形成摻雜，注入的方向?yàn)榇怪庇诰A方向和帶一設(shè)定傾角的方向；注入完成后去除第二掩膜層；

4)在SiC表面做上第三掩膜層，淀積完成后用光刻的方法，在其他區(qū)域用膠作為第四掩膜層形成覆蓋保護(hù)，而在柵溝槽內(nèi)無光刻膠，同時在結(jié)終端區(qū)也形成場限環(huán)形式的膠掩膜；用ICP各項(xiàng)異性刻蝕，去除柵溝槽底部的SiO₂介質(zhì)，而繼續(xù)保留柵溝槽側(cè)壁的SiO₂介質(zhì)，保護(hù)柵溝道區(qū)；Al離子注入，在柵溝槽底部形成p+摻雜；注入完成后去除光刻膠和SiO₂介質(zhì)，并進(jìn)行RCA清洗；在表面淀積一層石墨層，進(jìn)行高溫激活退火；用O₂、N₂等離子體刻蝕或者用熱氧化方法去除石墨層；

5)用RCA和BOE清洗，進(jìn)行犧牲氧化；用熱氧化的方法生長一層SiO₂，用BOE腐蝕去除；再用熱氧化的方法生長柵介質(zhì)層，氧化后再在NO或N₂O或POCl₃氣氛中退火；用CVD方法淀積高摻雜多晶硅，或者先淀積無摻雜的多晶體，再用注入和退火的方法形成摻雜多晶硅；用多晶硅填充柵溝槽，對表面進(jìn)行平坦化；用光刻的方法形成膠掩膜，刻蝕掉柵溝槽外的多晶硅，形成多晶體柵極；

6)淀積隔離鈍化層，用光刻刻蝕的方法去除源溝槽及歐姆接觸區(qū)域的介質(zhì)，保留柵多晶硅上的介質(zhì)，形成柵與源的隔離。在源歐姆接觸區(qū)淀積歐姆接觸金屬，在背面淀積歐姆接觸金屬，在真空或惰性氣氛下進(jìn)行快速熱退火，分別形成源、漏歐姆接觸；

7)用PVD方法淀積肖特基金屬，用光刻再刻蝕的方法去掉源溝槽和歐姆接觸區(qū)外其他區(qū)域的金屬，再進(jìn)行熱退火，形成源溝槽底部中間區(qū)域的肖特基接觸，同時對于周邊高摻雜p+區(qū)能夠形成歐姆接觸；

8)做上厚的電極金屬，源極與肖特基金屬電連通，電極壓塊金屬在原胞上方，通過隔離鈍化層與柵極隔離；背面做上厚的電極金屬；最后做上一層厚鈍化層，并開窗口，露出源、柵壓塊金屬的焊接區(qū)。

進(jìn)一步，步驟1)中的所述襯底為高摻雜低電阻的n+層，濃度大于1E18cm^-3，所述緩沖層的厚度為1-2μm；所述漂移層的濃度在1E14-1E17cm^-3之間，厚度大于5μm；所述p基區(qū)的摻雜濃度在1E15-5E17cm^-3之間，厚度為0.2-3μm；所述n++層的濃度大于1E19cm^-3，厚度大于0.2μm。

進(jìn)一步，其特征在于，步驟2)中所述第一掩膜層為SiO₂，厚度為2-4μm，所述源、柵溝槽的深度大于n++層和p基區(qū)的厚度之和，為1-4μm；柵溝槽的寬度為0.5-2μm，源溝槽的寬度為2.5-10μm，用SiO₂掩膜刻蝕SiC的選擇比大于3。

進(jìn)一步，步驟3)中所述摻雜區(qū)濃度大于1E18cm^-3，表面濃度大于1E19cm^-3，深度為大于0.35μm。

進(jìn)一步，步驟4)中柵溝槽底部形成的p+摻雜濃度大于1E18cm^-3，深度為大于0.35μm；所述石墨層的厚度為10-100nm；高溫激活退火的退火溫度大于1600℃，時間大于3分鐘。

進(jìn)一步，步驟5)中熱氧化的方法生長的SiO₂厚度為10-100nm；熱氧化的溫度為1200℃-1500℃之間，熱氧化在O₂氛圍中進(jìn)行。

進(jìn)一步，步驟6)中所述隔離鈍化層為使用CVD的方法淀積的SiO₂或SiOxNy層，厚度大于0.5μm；快速熱退火的退火溫度為900-1100℃之間，時間為1分鐘至15分鐘之間；源、漏的歐姆接觸金屬為Ni或Ti/Ni。

進(jìn)一步，步驟7)中所述肖特基金屬為Ti、Mo、Ni或Pt；熱退火的退火溫度為400-600℃，時間為5-30分鐘。

進(jìn)一步，步驟8)中所述厚鈍化層為SiO₂、Si₃N₄或聚酰亞胺。

進(jìn)一步，步驟1)中所述n-漂移區(qū)與所述p基區(qū)之間還有一層JFET層，所述JFET層的濃度小于1E18cm^-3，比n-漂移區(qū)高，厚度等于p基區(qū)到柵溝槽下p+區(qū)結(jié)深的距離。

本實(shí)用新型具有以下有益技術(shù)效果：

本申請采用源和柵雙溝槽結(jié)構(gòu)，并且在柵溝槽底部和源溝槽的底部四周進(jìn)行與漂移區(qū)相反導(dǎo)電類型的摻雜，實(shí)現(xiàn)對MOS柵的屏蔽，增加?xùn)诺目煽啃?。同時可以屏蔽基區(qū)的電場，防止基區(qū)的穿通。在源溝槽底部的中心區(qū)域做上肖特基接觸，與周邊相反導(dǎo)電類型摻雜區(qū)域形成歐姆接觸，集成具有高浪涌能力的MPS肖特基二極管。

附圖說明

圖1為現(xiàn)有技術(shù)中UMOSFET的原胞平面結(jié)構(gòu)示意圖；

圖2為本實(shí)用新型的MOSFET器件的原胞平面結(jié)構(gòu)示意圖；

圖3為本實(shí)用新型實(shí)施例的有源區(qū)為六角原胞密排結(jié)構(gòu)的器件平面示意圖；

圖4為本實(shí)用新型MOSFET器件的電路示意圖；

圖5為本實(shí)用新型MOSFET器件制備過程中外延材料結(jié)構(gòu)示意圖；

圖6為本實(shí)用新型MOSFET器件制備過程中SiC溝槽刻蝕后的原胞平面結(jié)構(gòu)示意圖；

圖7為本實(shí)用新型MOSFET器件制備過程中源溝槽離子注入后的原胞平面結(jié)構(gòu)示意圖；

圖8為本實(shí)用新型MOSFET器件制備過程中柵溝槽離子注入后的原胞平面結(jié)構(gòu)示意圖；

圖9為本實(shí)用新型MOSFET器件制備過程中形成多晶硅柵后的原胞平面結(jié)構(gòu)示意圖；

圖10為本實(shí)用新型MOSFET器件制備過程中形成源、漏歐姆接觸后的原胞平面結(jié)構(gòu)示意圖；

圖11為本實(shí)用新型MOSFET器件制備過程中形成肖特基接觸后的原胞平面結(jié)構(gòu)示意圖；

圖12為本實(shí)用新型MOSFET器件制備完成后的原胞平面結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面，參考附圖，對本實(shí)用新型進(jìn)行更全面的說明，附圖中示出了本實(shí)用新型的示例性實(shí)施例。然而，本實(shí)用新型可以體現(xiàn)為多種不同形式，并不應(yīng)理解為局限于這里敘述的示例性實(shí)施例。而是，提供這些實(shí)施例，從而使本實(shí)用新型全面和完整，并將本實(shí)用新型的范圍完全地傳達(dá)給本領(lǐng)域的普通技術(shù)人員。

如圖2所示，本實(shí)用新型了提供了一種集成肖特基二極管的SiC雙溝槽型MOSFET器件，該SiC雙溝槽型MOSFET器件有源區(qū)的原胞結(jié)構(gòu)從下至上依次為漏極、n+襯底、緩沖層、n-漂移層、p基區(qū)和n++層；在原胞結(jié)構(gòu)中設(shè)置有兩個溝槽，分別是設(shè)置在原胞結(jié)構(gòu)中心的柵溝槽和柵溝槽的外圍的源溝槽；柵溝槽和源溝槽的底部四周均進(jìn)行了與漂移區(qū)相反導(dǎo)電類型的摻雜，一方面可以與柵溝槽底部的摻雜一起屏蔽柵、源溝槽底部的電場，減少電場集中，提供可靠性；另一方面也作為集成的肖特基二極管的嵌入pn二極管部分，具備高抗浪涌能力；在源溝槽底部的中心區(qū)域，設(shè)置有肖特基接觸，形成與源極電連通的肖特基二極管；在源溝槽底部四周與漂移區(qū)相反導(dǎo)電類型摻雜區(qū)域形成歐姆接觸；兩個溝槽的深度都大于所述p基區(qū)；柵溝槽與源溝槽的深度可以一致也可以不一致，優(yōu)選地兩者深度一致，便于在器件制作過程中一步刻蝕同時形成。

本實(shí)用新型的一個實(shí)施例中柵槽下的p+區(qū)是懸浮的，即不與源極電連通。本實(shí)用新型的另一個實(shí)施例中柵槽下的p+區(qū)是與源極和p基區(qū)電連通的，因柵槽都是連通的，通過部分區(qū)域柵槽也進(jìn)行側(cè)壁注入，完成p+與p基區(qū)從而與源極的電連通，而這部分區(qū)域的柵不再起作用。

器件的基區(qū)層(對于n型MOSFET來說是p基區(qū)層，對p型MOSFET是相同的道理)采用外延生長形成，因此具有非常好的材料質(zhì)量和非常精確的厚度和摻雜濃度，利于制作高質(zhì)量的MOS柵結(jié)構(gòu)。摻雜濃度在1E15-5E17cm^-3之間，根據(jù)閾值電壓設(shè)計。基區(qū)層厚度大于0.2μm，優(yōu)選地在0.2-3μm之間，太薄容易穿通，太厚增加溝道長度和電阻。

p基區(qū)上面的n++層作為源極導(dǎo)電層，摻雜濃度大于1E19cm^-3之間，厚度大于0.2μm，優(yōu)選地在0.2-2μm之間。厚度太薄歐姆接觸容易穿通，太厚會增加導(dǎo)通電阻和刻蝕槽的深度和難度。

p基區(qū)下面的n-層作為器件的耐壓漂移層，其摻雜濃度、厚度根據(jù)器件設(shè)計的耐壓能力確定，通過在一定耐壓下導(dǎo)通電阻最小化進(jìn)行優(yōu)化設(shè)計。如對于1200V器件，濃度可以為5-8E15cm^-3，厚度可以為10-15μm。在p基區(qū)下面和溝槽底部摻雜深度之間的區(qū)域，摻雜濃度也可以相對比漂移層稍高，如可以為1E16-1E17cm^-3之間，主要的目的是可以減少電子經(jīng)過溝道后可以更好的向漂移層各方向擴(kuò)散，減少導(dǎo)通電阻。n+襯底的摻雜濃度大于1E18cm^-3。

溝槽底部的p型摻雜區(qū)與p基區(qū)層通過源溝槽的側(cè)壁摻雜進(jìn)行電連通，因此，源極也同時與p基區(qū)電連通，避免了寄生npn結(jié)構(gòu)。源溝槽底部四周的p摻雜為高濃度p型區(qū)，利于與金屬形成歐姆接觸，與中心的肖特基接觸相連，共同形成了嵌入pn二極管的肖特基二極管。

如圖3所示，其中AA’截面結(jié)構(gòu)示意圖為圖1。原胞的平面結(jié)構(gòu)可以為長方形、條形、六角形等各種形式。原胞的簡單并聯(lián)排列即形成一個器件的有源區(qū)，排列方式可以是簡單排列，也可以為密排、原子結(jié)構(gòu)排列等形式。同時，整個器件由有源區(qū)、結(jié)終端區(qū)和劃片槽區(qū)組成，并且在有源區(qū)上對各原胞的柵、源極分別進(jìn)行金屬引出，做上相應(yīng)的壓塊金屬，利于器件后續(xù)的封裝應(yīng)用。這個為本行業(yè)工程師所熟知，不表示在示意圖上。

如圖4所示，MOSFET與肖特基二極管構(gòu)成反并聯(lián)的電路結(jié)構(gòu)，實(shí)現(xiàn)了在一個芯片內(nèi)的集成?？梢杂行г黾悠骷墓β拭芏群涂煽啃裕瑴p少封裝的模塊或系統(tǒng)的體積和費(fèi)用。

本實(shí)用新型中提到的n型摻雜與p型摻雜是相對而言的，亦可稱為第一摻雜與第二摻雜，亦即n型與p型互換對器件同樣適用。

本實(shí)用新型中器件結(jié)構(gòu)不僅適用于SiC，也可同樣適用于Si、GaN、Ga₂O₃等半導(dǎo)體材料，但制備方法不一樣。

本實(shí)用新型的SiC MOSFET結(jié)構(gòu)，可用于其他MOS控制的晶體管結(jié)構(gòu)，如IGBT。在MOS控制的結(jié)構(gòu)部分具有相關(guān)的結(jié)構(gòu)和原理。

本實(shí)用新型還提供了一種制備本實(shí)用新型的集成肖特基二極管的SiC雙溝槽型MOSFET器件的方法，下面以n型(n溝道)SiC MOSFET為例對該方法進(jìn)行詳細(xì)說明。

如圖5所示，襯底(或稱之為基板)為高摻雜低電阻的n+層，濃度大于1E18cm^-3。緩沖層的濃度大概為1E18cm^-3，厚度約1-2μm，緩沖層的目的是減少襯底與外延層之間的晶格不匹配，同時終結(jié)部分襯底的缺陷在緩沖層中，避免缺陷延伸到漂移層。漂移層的濃度在1E14-1E17cm^-3之間，厚度大于5μm，承擔(dān)器件耐壓功能，濃度、厚度根據(jù)器件的額定耐壓優(yōu)化設(shè)計而定。漂移區(qū)上面是p基區(qū)層，濃度為1E15-5E17cm^-3之間，厚度大于0.2μm，比較優(yōu)的為0.2-2μm。在另一實(shí)施例中n-漂移區(qū)與p基區(qū)之間還有一層JFET層，濃度小于1E18cm^-3，比漂移區(qū)更高，厚度約等于p基區(qū)到柵下p+區(qū)結(jié)深的距離，目的是減少此JFET區(qū)域間的導(dǎo)通電阻。p基區(qū)上面是n+區(qū)，摻雜濃度大于1E19cm^-3，厚度大于0.2μm。

如圖6所示，在SiC表面做上圖形化的第一掩膜。第一掩膜一般地可以是SiO₂，厚度根據(jù)后續(xù)注入掩膜需求的厚度加上刻蝕溝槽時消耗的SiO₂厚度的和，一般地為2-4μm。用CVD方法淀積，然后再用光刻刻蝕等方法形成SiO₂圖形。用ICP方法刻蝕SiC溝槽，形成源、柵溝槽。同時也對結(jié)終端區(qū)和劃片區(qū)進(jìn)行了刻蝕。溝槽的深度根據(jù)設(shè)計器件的耐壓和導(dǎo)通電阻而定，比n++區(qū)和p基區(qū)的厚度相加稍深，一般地在1-4μm之間。柵溝槽的寬度優(yōu)選地在0.5-2μm之間，源溝槽的寬度優(yōu)選地在2.5-10μm之間。用SiO₂掩膜刻蝕SiC選擇比可以做到3以上，因此刻蝕完成后將會剩余大部分SiO₂，作為下一步離子注入的阻擋掩膜。另外，用SiO₂掩膜刻蝕SiC可以得到低缺陷、U型底部的溝槽效果，利于器件的可靠性。

如圖7所示，做上第二掩膜，作為后續(xù)注入的掩膜。掩膜保護(hù)源溝槽內(nèi)中間的肖特基區(qū)域和柵溝槽。中間的肖特基區(qū)域?qū)挾纫话愕貫?.5-8μm。掩膜可以是光刻膠、介質(zhì)等，優(yōu)選地可以用光刻膠。掩膜厚度根據(jù)掩膜材料和后續(xù)離子注入的能量而定，對于光刻膠一般在2.5μm以上。進(jìn)行Al離子注入，注入形成的摻雜區(qū)濃度大于1E18cm^-3，表面濃度大于1E19cm^-3，深度為大于0.35μm。注入的方向?yàn)榇怪庇诰A方向和帶一定傾角的方向。一定傾角的方向注入主要是為了對源溝槽的側(cè)壁能夠進(jìn)行有效的注入，形成高摻雜的p+，完成源極與p基區(qū)的電連通。表面的注入濃度更高的目的是為了形成更高摻雜濃度的表面，以利于后續(xù)形成源溝槽底部p+區(qū)的歐姆接觸。注入完成后去除第二掩膜。

如圖8所示，在表面淀積第三掩膜層，優(yōu)選地為介質(zhì)，如SiO₂。第三掩膜主要是在后續(xù)注入時保護(hù)柵溝槽的側(cè)壁。淀積完成后用光刻的方法，在其他區(qū)域用膠作為第四掩膜層形成覆蓋保護(hù)，而在柵溝槽內(nèi)無光刻膠，同時在結(jié)終端區(qū)也形成場限環(huán)形式的膠掩膜。用ICP各項(xiàng)異性刻蝕，去除柵溝槽底部的SiO₂介質(zhì)，而繼續(xù)保留柵溝槽側(cè)壁的SiO₂介質(zhì)，保護(hù)柵溝道區(qū)。Al離子注入，在柵溝槽底部形成p+摻雜，濃度大于1E18cm^-3，深度大于0.35μm，優(yōu)選地深度與源溝槽底部p+區(qū)一致。同時也形成了場限環(huán)形式的結(jié)終端結(jié)構(gòu)，在本實(shí)用新型的其他實(shí)施例中也可以采用其他形式的結(jié)終端結(jié)構(gòu)，如注入的JTE(結(jié)終端擴(kuò)展)、刻蝕的JTE、JTE和場限環(huán)結(jié)合形式等。注入完成后去除光刻膠和SiO₂介質(zhì)，并進(jìn)行RCA清洗。在表面淀積一層石墨層，厚度約為10-100nm，進(jìn)行高溫激活退火，退火溫度大于1600℃，時間大于3分鐘。用O₂、N₂等離子體刻蝕或者用熱氧化方法去除石墨層。

如圖9所示，用RCA和BOE清洗，進(jìn)行犧牲氧化工藝。用熱氧化的方法生長一層SiO₂，厚度約為10-100nm，用BOE腐蝕去除。犧牲氧化工藝可以去除表面刻蝕帶來的缺陷和損傷層。再用熱氧化的方法生長柵介質(zhì)層，厚度根據(jù)器件的閾值電壓而定，優(yōu)選地厚度為40-80nm。熱氧化的溫度為1200℃-1500℃之間，熱氧化在O₂氛圍中進(jìn)行，氧化后再在NO或N₂O或POCl₃等氣氛中退火，改善MOS的界面態(tài)。用CVD方法淀積高摻雜多晶硅，也可以先淀積無摻雜的多晶體，再用注入和退火的方法形成摻雜。用多晶硅填充柵溝槽，對表面進(jìn)行平坦化。用光刻的方法形成膠掩膜，刻蝕掉柵溝槽外的多晶硅，形成多晶硅柵極。

如圖10所示，淀積隔離鈍化層，一般用CVD的方法淀積SiO₂或SiOxNy層，厚度優(yōu)選地大于0.5μm，用光刻刻蝕的方法去除源溝槽及歐姆接觸區(qū)域的介質(zhì)，保留柵多晶硅上的介質(zhì)，形成柵與源的隔離。在源歐姆接觸區(qū)淀積歐姆接觸金屬，在背面淀積歐姆接觸金屬，在真空或惰性氣氛下進(jìn)行快速熱退火，退火溫度為900-1100℃之間，時間為1分鐘至15分鐘之間，分別形成源、漏歐姆接觸。源、漏的歐姆接觸金屬一般的為Ni、Ti/Ni等。

如圖11所示，用PVD方法淀積肖特基金屬。PVD方法能夠產(chǎn)生各項(xiàng)同性的金屬淀積，利于源溝槽側(cè)壁的金屬淀積。用光刻再刻蝕的方法去掉源溝槽和歐姆接觸區(qū)外其他區(qū)域的金屬。肖特基金屬可以是Ti、Mo、Ni、Pt等。再進(jìn)行熱退火，如對Ti肖特基金屬，退火溫度為400-600℃，時間為5-30分鐘，形成源溝槽底部中間區(qū)域的肖特基接觸，同時對于周邊高摻雜p+區(qū)能夠形成歐姆接觸。退火可以改善肖特基接觸的性能和均勻性。

如圖12所示，做上厚的電極金屬，便于器件應(yīng)用時的封裝。源與肖特基金屬電連通，電極壓塊金屬在原胞上方，通過隔離鈍化層與柵極隔離。柵電極壓塊金屬在另一端引出，如圖3平面示意圖所示。背面做上厚的電極金屬。最后做上一層厚鈍化層，如SiO₂、Si₃N₄、聚酰亞胺等，并開窗口，露出源、柵壓塊金屬的焊接區(qū)。

上面所述只是為了說明本實(shí)用新型，應(yīng)該理解為本實(shí)用新型并不局限于以上實(shí)施例，符合本實(shí)用新型思想的各種變通形式均在本實(shí)用新型的保護(hù)范圍之內(nèi)。