本實用新型涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種基于硅襯底的P型溝道贗配異質(zhì)結(jié)場效應(yīng)晶體管。

背景技術(shù)：

根據(jù)摩爾定律，“集成電路上可容納的元器件的數(shù)目，約每隔18-24個月便會增加一倍，性能也將提升一倍?！贝蟮侄?，若在相同面積的晶圓下生產(chǎn)同樣規(guī)格的IC，隨著制程技術(shù)的進步，每隔一年半，IC產(chǎn)出量就可增加一倍，換算為成本，即每隔一年半成本可降低五成，平均每年成本可降低三成多。就摩爾定律延伸，IC技術(shù)每隔一年半推進一個世代。國際上半導(dǎo)體廠商基本都遵循著該項定律。

但是，國際上最大的芯片制造廠商英特爾日前宣布將推遲旗下基于10納米制造技術(shù)的Cannonlake芯片的發(fā)布時間，推遲至2017年下半年，而Cannonlake芯片原定的發(fā)布日期是2016年。英特爾公司首席執(zhí)行官Brian Krzanich在電話會議上表示，“由于要用各類相關(guān)技術(shù)，而每一種技術(shù)都有其自身一系列的復(fù)雜性和難度，從14納米到10納米和從22納米到14納米不是一回事。如果想大規(guī)模生產(chǎn)，光刻技術(shù)會更加困難，而且，完成多樣式步驟的數(shù)目會不斷增加。”英特爾一直以來遵循每兩年縮小晶體管面積一半的時間表，也就是俗稱的“摩爾定律”，上述消息令時間表出現(xiàn)裂痕，究其原因是構(gòu)造芯片變得越來越小也越復(fù)雜，功耗越來越難以降低，而且各種短溝道效應(yīng)難以克服。

因此，半導(dǎo)體技術(shù)雖然日益進步，但受制于物理定律，最小尺寸不可能過小，為延續(xù)半導(dǎo)體摩爾定律的有效性，采用新的物料來制作處理器晶體管已經(jīng)刻不容緩。目前已經(jīng)已有不少研究機構(gòu)，透過為硅材料整合更高性能的材料，例如采用化合物半導(dǎo)體材料如GaAs/InP(如砷化銦鎵與磷化銦)等，形成所謂的寬禁帶III-V溝道的晶體管，可增進p-type遷移率和提供高載流子速度與高驅(qū)動電流，這種新的化合物半導(dǎo)體可望超越硅材料本身性能，維持摩爾定律，實現(xiàn)持續(xù)等比例縮小。

但該項方案目前也遇到了不少問題，主要存在兩方面的挑戰(zhàn)，一方面，硅基材料和化合物半導(dǎo)體材料如GaAs/InP等存在大的晶格常數(shù)差，一直無法克服材料之間原子晶格難以匹配的挑戰(zhàn)；另一方面，通常Si基晶體管由P型溝道晶體管和n型溝道晶體管結(jié)合構(gòu)成CMOS結(jié)構(gòu)運用于大規(guī)模數(shù)字領(lǐng)域，而通常III-V如GaAs器件方面n溝道器件容易實現(xiàn)，而P溝道器件受限于摻雜工程和外延制程難以實現(xiàn)以及低空穴遷移率(200-400cm²V^-1sec^-1)，目前結(jié)合n-溝道和P-溝道的GaAs晶體管由于兩者遷移率相差太大無法實現(xiàn)CMOS同樣電路結(jié)構(gòu)，極大的阻礙了GaAs器件在數(shù)字電路領(lǐng)域的應(yīng)用。

技術(shù)實現(xiàn)要素：

本實用新型實施例通過提供一種基于硅襯底的P型溝道贗配異質(zhì)結(jié)場效應(yīng)晶體管，解決了現(xiàn)有技術(shù)中為了實現(xiàn)晶體管持續(xù)等比例縮小，采用N溝道和P溝道，兩者遷移率相差太大，無法實現(xiàn)CMOS同樣電路結(jié)構(gòu)的技術(shù)問題。

為了解決上述技術(shù)問題，本實用新型實施例提供了一種基于硅襯底的P型溝道贗配異質(zhì)結(jié)場效應(yīng)晶體管，由下至上依次包括：襯底、低溫GaAs晶格應(yīng)變緩沖層、梯度GaAs_ySb_1-y晶格應(yīng)變緩沖層、AlGaSb緩沖層、InGaSb溝道層、AlSb隔離層、P型AlGaSb勢壘層、分別位于P型AlGaSb勢壘層兩端側(cè)的第一P型GaSb帽層和第二P型GaSb帽層，還包括形成于第一P型GaSb帽層上的源極和形成于第二P型GaSb帽層上的漏極，以及形成于第一P型GaSb帽層與第二P型GaSb帽層之間且位于P型AlGaSb勢壘層上的柵極。

進一步地，所述襯底具體為P型襯底，采用Si、SiC、GaN、藍寶石、金剛石中的任意一種材料。

進一步地，所述低溫GaAs晶格應(yīng)變緩沖層的厚度為400～800nm。

進一步地，所述梯度GaAs_ySb_1-y晶格應(yīng)變緩沖層的厚度為400～800nm。

進一步地，所述AlGaSb緩沖層的厚度為100～400nm。

進一步地，所述InGaSb溝道層的厚度為15～30nm，所述InGaSb溝道層與P型AlGaSb勢壘層在接觸處5nm區(qū)域形成二維空穴氣。

進一步地，所述AlSb隔離層的厚度為2～5nm。

進一步地，所述P型AlGaSb勢壘層的厚度為15～40nm。

進一步地，所述第一P型GaSb帽層和第二P型GaSb帽層的厚度均為15～50nm。

采用本實用新型中的一個或者多個技術(shù)方案，具有如下有益效果：

1、本實用新型所開發(fā)的基于硅襯底的高遷移率p型HFET可與常規(guī)Si基CMOS高速邏輯電路器件工藝兼容。采用特殊的LT GaAs/梯度GaAs_ySb_1-y/AlGaSb多層晶格應(yīng)變緩沖層結(jié)構(gòu)，有效的克服了緩沖層材料與硅材料之間原子晶格難以匹配的挑戰(zhàn)，同時可用于吸收Si襯底與后續(xù)外延層之間因為晶格失配產(chǎn)生的應(yīng)力，過濾掉襯底產(chǎn)生的散射中心，避免產(chǎn)生晶格馳豫。

2、本實用新型開發(fā)的P溝道pHFET器件可以與N溝道GaAs HEMT，或pHEMT，或mHEMT器件構(gòu)成III-V CMOS結(jié)構(gòu)，極大的拓寬GaAs器件在數(shù)字電路領(lǐng)域的應(yīng)用。

3、本實用新型開發(fā)的P溝道pHFET器件與常規(guī)的采用AlGaSb/GaSb異質(zhì)結(jié)構(gòu)不同，采用贗配AlGaSb/InGaSb異質(zhì)結(jié)構(gòu)，可有效地提高晶體管2DHG。

4、本實用新型的技術(shù)方案可通過化合物半導(dǎo)體材料提供更高p-tpye的遷移率和高載流子速度與高驅(qū)動電流的III-V族晶體管通道并可改進III-V中n型和p型器件遷移率巨大差別的問題。

5、本實用新型開發(fā)的寬禁帶p溝道pHFET器件有效的改善晶體管等比例縮小過程中帶來短溝道效應(yīng)并降低功耗。

6、本發(fā)實用新型開發(fā)的p溝道pHFET器件有效的克服摩爾定律，打破極限，維持半導(dǎo)體產(chǎn)業(yè)等比例縮小進程。

附圖說明

圖1為本實用新型實施例中基于硅襯底的P型溝道贗配異質(zhì)結(jié)場效應(yīng)晶體管結(jié)構(gòu)示意圖。

具體實施方式

本實用新型實施例通過提供的一種基于硅襯底的P型溝道贗配異質(zhì)結(jié)場效應(yīng)晶體管，解決了現(xiàn)有技術(shù)中為了實現(xiàn)晶體管持續(xù)等比例縮小，采用N溝道和P溝道，兩者遷移率相差太大，無法實現(xiàn)CMOS同樣電路結(jié)構(gòu)的技術(shù)問題。

為了解決上述技術(shù)問題，下面將結(jié)合說明書附圖以及具體的實施方式對本實用新型的技術(shù)方案進行詳細(xì)的說明。

本實用新型實施例提供的一種基于硅襯底的P型溝道贗配異質(zhì)結(jié)場效應(yīng)晶體管，如圖所示，由下至上依次包括：襯底10、低溫GaAs晶格應(yīng)變緩沖層20、梯度GaAs_ySb_1-y晶格應(yīng)變緩沖層30、AlGaSb緩沖層40、InGaSb溝道層50、AlSb隔離層60、P型AlGaSb勢壘層70、分別位于P型AlGaSb勢壘層70兩端側(cè)的第一P型GaSb帽層801和第二P型GaSb帽層802，還包括形成于第一P型GaSb帽層701上的源極S和形成于第二P型GaSb帽層802上的漏極D，以及形成于第一P型GaSb帽層801與第二P型GaSb帽層802之間且位于P型AlGaSb勢壘層70上的柵極G。

在具體的實施過程中，該襯底10主要為P型襯底，采用Si、SiC、GaN、藍寶石、金剛石中的任意一種材料主要用于支撐。

該低溫GaAs晶格應(yīng)變緩沖層20的厚度為400～800nm，主要采用低溫(LT)生長方式，不摻雜，用于吸收Si襯底與后續(xù)外延層之間因為晶格失配產(chǎn)生的應(yīng)力，避免產(chǎn)生晶格馳豫。

該梯度GaAs_ySb_1-y晶格應(yīng)變緩沖層30的厚度為400～800nm，其中As含量y從1逐漸降為0，不摻雜，作為襯底10與溝道層之間的緩沖層，可用于吸收低溫GaAs應(yīng)變緩沖層20與InGaSb溝道層50之間因為晶格失配產(chǎn)生的應(yīng)力。

該AlGaSb緩沖層40不摻雜，厚度為100～400nm，其中Al的含量小于40％，也作為襯底10到InGaSb溝道層50之間的緩沖層，可用于吸收低溫GaAs晶格應(yīng)變緩沖層與InGaSb溝道層50之間因為晶格失配產(chǎn)生的應(yīng)力。

該InGaSb溝道層50不摻雜，厚度為15-30nm，其中，In的含量小于40％，其與P型AlGaSb勢壘層70接觸處5nm區(qū)域形成二維空穴氣(2DHG)。

該AlSb隔離層60不摻雜，厚度為2～5nm，在InGaSb溝道層50與P型AlGaSb勢壘層70之間插入的一層隔離層，主要用來隔離開P型AlGaSb勢壘層70散射雜質(zhì)單元對InGaSb溝道層50二維空穴氣的影響，從而提高溝道2DHG的濃度。

該P型AlGaSb勢壘層70的厚度為15～40nm，Al的含量小于40％，采用P型摻雜，體摻雜(Be或C或Mg)的劑量為1×10¹⁸cm^-3～3×10¹⁸cm^-3，用于和柵金屬形成肖特基接觸和提供InGaSb溝道層50的自由空穴；

該第一P型GaSb帽層801和第二P型GaSb帽層802均生長于P型AlGaSb勢壘層70兩端側(cè)，厚度為15-50nm，P摻雜，體摻雜(Be或C或Mg)的劑量為5×10¹⁸cm^-3～2×10¹⁹cm^-3，用以保護P型AlGaSb勢壘層70不被氧化，同時，用以降低歐姆接觸電阻率。

該外延結(jié)構(gòu)的核心異質(zhì)結(jié)構(gòu)采用贗配AlGaSb/InGaSb異質(zhì)結(jié)構(gòu)，可有效地提高晶體管2DHG并實現(xiàn)超高空穴遷移率(近千的遷移率)，有效地提升P型HFET遷移率以改進III-V中n型和p型器件遷移率巨大差別的問題。

該外延結(jié)構(gòu)采用硅基襯底異質(zhì)集成方式實現(xiàn)，采用LT GaAs/梯度GaAs_ySb_1-y/AlGaSb多層晶格應(yīng)變緩沖層結(jié)構(gòu)，有效的克服了AlGaSb/InGaSb p型溝道pHFET材料與硅材料之間原子晶格難以匹配的挑戰(zhàn)，可用于吸收Si襯底與后續(xù)外延層之間因為晶格失配產(chǎn)生的應(yīng)力，過濾掉襯底產(chǎn)生的散射中心，避免產(chǎn)生晶格馳豫。

該外延結(jié)構(gòu)中使用的襯底為P-type Si襯底，實現(xiàn)了與硅基異質(zhì)集成。

在本實用新型中，利用MOCVD或MBE設(shè)備，通過特殊應(yīng)變緩沖層結(jié)構(gòu)，解決了硅基襯底和化合物半導(dǎo)體材料8％的晶格不匹配的問題，同時與常規(guī)的晶格匹配AlGaSb/GaSb異質(zhì)結(jié)構(gòu)不一樣，本實用新型中采用AlGaSb/InGaSb異質(zhì)贗配結(jié)構(gòu)實現(xiàn)p溝道晶體管，有效的提高了晶體管空穴遷移率(600-1300cm²V^-1sec^-)以改進III-V中n型和p型器件遷移率巨大差別的問題。本發(fā)明可結(jié)合其他硅基n-溝道GaAs HEMT，或pHEMT，或mHEMT形成所謂的寬禁帶III-V CMOS晶體管結(jié)構(gòu)，可提供更高載子速度與更高驅(qū)動電流，這種新的化合物半導(dǎo)體可望超越硅材料本身性能，維持摩爾定律，有效的減小了芯片面積，實現(xiàn)晶體管持續(xù)等比例縮小。

盡管已描述了本實用新型的優(yōu)選實施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實施例以及落入本實用新型范圍的所有變更和修改。

顯然，本領(lǐng)域的技術(shù)人員可以對本實用新型進行各種改動和變型而不脫離本實用新型的精神和范圍。這樣，倘若本實用新型的這些修改和變型屬于本實用新型權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本實用新型也意圖包含這些改動和變型在內(nèi)。