半導(dǎo)體存儲(chǔ)器件及其制造方法
1.相關(guān)申請(qǐng)的交叉引用
2.本專利申請(qǐng)要求于2021年4月5日向韓國知識(shí)產(chǎn)權(quán)局提交的韓國專利申請(qǐng)10-2021-0043961和于2021年5月28日向韓國知識(shí)產(chǎn)權(quán)局提交的韓國專利申請(qǐng)10-2021-0069543的優(yōu)先權(quán)，上述每個(gè)申請(qǐng)的全部內(nèi)容通過引用合并于此。
技術(shù)領(lǐng)域
3.本公開涉及半導(dǎo)體存儲(chǔ)器件及其制造方法，更具體地，涉及包括靜態(tài)隨機(jī)存取存儲(chǔ)器(sram)單元的半導(dǎo)體存儲(chǔ)器件及其制造方法。


背景技術(shù)：

4.由于半導(dǎo)體器件的小尺寸、多功能和/或低成本特性，其是電子行業(yè)的重要元件。半導(dǎo)體器件被分為被配置為存儲(chǔ)數(shù)據(jù)的半導(dǎo)體存儲(chǔ)器件、被配置為處理數(shù)據(jù)的半導(dǎo)體邏輯器件以及包括存儲(chǔ)器元件和邏輯元件的混合半導(dǎo)體器件。隨著電子行業(yè)的發(fā)展，對(duì)具有改善特性的半導(dǎo)體器件存在不斷增長的需求。例如，對(duì)具有高可靠性、高性能和/或更多數(shù)量和類型的功能的半導(dǎo)體器件存在不斷增長的需求。為了滿足這種需求，半導(dǎo)體器件的復(fù)雜性和/或集成密度正在增加。


技術(shù)實(shí)現(xiàn)要素：

5.本發(fā)明構(gòu)思的一些實(shí)施例提供了具有改善的電氣特性的半導(dǎo)體存儲(chǔ)器件。
6.本發(fā)明構(gòu)思的一些實(shí)施例提供了具有改善的電氣特性的半導(dǎo)體存儲(chǔ)器件的制造方法。
7.根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例，一種半導(dǎo)體存儲(chǔ)器件可以包括：襯底上的有源圖案，所述有源圖案包括在所述有源圖案的上部中的源/漏圖案；柵電極，在所述有源圖案上并且在第一方向上延伸，所述柵電極和所述源/漏圖案在與所述第一方向相交的第二方向上彼此相鄰；以及共享接觸部，耦接到所述源/漏圖案和所述柵電極以將所述源/漏圖案與所述柵電極電連接。所述共享接觸部可以包括：電連接到所述源/漏圖案的有源接觸部；以及電連接到所述柵電極的柵接觸部。所述柵接觸部可以包括：耦接到所述柵電極的主體部；以及突出部，所述突出部沿所述第二方向從所述主體部突出。所述突出部延伸到所述有源接觸部中并且可以被掩埋在所述有源接觸部中。
8.根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例，一種半導(dǎo)體存儲(chǔ)器件可以包括襯底上的sram單元。所述sram單元可以包括：第一上拉晶體管/第一下拉晶體管和第二上拉晶體管/第二下拉晶體管；以及第一節(jié)點(diǎn)，將所述第一上拉晶體管/所述第一下拉晶體管的第一公共源/漏極連接到所述第二上拉晶體管/所述第二下拉晶體管的第一公共柵極。所述第一節(jié)點(diǎn)可以包括：第一共享接觸部，所述第一共享接觸部耦接到所述第一公共源/漏極和所述第一公共柵極，以將所述第一公共源/漏極與所述第一公共柵極電連接。所述第一共享接觸部可以包括電連接到所述第一公共源/漏極的有源接觸部，并且所述第一共享接觸部可以包括電連
接到所述第一公共柵極的柵接觸部。所述柵接觸部可以包括：耦接到所述第一公共柵極的主體部；以及突出部，所述突出部從所述主體部朝著所述有源接觸部突出。所述主體部的頂表面可以與所述有源接觸部的頂表面共面。所述突出部可以與所述有源接觸部豎直地重疊，并且所述主體部可以從所述有源接觸部水平地偏移。
9.根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例，一種半導(dǎo)體存儲(chǔ)器件可以包括：包括比特單元區(qū)域的襯底；所述比特單元區(qū)域上的第一有源圖案和第二有源圖案，所述第一有源圖案在第一方向上與所述第二有源圖案間隔開，所述第一有源圖案包括設(shè)置在所述第一有源圖案的上部中的第一源/漏圖案，所述第二有源圖案包括設(shè)置在所述第二有源圖案的上部中的第二源/漏圖案；器件隔離層，設(shè)置在所述襯底上，以覆蓋所述第一有源圖案和所述第二有源圖案中的每一個(gè)的下部的側(cè)表面，所述第一有源圖案和所述第二有源圖案中的每一個(gè)的上部在所述器件隔離層上方延伸；柵電極，設(shè)置在所述第一有源圖案上并且在所述第一方向上延伸，所述柵電極和所述第一源/漏圖案在第二方向上彼此相鄰；柵絕緣層，在所述柵電極與所述第一有源圖案之間；柵間隔物，在所述柵電極的至少一個(gè)側(cè)表面上；柵封蓋圖案，在所述柵電極上；層間絕緣層，在所述柵封蓋圖案上；有源接觸部，所述有源接觸部延伸通過所述層間絕緣層，耦接到所述第一源/漏圖案和所述第二源/漏圖案，并且在所述第一方向上延伸以將所述第一源/漏圖案和所述第二源/漏圖案彼此連接；硅化物圖案，在所述第一源/漏圖案和所述第二源/漏圖案中的每一個(gè)與所述有源接觸部之間；柵接觸部，延伸通過所述柵封蓋圖案并且耦接到所述柵電極；以及順序地堆疊在所述層間絕緣層上的第一互連層、第二互連層和第三互連層。所述柵接觸部可以包括：耦接到所述柵電極的主體部；以及突出部，所述突出部沿所述第二方向從所述主體部突出。所述突出部可以延伸到所述有源接觸部中并且可以被掩埋在所述有源接觸部中。
10.根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例，一種半導(dǎo)體存儲(chǔ)器件的制造方法可以包括：在襯底上形成有源圖案；在所述有源圖案上形成沿第一方向延伸的柵電極；在所述有源圖案的上部中形成源/漏圖案，所述柵電極和所述源/漏圖案在與所述第一方向相交的第二方向上彼此相鄰；形成耦接到所述源/漏圖案的有源接觸部；形成耦接到所述有源接觸部和所述柵電極的柵接觸部，所述柵接觸部的至少一部分與所述有源接觸部豎直地重疊；以及執(zhí)行平坦化工藝以顯露所述有源接觸部的頂表面。所述有源接觸部和所述柵接觸部可以彼此連接作為共享接觸部。
附圖說明
11.圖1是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的sram單元的等效電路圖。
12.圖2是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的互連層的透視圖。
13.圖3是示出圖2的存儲(chǔ)器單元的平面圖。
14.圖4是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的平面圖。
15.圖5a至圖5e是分別沿圖4的線a-a’、b-b’、c-c’、d-d’和e-e’截取的截面圖。
16.圖6a是圖5b的部分“m”的放大截面圖。
17.圖6b是示意性地示出圖6a的第一共享接觸部的透視圖。
18.圖7是示出對(duì)比器件的一部分的放大截面圖，該部分與圖5b的部分“m”相對(duì)應(yīng)。
19.圖8a至圖12d是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的制造方法
的操作的截面圖。
20.圖13是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件并且與圖5b的部分“m”相對(duì)應(yīng)的放大截面圖。
21.圖14a、圖14b和圖14c是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件并且分別沿圖4的線a-a’、b-b’和d-d’截取的截面圖。
具體實(shí)施方式
22.圖1是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的靜態(tài)隨機(jī)存取存儲(chǔ)器(sram)單元的等效電路圖。
23.參考圖1，sram單元可以包括第一上拉晶體管tu1、第一下拉晶體管td1、第二上拉晶體管tu2、第二下拉晶體管td2、第一傳輸門晶體管ta1和第二傳輸門晶體管ta2。第一上拉晶體管tu1和第二上拉晶體管tu2可以是pmos晶體管。第一下拉晶體管td1和第二下拉晶體管td2以及第一傳輸門晶體管ta1和第二傳輸門晶體管ta2可以是nmos晶體管。
24.第一上拉晶體管tu1的第一源/漏極和第一下拉晶體管td1的第一源/漏極可以都連接到第一節(jié)點(diǎn)n1。第一上拉晶體管tu1的第二源/漏極可以連接到電源線vdd，并且第一下拉晶體管td1的第二源/漏極可以連接到地線vss。第一上拉晶體管tu1的柵極和第一下拉晶體管td1的柵極可以彼此電連接。第一上拉晶體管tu1和第一下拉晶體管td1可以構(gòu)成第一反相器。第一上拉晶體管tu1和第一下拉晶體管td1的連接的柵極可以與第一反相器的輸入端相對(duì)應(yīng)，并且第一節(jié)點(diǎn)n1可以與第一反相器的輸出端相對(duì)應(yīng)。
25.第二上拉晶體管tu2的第一源/漏極和第二下拉晶體管td2的第一源/漏極可以都連接到第二節(jié)點(diǎn)n2。第二上拉晶體管tu2的第二源/漏極可以連接到電源線vdd，并且第二下拉晶體管td2的第二源/漏極可以連接到地線vss。第二上拉晶體管tu2的柵極和第二下拉晶體管td2的柵極可以彼此電連接。因此，第二上拉晶體管tu2和第二下拉晶體管td2可以構(gòu)成第二反相器。第二上拉晶體管tu2和第二下拉晶體管td2的連接的柵極可以與第二反相器的輸入端相對(duì)應(yīng)，并且第二節(jié)點(diǎn)n2可以與第二反相器的輸出端相對(duì)應(yīng)。
26.第一反相器和第二反相器可以組合以形成鎖存結(jié)構(gòu)。例如，第一上拉晶體管tu1和第一下拉晶體管td1兩者的柵極可以電連接到第二節(jié)點(diǎn)n2，并且第二上拉晶體管tu2和第二下拉晶體管td2兩者的柵極可以電連接到第一節(jié)點(diǎn)n1。第一傳輸門晶體管ta1的第一源/漏極可以連接到第一節(jié)點(diǎn)n1，并且第一傳輸門晶體管ta1的第二源/漏極可以連接到第一位線bl1。第二傳輸門晶體管ta2的第一源/漏極可以連接到第二節(jié)點(diǎn)n2，并且第二傳輸門晶體管ta2的第二源/漏極可以連接到第二位線bl2。第一傳輸門晶體管ta1和第二傳輸門晶體管ta2的柵極可以電耦接到字線wl。因此，可以實(shí)現(xiàn)根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的sram單元。
27.圖2是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的互連層的透視圖。圖3是示出圖2的存儲(chǔ)器單元的平面圖。
28.參考圖2和圖3，存儲(chǔ)器單元ce可以設(shè)置在襯底100上。參考圖3，存儲(chǔ)器單元ce可以包括布置在2x2陣列中的第一比特單元ce1至第四比特單元ce4。第一比特單元ce1至第四比特單元ce4中的每一個(gè)可以是sram單元，例如先前參考圖1描述的sram單元。將參考圖4以及圖5a至圖5e更詳細(xì)地描述作為第一比特單元ce1至第四比特單元ce4的代表性示例的第一
比特單元ce1的結(jié)構(gòu)。第二比特單元至第四比特單元ce2、ce3和ce4中的每一個(gè)可以被設(shè)置為具有與第一比特單元ce1類似和/或?qū)ΨQ的結(jié)構(gòu)。
29.第一互連層m1、第二互連層m2和第三互連層m3可以被設(shè)置在存儲(chǔ)器單元ce上。第一互連層至第三互連層m1、m2和m3可以順序地堆疊。第一互連層至第三互連層m1、m2和m3可以在第三方向d3上堆疊。第一互連層至第三互連層m1、m2和m3可以由導(dǎo)電金屬氮化物(例如氮化鈦或氮化鉭)或金屬材料(例如鈦、鉭、鎢、銅或鋁)中的至少一種形成或包括其中的至少一種。
30.第一互連層m1可以包括可以在第二方向d2上延伸的第一位線bl1、第二位線bl2和電源線vdd。電源線vdd可以插入在第一位線bl1與第二位線bl2之間。當(dāng)在平面圖中觀察時(shí)，第一位線bl1、第二位線bl2和電源線vdd可以具有線形圖案。當(dāng)在第一方向d1上測(cè)量時(shí)，電源線vdd的寬度可以大于第一位線bl1和第二位線bl2中的每一個(gè)的寬度。第一方向d1、第二方向d2和第三方向d3可以彼此垂直。
31.第一互連層m1還可以包括至少一個(gè)第一下著落焊盤llp1和至少一個(gè)第二下著落焊盤llp2，它們可以被設(shè)置在第一位線bl1和第二位線bl2附近。在一些實(shí)施例中，第一互連層m1可以包括多個(gè)第一下著落焊盤llp1和多個(gè)第二下著落焊盤llp2。第一下著落焊盤llp1和第二下著落焊盤llp2都可以在第二方向d2上彼此間隔開。當(dāng)在平面圖中觀察時(shí)，第一下著落焊盤llp1和第二下著落焊盤llp2中的每一個(gè)可以是島狀圖案。
32.第一互連層m1還可以包括第一過孔(圖2和圖3中未示出)，它們被分別設(shè)置在第一位線bl1、第二位線bl2、電源線vdd、第一下著落焊盤llp1和第二下著落焊盤llp2下方。存儲(chǔ)器單元ce和第一互連層m1可以通過第一過孔彼此電連接。
33.第二互連層m2可以包括地線vss和至少一個(gè)上著落焊盤ulp。地線vss可以是網(wǎng)狀導(dǎo)電結(jié)構(gòu)。地線vss可以具有至少一個(gè)第一開口op1。具體地，地線vss可以包括沿第二方向d2延伸的至少一個(gè)第一部分p1和沿第一方向d1延伸的至少一個(gè)第二部分p2。第一部分p1在第一方向d1上的寬度可以大于第二部分p2在第二方向d2上的寬度。第一開口op1可以由相鄰的一對(duì)第一部分p1和相鄰的一對(duì)第二部分p2限定。
34.相鄰的一對(duì)上著落焊盤ulp可以在第一開口op1內(nèi)。第一開口op1中的相鄰的一對(duì)上著落焊盤ulp可以在第二方向d2上彼此間隔開。當(dāng)在平面圖中觀察時(shí)，上著落焊盤ulp可以是島狀圖案。
35.地線vss的第二部分p2可以在第三方向d3上與第一下著落焊盤llp1重疊，例如，當(dāng)在平面圖中觀察時(shí)。當(dāng)在平面圖中觀察時(shí)，上著落焊盤ulp可以與第二下著落焊盤llp2重疊。
36.第二互連層m2還可以包括第二過孔vi2，它們被分別設(shè)置在地線vss和上著落焊盤ulp下方。地線vss可以通過第二過孔vi2電連接到第一互連層m1的第一下著落焊盤llp1。多個(gè)第二過孔vi2可以被設(shè)置在地線vss下方，并且多個(gè)第一下著落焊盤llp1可以被共同連接到單個(gè)地線vss。上著落焊盤ulp可以通過相應(yīng)的第二過孔vi2電連接到第一互連層m1的第二下著落焊盤llp2。
37.在一些實(shí)施例中，第二互連層m2可以僅包括地線vss、上著落焊盤ulp和第二過孔vi2。換言之，除了地線vss以外，第二互連層m2可以不包括任何其他線(例如位線、電源線和字線)。
38.第三互連層m3可以包括可以在第一方向d1上延伸的字線wl。字線wl可以在第二方向d2上彼此間隔開。當(dāng)在平面圖中觀察時(shí)，字線wl可以是線形圖案。
39.第三互連層m3還可以包括設(shè)置在字線wl下方的至少一個(gè)第三過孔vi3。每個(gè)字線wl可以通過至少一個(gè)第三過孔vi3電連接到第二互連層m2的至少一個(gè)上著落焊盤ulp。換言之，每個(gè)字線wl可以通過第三過孔vi3、上著落焊盤ulp和第二過孔vi2電連接到第一互連層m1的至少一個(gè)第二下著落焊盤llp2。
40.在一些實(shí)施例中，第三互連層m3可以僅包括字線wl和第三過孔vi3。換言之，除了字線wl以外，第三互連層m3可以不包括任何其他線(例如位線、電源線和地線)。
41.圖4是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的平面圖。圖4是示出根據(jù)圖1的電路圖的sram單元(特別地，圖3的第一比特單元和第二比特單元)的平面圖。圖5a至圖5e是分別沿圖4的線a-a’、b-b’、c-c’、d-d’和e-e’截取的截面圖。圖6a是圖5b的部分“m”的放大截面圖。圖6b是示意性地示出圖6a的第一共享接觸部的透視圖。
42.參考圖1、圖3、圖4以及圖5a至圖5e，襯底100上的第一比特單元ce1和第二比特單元ce2中的每一個(gè)可以包括圖1的sram單元，例如參考圖1討論的sram單元。第二比特單元ce2可以被設(shè)置為在第二方向d2上鄰近第一比特單元ce1?？梢栽诘谝槐忍貑卧猚e1和第二比特單元ce2上設(shè)置第一有源圖案ap1和第二有源圖案ap2、柵電極ge、有源接觸部ac和柵接觸部gc。在下文中，將在下面更詳細(xì)地描述作為比特單元的代表性示例的第一比特單元ce1。
43.器件隔離層st可以設(shè)置在襯底100上。器件隔離層st可以限定第一有源圖案ap1和第二有源圖案ap2。襯底100可以是半導(dǎo)體襯底，其由硅、鍺、硅鍺或化合物半導(dǎo)體材料形成或包括硅、鍺、硅鍺或化合物半導(dǎo)體材料。器件隔離層st可以由至少一種絕緣材料(例如氧化硅)形成或包括至少一種絕緣材料(例如氧化硅)。
44.第一有源圖案ap1和第二有源圖案ap2可以是襯底100的部分。溝槽tr可以被限定在第一有源圖案ap1和第二有源圖案ap2中相鄰的第一有源圖案ap1和第二有源圖案ap2之間。器件隔離層st可以在溝槽tr內(nèi)。第一有源圖案ap1和第二有源圖案ap2的上部可以豎直延伸并且具有在器件隔離層st上方突出的形狀。第一有源圖案ap1和第二有源圖案ap2的上部中的每一個(gè)可以是在器件隔離層st上方豎直地突出的鰭形結(jié)構(gòu)。例如，第一有源圖案ap1和第二有源圖案ap2中的每一個(gè)可以是有源鰭。
45.在一些實(shí)施例中，第一比特單元ce1可以包括一對(duì)第一有源圖案ap1和兩對(duì)第二有源圖案ap2。兩對(duì)第二有源圖案ap2中的一對(duì)可以構(gòu)成第一傳輸門晶體管ta1的主體和第一下拉晶體管td1的主體。兩對(duì)第二有源圖案ap2中的另一對(duì)可以構(gòu)成第二傳輸門晶體管ta2的主體和第二下拉晶體管td2的主體。一對(duì)第一有源圖案ap1中的一個(gè)可以構(gòu)成第一上拉晶體管tu1的主體。一對(duì)第一有源圖案ap1中的另一個(gè)可以構(gòu)成第二上拉晶體管tu2的主體。相鄰的一對(duì)第一有源圖案ap1的兩個(gè)有源圖案ap1之間的距離可以大于相鄰的一對(duì)第二有源圖案ap2的兩個(gè)有源圖案ap2之間的距離。
46.在一些實(shí)施例中，可以設(shè)置兩個(gè)第二有源圖案ap2而不是兩對(duì)(或四個(gè))第二有源圖案ap2。換言之，在一些實(shí)施例中，彼此相鄰的一對(duì)第二有源圖案ap2可以合并以形成單個(gè)第二有源圖案ap2。
47.第一溝道圖案ch1和第一源/漏圖案sd1可以設(shè)置在第一有源圖案ap1的上部中。第
二溝道圖案ch2和第二源/漏圖案sd2可以設(shè)置在第二有源圖案ap2的上部中。第一源/漏圖案sd1可以是p型雜質(zhì)區(qū)域。第二源/漏圖案sd2可以是n型雜質(zhì)區(qū)域。每個(gè)第一溝道圖案ch1可以插入在一對(duì)第一源/漏圖案sd1之間，并且每個(gè)第二溝道圖案ch2可以插入在一對(duì)第二源/漏圖案sd2之間。
48.第一源/漏圖案sd1和第二源/漏圖案sd2可以是由選擇性外延生長工藝形成的外延圖案。第一源/漏圖案sd1和第二源/漏圖案sd2可以具有位于比第一溝道圖案ch1和第二溝道圖案ch2的頂表面高的高度處的頂表面。第一源/漏圖案sd1和第二源/漏圖案sd2可以由與襯底100的半導(dǎo)體材料相同或不同的半導(dǎo)體材料形成或包括這種半導(dǎo)體材料。在一些實(shí)施例中，第一源/漏圖案sd1可以由品格常數(shù)大于襯底100的晶格常數(shù)的半導(dǎo)體材料形成或包括這種半導(dǎo)體材料。因此，第一源/漏圖案sd1可以在第一溝道圖案ch1上施加壓應(yīng)力。在一些實(shí)施例中，第二源/漏圖案sd2可以由與襯底100相同的半導(dǎo)體材料形成或包括這種半導(dǎo)體材料。
49.相鄰的一對(duì)第二有源圖案ap2上的第二源/漏圖案sd2可以合并以形成單個(gè)第二源/漏電極。這可能是因?yàn)樵搶?duì)第二有源圖案ap2之間的距離相對(duì)較小(如圖5c中最佳地示出的)。
50.柵電極ge可以包括第一比特單元ce1上的第一柵電極ge1至第四柵電極ge4。第一柵電極ge1至第四柵電極ge4可以在第一方向d1上延伸并且可以與第一有源圖案ap1和第二有源圖案ap2交叉。當(dāng)在平面圖中觀察時(shí)，第一柵電極ge1至第四柵電極ge4可以與第一溝道圖案ch1和第二溝道圖案ch2重疊。第一柵電極ge1可以與第四柵電極ge4對(duì)稱，并且第二柵電極ge2可以與第三柵電極ge3對(duì)稱。
51.第二柵電極ge2和第四柵電極ge4可以平行于第一方向d1對(duì)準(zhǔn)并且彼此平行。如圖5d中最佳地示出的，絕緣圖案sp可以插入在第二柵電極ge2與第四柵電極ge4之間以將它們彼此分開。第一柵電極ge1和第三柵電極ge3可以平行于第一方向d1對(duì)準(zhǔn)并且彼此平行。類似地，絕緣圖案sp可以插入在第一柵電極ge1與第三柵電極ge3之間以將它們彼此分開。
52.如圖5a和圖5b中最佳地示出的，一對(duì)柵間隔物gs可以在柵電極ge的相對(duì)的側(cè)表面上。該對(duì)柵間隔物gs可以在第一方向d1上沿著柵電極ge延伸。該對(duì)柵間隔物gs可以具有比柵電極ge的頂表面高的頂表面。該對(duì)柵間隔物gs的頂表面可以覆蓋有柵封蓋圖案gp，將在下面對(duì)其進(jìn)行描述。
53.柵間隔物gs可以由sio、sicn、sicon或sin中的至少一種形成或包括其中的至少一種。備選地，柵間隔物gs可以是包括sio、sicn、sicon或sin中的至少兩種的多層結(jié)構(gòu)。
54.柵絕緣層gi可以插入在柵電極ge與第一有源圖案ap1和第二有源圖案ap2之間。柵絕緣層gi可以沿著柵電極ge的底表面延伸。在一些實(shí)施例中，柵絕緣層gi可以插入在柵電極ge與柵間隔物gs之間。
55.在一些實(shí)施例中，柵絕緣層gi可以包括高k介電層、或氧化硅層和高k介電層的組合。高k介電層可以由介電常數(shù)比氧化硅的介電常數(shù)高的至少一種高k介電材料形成或包括這樣的至少一種高k介電材料。例如，該至少一種高k介電材料可以包括以下項(xiàng)中的至少一種：氧化鉿、鉿硅氧化物、鉿鋯氧化物、鉿鉭氧化物、氧化鑭、氧化鋯、鋯硅氧化物、氧化鉭、氧化鈦、鋇鍶鈦氧化物、鋇鈦氧化物、鍶鈦氧化物、氧化鋰、氧化鋁、鉛鈧鉭氧化物和/或鈮酸鋅鉛。
56.在一些實(shí)施例中，半導(dǎo)體器件可以包括使用負(fù)電容器的負(fù)電容(nc)fet。例如，柵絕緣層gi可以包括表現(xiàn)鐵電性質(zhì)的鐵電層和表現(xiàn)順電性質(zhì)的順電層。
57.鐵電層可以具有負(fù)電容，而順電層可以具有正電容。當(dāng)兩個(gè)或更多個(gè)電容器串聯(lián)連接并且每個(gè)電容器都具有正電容時(shí)，總電容可以減小到小于每個(gè)電容器的電容的值。相反，當(dāng)一組串聯(lián)連接的電容器中的至少一個(gè)電容器具有負(fù)電容時(shí)，串聯(lián)連接的電容器的總電容可以具有正值并且可以大于每個(gè)電容的絕對(duì)值。
58.當(dāng)具有負(fù)電容的鐵電層和具有正電容的順電層串聯(lián)連接時(shí)，串聯(lián)連接的鐵電層和順電層的總電容可以增大。由于總電容的這種增大，包括鐵電層的晶體管可以具有在室溫下可小于60mv/十倍程(decade)的亞閾值擺幅(ss)。
59.鐵電層可以具有鐵電性質(zhì)。作為示例，鐵電層可以由氧化鉿、鉿鋯氧化物、鋇鍶鈦氧化物、鋇鈦氧化物和/或鉛鋯鈦氧化物中的至少一種形成或包括其中的至少一種。在一些實(shí)施例中，鉿鋯氧化物可以是摻雜有鋯(zr)的氧化鉿。備選地，鉿鋯氧化物可以是由鉿(hf)、鋯(zr)和/或氧(o)組成的化合物。
60.鐵電層還可以包括摻雜劑。例如，摻雜劑可以包括鋁(al)、鈦(ti)、鈮(nb)、鑭(la)、釔(y)、鎂(mg)、硅(si)、鈣(ca)、鈰(ce)、鏑(dy)、鉺(er)、釓(gd)、鍺(ge)、鈧(sc)、鍶(sr)和/或錫(sn)中的至少一種。鐵電層中的摻雜劑的種類可以根據(jù)鐵電層中包括的鐵電材料而變化。
61.當(dāng)鐵電層包括氧化鉿時(shí)，鐵電層中的摻雜劑可以包括例如釓(gd)、硅(si)、鋯(zr)、鋁(al)和/或釔(y)中的至少一種。
62.當(dāng)摻雜劑是鋁(a1)時(shí)，鐵電層中的鋁的含量的范圍可以從3at％到8at％(原子百分比)。此處，作為摻雜劑的鋁的含量可以是鋁原子的數(shù)量與鉿原子和鋁原子的數(shù)量的比。
63.當(dāng)摻雜劑是硅(si)時(shí)，鐵電層中硅的含量的范圍可以從2at％到10at％。當(dāng)摻雜劑是釔(y)時(shí)，鐵電層中釔的含量的范圍可以從2at％到10at％。在摻雜劑是釓(gd)的情況下，鐵電層中釓的含量的范圍可以從1at％到7at％。當(dāng)摻雜劑是鋯(zr)時(shí)，鐵電層中鋯的含量的范圍可以從50at％到80at％。
64.順電層可以具有順電性質(zhì)。順電層可以由例如氧化硅和/或高k金屬氧化物中的至少一種形成或包括其中的至少一種。可以用作順電層的金屬氧化物可以包括例如氧化鉿、氧化鋯和/或氧化鋁中的至少一種，但是本發(fā)明構(gòu)思不限于這些示例。
65.鐵電層和順電層可以由相同的材料形成或包括相同的材料。鐵電層可以具有鐵電性質(zhì)，但是順電層可以不具有鐵電性質(zhì)。例如，當(dāng)鐵電層和順電層包含氧化鉿時(shí)，鐵電層中的氧化鉿的晶體結(jié)構(gòu)可以與順電層中的氧化鉿的晶體結(jié)構(gòu)不同。
66.鐵電層可以僅在其厚度處于特定范圍中時(shí)才表現(xiàn)鐵電性質(zhì)。在一些實(shí)施例中，鐵電層可以具有范圍從0.5nm至10nm的厚度，但是本發(fā)明構(gòu)思不限于這個(gè)示例。因?yàn)榕c出現(xiàn)鐵電性質(zhì)相關(guān)聯(lián)的臨界厚度可以根據(jù)鐵電材料的種類而變化，所以鐵電層的厚度可以根據(jù)鐵電材料的種類而改變。
67.在一些實(shí)施例中，柵絕緣層gi可以包括單個(gè)鐵電層。在一些實(shí)施例中，柵絕緣層gi可以包括彼此間隔開的多個(gè)鐵電層。柵絕緣層gi可以具有多個(gè)鐵電層和多個(gè)順電層交替地堆疊的多層結(jié)構(gòu)。
68.柵電極ge可以包括第一金屬圖案和第一金屬圖案上的第二金屬圖案。第一金屬圖
案可以設(shè)置在柵絕緣層gi上并且鄰近第一溝道圖案ch1和第二溝道圖案ch2。第一金屬圖案可以包括功函數(shù)金屬，其可以用于調(diào)整晶體管的閾值電壓。通過調(diào)整第一金屬圖案的厚度和組成，可以實(shí)現(xiàn)具有期望的閾值電壓的晶體管。
69.第一金屬圖案可以包括金屬氮化物層。例如，第一金屬圖案可以包括可選自由鈦(ti)、鉭(ta)、鋁(al)、鎢(w)、鉬(mo)和氮(n)組成的組的至少一種金屬材料。第一金屬圖案還可以包括碳(c)。第一金屬圖案可以包括可彼此上下堆疊的多個(gè)功函數(shù)金屬層。
70.第二金屬圖案可以包括電阻低于第一金屬圖案的金屬材料。例如，第二金屬圖案可以包括可選自由鎢(w)、鋁(al)、鈦(ti)和鉭(ta)組成的組的至少一種金屬材料。
71.如圖5d所示，第二柵電極ge2可以設(shè)置在第一溝道圖案ch1的第一頂表面ts1和第一溝道圖案ch1的至少一個(gè)第一側(cè)表面sw1上。第四柵電極ge4可以設(shè)置在第二溝道圖案ch2的第二頂表面ts2和第二溝道圖案ch2的至少一個(gè)第二側(cè)表面sw2上。換言之，根據(jù)本實(shí)施例的晶體管可以是三維場(chǎng)效應(yīng)晶體管(例如，finfet)，其中柵電極被設(shè)置為三維地圍繞溝道圖案。
72.柵封蓋圖案gp可以被設(shè)置在柵電極ge上，使每個(gè)柵封蓋圖案gp被設(shè)置在相應(yīng)的柵電極ge上。柵封蓋圖案gp可以在第一方向d1上沿著柵電極ge延伸。柵封蓋圖案gp可以由所選擇的對(duì)于第一層間絕緣層至第四層間絕緣層110、120、130和140具有蝕刻選擇性的至少一種材料形成或包括這樣的至少一種材料，將在下面對(duì)其進(jìn)行描述。例如，柵封蓋圖案gp可以由sion、sicn、sicon或sin中的至少一種形成或包括其中的至少一種。
73.第一層間絕緣層110可以設(shè)置在襯底100上。第一層間絕緣層110可以覆蓋柵間隔物gs以及第一源/漏圖案sd1和第二源/漏圖案sd2。
74.第一層間絕緣層110可以包括下絕緣層lil和上絕緣層uil。上絕緣層uil可以覆蓋柵封蓋圖案gp和有源接觸部ac的凹陷部rsp，將在下面對(duì)其進(jìn)行描述。上絕緣層uil可以由與下絕緣層lil相同或不同的絕緣材料形成或包括這種絕緣材料。例如，下絕緣層lil可以由sio形成或包括sio，并且上絕緣層uil可以由sio、sioc或sic形成或包括sio、sioc或sic。
75.有源接觸部ac可以設(shè)置為穿透第一層間絕緣層110或延伸通過第一層間絕緣層110，并且可以耦接到第一源/漏圖案sd1和第二源/漏圖案sd2。有源接觸部ac可以具有與第一層間絕緣層110的頂表面共面的頂表面。在一些實(shí)施例中，有源接觸部ac可以包括第一比特單元ce1上的第一有源接觸部ac1至第八有源接觸部ac8。
76.有源接觸部ac可以是自對(duì)準(zhǔn)接觸部。換言之，有源接觸部可以使用柵封蓋圖案gp和柵間隔物gs通過自對(duì)準(zhǔn)方法形成。例如，有源接觸部ac可以覆蓋柵封蓋圖案gp的側(cè)表面的至少一部分。
77.如圖5c和圖5e所示，有源接觸部ac可以包括連接部cnp和凹陷部rsp。有源接觸部ac的連接部cnp的頂表面可以高于凹陷部rsp的頂表面。有源接觸部ac的連接部cnp的頂表面可以與第一層間絕緣層110的頂表面共面。上絕緣層uil可以設(shè)置在有源接觸部ac的凹陷部rsp的頂表面上。
78.第一過孔vi1可以在連接部cnp上。換言之，連接部cnp可以在豎直方向(即，第三方向d3)上延伸并且可以與第一過孔vi1接觸。有源接觸部ac可以通過連接部cnp和第一過孔v11電連接到第一互連層m1。
79.第二有源接觸部ac2的連接部cnp可以與第一柵接觸部gc1接觸(如圖5b所示)。第
二有源接觸部ac2可以通過連接部cnp電連接到第一柵接觸部gc1。第五有源接觸部ac5的連接部cnp可以與第二柵接觸部gc2接觸(如圖5b所示)。第五有源接觸部ac5可以通過連接部cnp電連接到第二柵接觸部gc2。
80.硅化物圖案sc可以插入在有源接觸部ac與連接到其的源/漏圖案sd1或sd2之間。換言之，有源接觸部ac可以經(jīng)由硅化物圖案sc電連接到源/漏圖案sd1或sd2。硅化物圖案sc可以由金屬硅化物材料(例如硅化鈦、硅化鉭、硅化鎢、硅化鎳或硅化鈷)中的至少一種形成或包括其中的至少一種。
81.柵接觸部gc可以設(shè)置在柵電極ge上并且電連接到柵電極ge。柵接觸部gc可以穿透或延伸通過第一層間絕緣層110、柵間隔物gs和柵封蓋圖案gp，并且柵接觸部gc可以耦接到柵電極ge。
82.柵接觸部gc的頂表面和有源接觸部ac的連接部cnp的頂表面可以與第一層間絕緣層110的頂表面共面。柵接觸部gc的底表面可以高于有源接觸部ac的底表面。柵接觸部gc的底表面可以高于有源接觸部ac的凹陷部rsp的頂表面并且可以低于連接部cnp的頂表面。
83.有源接觸部ac和柵接觸部gc中的每一個(gè)可以包括導(dǎo)電圖案fm和包圍導(dǎo)電圖案fm的屏障圖案bm。例如，導(dǎo)電圖案fm可以由鋁、銅、鎢、鉬或鈷中的至少一種金屬形成或包括其中的至少一種金屬。屏障圖案bm可以覆蓋導(dǎo)電圖案fm的側(cè)表面和底表面。屏障圖案bm可以包括金屬氮化物層或者可以具有包括金屬層和金屬氮化物層的結(jié)構(gòu)。金屬層可以由鈦、鉭、鎢、鎳、鈷或鉑中的至少一種形成或包括其中的至少一種。金屬氮化物層可以由氮化鈦(tin)、氮化鉭(tan)、氮化鎢(wn)、氮化鎳(nin)、氮化鈷(con)或氮化鉑(ptn)中的至少一種形成或包括其中的至少一種。
84.柵接觸部gc可以包括第一比特單元ce1上的第一柵接觸部gc1和第二柵接觸部gc2。第一柵接觸部gc1可以耦接到第三柵電極ge3，并且第二柵接觸部gc2可以耦接到第二柵電極ge2。
85.如圖4和圖5b所示，在第一比特單元ce1上彼此接觸的第一柵接觸部gc1和第二有源接觸部ac2可以構(gòu)成第一共享接觸部shc1。第三柵電極ge3可以通過第一共享接觸部shc1(例如通過第一柵接觸部gc1和第二有源接觸部ac2)電連接到與其相鄰的第一源/漏圖案sd1。彼此接觸的第二柵接觸部gc2和第五有源接觸部ac5可以構(gòu)成第二共享接觸部shc2。
86.第二層間絕緣層120、第三層間絕緣層130和第四層間絕緣層140可以順序堆疊在第一層間絕緣層110上。在一些實(shí)施例中，第二層間絕緣層至第四層間絕緣層120、130和140可以由氧化硅形成或包括氧化硅。
87.第一互連層m1可以設(shè)置在第二層間絕緣層120中。第一互連層m1可以包括第一位線bl1、第二位線bl2、電源線vdd、第一下著落焊盤llp1、第二下著落焊盤llp2和第一過孔vi1，如先前參考圖2所述。
88.第二互連層m2可以設(shè)置在第三層間絕緣層130中。第二互連層m2可以包括地線vss、上著落焊盤ulp和第二過孔vi2，如先前參考圖2所述。
89.第三互連層m3可以設(shè)置在第四層間絕緣層140中。第三互連層m3可以包括字線wl和第三過孔vi3，如先前參考圖2所述。
90.在第一比特單元ce1中，具有第一柵電極ge1至第四柵電極ge4的第一有源圖案ap1和第二有源圖案ap2可以構(gòu)成存儲(chǔ)晶體管。第一比特單元ce1的存儲(chǔ)晶體管可以包括先前參
考圖1描述的第一上拉晶體管tu1、第一下拉晶體管td1、第二上拉晶體管tu2、第二下拉晶體管td2、第一傳輸門晶體管ta1和第二傳輸門晶體管ta2。
91.第一柵電極ge1可以用作第一傳輸門晶體管ta1的柵極。第一柵電極ge1可以電連接到字線wl。第二柵電極ge2可以用作第一下拉晶體管td1和第一上拉晶體管tu1的公共柵極。第三柵電極ge3可以用作第二下拉晶體管td2和第二上拉晶體管tu2的公共柵極。第四柵電極ge4可以用作第二傳輸門晶體管ta2的柵極。第四柵電極ge4可以電連接到字線wl。
92.第一有源接觸部ac1可以電連接到第一下拉晶體管td1的第二源/漏極。第一有源接觸部ac1可以電連接到地線vss。
93.第二有源接觸部ac2可以電連接到第一下拉晶體管td1和第一傳輸門晶體管ta1的公共源/漏極(例如第一源/漏極)。第二有源接觸部ac2可以在第一方向d1上延伸并且可以電連接到第一上拉晶體管tu1的第一源/漏極。
94.第一柵接觸部gc1和第二有源接觸部ac2可以構(gòu)成第一共享接觸部shc1。第二有源接觸部ac2和第三柵電極ge3可以通過第一共享接觸部shc1彼此電連接。換言之，第一上拉晶體管tu1和第一下拉晶體管td1的公共源/漏極可以通過第一共享接觸部shc1電連接到第二上拉晶體管tu2和第二下拉晶體管td2的公共柵極。第一共享接觸部shc1可以與圖1的第一節(jié)點(diǎn)n1相對(duì)應(yīng)。
95.第三有源接觸部ac3可以電連接到第一傳輸門晶體管ta1的第二源/漏極。第三有源接觸部ac3可以通過第一過孔vi1電連接到第一位線bl1(如圖5a所示)。
96.第四有源接觸部ac4可以電連接到第一上拉晶體管tu1的第二源/漏極。第四有源接觸部ac4可以通過第一過孔vi1電連接到電源線vdd(如圖5b所示)。
97.第五有源接觸部ac5可以電連接到第二上拉晶體管tu2的第一源/漏極。第五有源接觸部ac5可以在第一方向d1上延伸并且可以電連接到第二下拉晶體管td2和第二傳輸門晶體管ta2的公共源/漏極(例如第一源/漏極)。
98.第二柵接觸部gc2和第五有源接觸部ac5可以構(gòu)成第二共享接觸部shc2。第五有源接觸部ac5和第二柵電極ge2可以通過第二共享接觸部shc2彼此電連接。換言之，第二上拉晶體管tu2和第二下拉晶體管td2的公共源/漏極可以通過第二共享接觸部shc2電連接到第一上拉晶體管tu1和第一下拉晶體管td1的公共柵極。第二共享接觸部shc2可以與圖1的第二節(jié)點(diǎn)n2相對(duì)應(yīng)。
99.第六有源接觸部ac6可以電連接到第二上拉晶體管tu2的第二源/漏極。第六有源接觸部ac6可以通過第一過孔vi1電連接到電源線vdd(如圖5c所示)。
100.第七有源接觸部ac7可以電連接到第二傳輸門晶體管ta2的第二源/漏極。第七有源接觸部ac7可以通過第一過孔vi1電連接到第二位線bl2。
101.第八有源接觸部ac8可以電連接到第二下拉晶體管td2的第二源/漏極。第八有源接觸部ac8可以電連接到地線vss。
102.參考圖6a和圖6b，第一共享接觸部shc1中的第一柵接觸部gc1和第二有源接觸部ac2中的每一個(gè)可以包括屏障圖案bm和導(dǎo)電圖案fm。第一柵接觸部gc1的屏障圖案bm可以插入在第一柵接觸部gc1的導(dǎo)電圖案fm與第二有源接觸部ac2的導(dǎo)電圖案fm之間。
103.第一柵接觸部gc1可以包括：主體部bdp，耦接到第三柵電極ge3；以及突出部prp，沿第二方向d2(例如水平地)從主體部bdp突出。突出部prp可以與第二有源接觸部ac2重疊。
主體部bdp可以不與第二有源接觸部ac2重疊，或者換言之，可以從第二有源接觸部ac2偏移。突出部prp可以與第二有源接觸部ac2直接接觸。換言之，第一柵接觸部gc1可以通過突出部prp的屏障圖案bm和導(dǎo)電圖案fm連接到第二有源接觸部ac2。
104.突出部prp可以從主體部bdp朝著第二有源接觸部ac2的中部延伸。突出部prp可以進(jìn)入第二有源接觸部ac2的上部中。突出部prp可以具有被掩埋或插入在第二有源接觸部ac2中的形狀。
105.突出部prp可以位于比主體部bdp的底表面高的高度處。換言之，突出部prp的最下部可以高于第三柵電極ge3的頂表面。在一些實(shí)施例中，突出部prp的頂表面可以與主體部bdp的頂表面共面。在一些實(shí)施例中，突出部prp的頂表面可以低于主體部bdp的頂表面。
106.因?yàn)榈谝粬沤佑|部gc1的突出部prp具有被掩埋或插入在第二有源接觸部ac2中的結(jié)構(gòu)，所以第一柵接觸部gc1與第二有源接觸部ac2之間的接觸面積可以相對(duì)增大。因此，第一柵接觸部gc1與第二有源接觸部ac2之間的接觸電阻可以相對(duì)減小。
107.第一柵接觸部gc1的突出部prp可以與第二有源接觸部ac2重疊。由于突出部prp的這個(gè)結(jié)構(gòu)，可以確保在形成第一柵接觸部gc1時(shí)第一柵接觸部gc1與第二有源接觸部ac2之間的對(duì)準(zhǔn)余量。換言之，由于突出部prp，可以防止第一柵接觸部gc1和第二有源接觸部ac2之間出現(xiàn)未對(duì)準(zhǔn)問題。這使得可以改善半導(dǎo)體存儲(chǔ)器件的可靠性。
108.圖7是示出對(duì)比結(jié)構(gòu)的一部分的放大截面圖，所示部分與圖5b的部分“m”相對(duì)應(yīng)。參考圖7，第一柵接觸部gc1可以不包括圖6a的突出部prp。換言之，第一柵接觸部gc1可以僅由主體部bdp組成。第一柵接觸部gc1的上側(cè)表面可以以二維接觸方式或面對(duì)面接觸方式與第二有源接觸部ac2的上側(cè)表面接觸。在這種情況下，第一柵接觸部gc1與第二有源接觸部ac2之間的接觸面積可能相對(duì)較小。因此，第一柵接觸部gc1與第二有源接觸部ac2之間的接觸電阻可能具有相對(duì)較高的值。
109.根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例，柵接觸部gc和有源接觸部ac可以被設(shè)置為以三維接觸方式而不以二維接觸方式或平面接觸方式彼此接觸，并且柵接觸部gc和有源接觸部ac可以構(gòu)成單個(gè)共享接觸部shc。這使得可以減小共享接觸部shc(例如第一節(jié)點(diǎn)n1)的電阻并改善sram單元的操作特性和電氣特性(例如操作速度)。
110.圖8a至圖12d是示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的制造方法的操作的截面圖。圖8a、圖9a、圖10a、圖11a和圖12a是沿圖4的線a-a’截取的截面圖。圖8b、圖9b、圖10b、圖11b和圖12b是沿圖4的線b-b’截取的截面圖。圖8c、圖9c、圖10c、圖11c和圖12c是沿圖4的線c-c’截取的截面圖。圖8d、圖9d、圖10d、圖11d和圖12d是沿圖4的線d-d’截取的截面圖。
111.參考圖4以及圖8a至圖8d，襯底100可以被圖案化以形成限定第一有源圖案ap1和第二有源圖案ap2的溝槽tr。換言之，溝槽tr可以形成在第一有源圖案ap1與第二有源圖案ap2之間。
112.器件隔離層st可以在襯底100上形成在溝槽tr內(nèi)。器件隔離層st可以由至少一種絕緣材料(例如氧化硅)形成或包括至少一種絕緣材料(例如氧化硅)。器件隔離層st可以凹陷，以顯露第一有源圖案ap1和第二有源圖案ap2的上部。因此，第一有源圖案ap1和第二有源圖案ap2的上部可以在器件隔離層st上方豎直地突出。
113.參考圖4以及圖9a至圖9d，可以形成跨越第一有源圖案ap1和第二有源圖案ap2的
犧牲圖案pp。犧牲圖案pp可以形成為具有在第一方向d1上延伸的線形。更詳細(xì)地，形成犧牲圖案pp可以包括：在襯底100的整個(gè)頂表面上形成犧牲層；在犧牲層上形成硬掩模圖案ma；以及將硬掩模圖案ma用作蝕刻掩模來圖案化犧牲層。犧牲層可以由多晶硅形成或包括多晶硅。
114.一對(duì)柵間隔物gs可以形成在犧牲圖案pp中的每一個(gè)的相對(duì)側(cè)表面上。形成柵間隔物gs可以包括：在襯底100上形成與犧牲圖案pp的側(cè)表面相符的柵間隔物層；以及各向異性地蝕刻?hào)砰g隔物層。柵間隔物層可以由sicn、sicon或sin中的至少一種形成或包括其中的至少一種。備選地，柵間隔物層可以是包括sicn、sicon或sin中的至少兩種的多層結(jié)構(gòu)。
115.第一源/漏圖案sd1可以形成在第一有源圖案ap1的上部中。一對(duì)第一源/漏圖案sd1可以形成在犧牲圖案pp中的每一個(gè)的第一側(cè)和第二側(cè)處。更詳細(xì)地，第一凹陷區(qū)rs1可以通過將硬掩模圖案ma和柵間隔物gs用作蝕刻掩模來蝕刻第一有源圖案ap1的上部而形成。在蝕刻第一有源圖案ap1的上部期間，第一有源圖案ap1之間的器件隔離層st可以凹陷。
116.第一源/漏圖案sd1可以通過將第一有源圖案ap1的第一凹陷區(qū)rs1的內(nèi)表面用作種子層來執(zhí)行選擇性外延生長工藝而形成。作為形成第一源/漏圖案sd1的結(jié)果，可以在每對(duì)第一源/漏圖案sd1之間限定第一溝道圖案ch1。例如，第一源/漏圖案sd1可以由晶格常數(shù)大于襯底100的半導(dǎo)體材料的晶格常數(shù)的半導(dǎo)體材料(例如sige)形成或包括這種半導(dǎo)體材料。每個(gè)第一源/漏圖案sd1可以是包括多個(gè)半導(dǎo)體層的多層結(jié)構(gòu)。
117.在一些實(shí)施例中，在選擇性外延生長工藝期間，第一源/漏圖案sd1可以在原位摻雜雜質(zhì)。在一些實(shí)施例中，可以在形成第一源/漏圖案sdl之后將雜質(zhì)注入到第一源/漏圖案sd1中。第一源/漏圖案sd1可以被摻雜，以具有第一導(dǎo)電類型(例如p型)。
118.第二源/漏圖案sd2可以形成在第二有源圖案ap2的上部中。一對(duì)第二源/漏圖案sd2可以形成在犧牲圖案pp中的每一個(gè)的第一側(cè)和第二側(cè)處。更詳細(xì)地，第二凹陷區(qū)rs2可以通過將硬掩模圖案ma和柵間隔物gs用作蝕刻掩模來蝕刻第二有源圖案ap2的上部而形成。
119.第二源/漏圖案sd2可以通過將第二有源圖案ap2的第二凹陷區(qū)rs2的內(nèi)表面用作種子層來執(zhí)行選擇性外延生長工藝而形成。作為形成第二源/漏圖案sd2的結(jié)果，可以在每對(duì)第二源/漏圖案sd2之間限定第二溝道圖案ch2。在一些實(shí)施例中，第二源/漏圖案sd2可以由與襯底100相同的半導(dǎo)體材料(例如si)形成或包括這種半導(dǎo)體材料。第二源/漏圖案sd2可以被摻雜，以具有第二導(dǎo)電類型(例如n型)。
120.第一源/漏圖案sd1和第二源/漏圖案sd2可以通過不同的工藝依次形成。換言之，第一源/漏圖案sd1和第二源/漏圖案sd2可以不同時(shí)形成。
121.參考圖4以及圖10a至圖10d，可以形成下絕緣層lil，以覆蓋第一源/漏圖案sd1和第二源/漏圖案sd2、硬掩模圖案ma和柵間隔物gs。在一些實(shí)施例中，下絕緣層lil可以包括氧化硅層。
122.下絕緣層lil可以被平坦化，直到顯露出犧牲圖案pp的頂表面為止?？梢允褂没匚g或化學(xué)機(jī)械拋光(cmp)工藝來執(zhí)行第一層間絕緣層110的平坦化。所有的硬掩模圖案ma都可以在平坦化工藝期間被去除。因此，第一層間絕緣層110可以具有與犧牲圖案pp的頂表面和柵間隔物gs的頂表面基本共面的頂表面。
123.可以通過去除顯露的犧牲圖案pp的一部分并使用絕緣材料填充去除后的部分來
形成絕緣圖案sp。由于絕緣圖案sp的存在，將在后續(xù)步驟中形成的柵電極ge可以被分為第一柵電極ge1至第四柵電極ge4。
124.犧牲圖案pp可以被柵電極ge替換。具體地，可以選擇性地去除顯露的犧牲圖案pp。作為去除犧牲圖案pp的結(jié)果，可以形成空的空間。柵絕緣層gi和柵電極ge可以順序地形成在通過去除犧牲圖案pp所形成的空的空間中。
125.柵電極ge和柵間隔物gs可以凹陷，然后柵封蓋圖案gp可以形成在凹陷的柵電極ge和凹陷的柵間隔物gs上。柵封蓋圖案gp可以由相對(duì)于下絕緣層lil具有蝕刻選擇性的材料形成或包括這種材料。
126.有源接觸部ac可以形成為穿透下絕緣層lil，并且可以電連接到第一源/漏圖案sd1和第二源/漏圖案sd2。更詳細(xì)地，可以執(zhí)行第一光刻工藝以在下絕緣層lil中形成第一接觸孔。第一接觸孔可以限定有源接觸部ac。第一接觸孔可以形成為顯露第一源/漏圖案sd1和第二源/漏圖案sd2?？梢詫欧馍w圖案gp用作掩模以自對(duì)準(zhǔn)方式形成第一接觸孔。
127.可以在通過第一接觸孔顯露的第一源/漏圖案sd1和第二源/漏圖案sd2上形成硅化物圖案sc?？梢酝ㄟ^在第一接觸孔中順序地形成屏障圖案bm和導(dǎo)電圖案fm來形成有源接觸部ac。有源接觸部ac可以形成為具有與柵封蓋圖案gp的頂表面和下絕緣層lil的頂表面共面的頂表面。
128.參考圖4以及圖11a至圖11d，可以在有源接觸部ac的區(qū)域上形成掩模圖案map。掩模圖案map可以限定有源接觸部ac中將被用作連接部cnp的區(qū)域。
129.可以通過蝕刻未覆蓋有掩模圖案map的區(qū)域來形成凹陷孔rsh。可以將掩模圖案map用作蝕刻掩模來形成凹陷孔rsh。在用于形成凹陷孔rsh的蝕刻工藝期間，柵封蓋圖案gp的上部可以凹陷。在該蝕刻工藝期間，有源接觸部ac中未覆蓋有掩模圖案map的其余部分可以凹陷以形成凹陷部rsp。有源接觸部ac的凹陷部rsp可以具有低于柵電極ge的頂表面的頂表面。在一些實(shí)施例中，下絕緣層lil的上部也可以在該蝕刻工藝期間凹陷。
130.參考圖4以及圖12a至圖12d，上絕緣層uil可以形成為填充凹陷孔rsh。上絕緣層uil可以由與下絕緣層lil相同或不同的絕緣材料形成或包括這種絕緣材料。上絕緣層uil可以覆蓋有源接觸部ac的凹陷部rsp的頂表面。上絕緣層uil和下絕緣層lil可以構(gòu)成第一層間絕緣層110。
131.犧牲絕緣層sal可以形成在第一層間絕緣層110上。柵接觸部gc可以形成為穿透犧牲絕緣層sal和柵封蓋圖案gp，并且可以電連接到柵電極ge。
132.更詳細(xì)地，可以執(zhí)行第二光刻工藝以形成穿透犧牲絕緣層sal的第二接觸孔。第二接觸孔可以限定柵接觸部gc。第二接觸孔可以形成為顯露柵電極ge的頂表面。可以通過在第二接觸孔中順序地形成屏障圖案bm和導(dǎo)電圖案fm來形成柵接觸部gc。柵接觸部gc可以形成為具有與犧牲絕緣層sal的頂表面共面的頂表面。
133.柵接觸部gc的第一柵接觸部gc1可以形成為與第二有源接觸部ac2的一部分重疊。因此，第一柵接觸部gc1可以穿入第二有源接觸部ac2的上部并且可以耦接到第三柵電極ge3的頂表面。第一柵接觸部gc1可以與第二有源接觸部ac2直接接觸，并且第一柵接觸部gc1和第二有源接觸部ac2可以形成第一共享接觸部shc1。
134.參考圖4以及圖5a至圖5e，可以在柵接觸部gc和犧牲絕緣層sal上執(zhí)行平坦化工藝以顯露有源接觸部ac的頂表面。因此，犧牲絕緣層sal可以被完全去除。柵接觸部gc可以具
有與有源接觸部ac的頂表面共面的頂表面。
135.第二層間絕緣層至第四層間絕緣層120、130和140可以順序地形成在第一層間絕緣層110上。可以執(zhí)行后道工序(beol)工藝以形成第二層間絕緣層120中的第一互連層m1，以形成第三層間絕緣層130中的第二互連層m2，并且以形成第四層間絕緣層140中的第三互連層m3。
136.在根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件的制造方法中，可以形成有源接觸部ac，然后可以形成與有源接觸部ac至少部分地重疊的柵接觸部gc。因此，柵接觸部gc可以形成為具有被掩埋在有源接觸部ac中的突出部prp(例如參見圖6a)。由此，可以減小共享接觸部shc(例如第一節(jié)點(diǎn)n1)的電阻并改善sram單元的操作特性和電氣特性(例如操作速度)。
137.圖13是與圖5b的部分“m”相對(duì)應(yīng)的放大截面圖，并被呈現(xiàn)為示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件。在以下描述中，為了簡明描述，先前參考圖4至圖7描述的元件可以由先前使用的附圖標(biāo)記來標(biāo)識(shí)，而不再贅述。
138.參考圖13，第一柵接觸部gc1的突出部prp的頂表面ts_p可以低于主體部bdp的頂表面ts_b。突出部prp的導(dǎo)電圖案fm可以被屏障圖案bm包圍。突出部prp的導(dǎo)電圖案fm的頂表面可以覆蓋有屏障圖案bm。因?yàn)橥怀霾縫rp的頂表面ts_p形成在比主體部bdp的頂表面ts_b低的高度處，所以第一柵接觸部gc1的突出部prp與第二有源接觸部ac2之間的接觸面積可以進(jìn)一步增大。因此，在一些實(shí)施例中，可以減小第一共享接觸部shc1的電阻并改善sram單元的操作特性和電氣特性(例如操作速度)。
139.圖14a、圖14b和圖14c是用于示出根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的半導(dǎo)體存儲(chǔ)器件并且分別沿圖4的線a-a’、b-b’和d-d’截取的截面圖。在以下描述中，為了簡明描述，先前參考圖4以及圖5a至圖5e描述的元件可以由先前使用的附圖標(biāo)記來標(biāo)識(shí)，而不再贅述。
140.參考圖4、圖14a、圖14b和圖14c，第一有源圖案ap1和第二有源圖案ap2可以設(shè)置在襯底100上。第一有源圖案ap1可以包括豎直地堆疊的第一溝道圖案ch1。堆疊的第一溝道圖案ch1可以在第三方向d3上彼此間隔開。堆疊的第一溝道圖案ch1可以彼此豎直地重疊。第二有源圖案ap2可以包括豎直地堆疊的第二溝道圖案ch2。堆疊的第二溝道圖案ch2可以在第三方向d3上彼此間隔開。堆疊的第二溝道圖案ch2可以彼此豎直地重疊。第一溝道圖案ch1和第二溝道圖案ch2可以由硅(si)、鍺(ge)或硅鍺(sige)中的至少一種形成或包括其中的至少一種。
141.第一有源圖案ap1還可以包括第一源/漏圖案sd1。堆疊的第一溝道圖案ch1可以插入在相鄰的每一對(duì)第一源/漏圖案sd1之間。堆疊的第一溝道圖案ch1可以將相鄰的一對(duì)第一源/漏圖案sd1彼此連接。
142.第二有源圖案ap2還可以包括第二源/漏圖案sd2。堆疊的第二溝道圖案ch2可以插入在相鄰的每一對(duì)第二源/漏圖案sd2之間。堆疊的第二溝道圖案ch2可以將相鄰的一對(duì)第二源/漏圖案sd2彼此連接。
143.柵電極ge可以跨越第一溝道圖案ch1和第二溝道圖案ch2并且在第一方向d1上延伸。每個(gè)柵電極ge的部分可以與第一溝道圖案ch1和第二溝道圖案ch2重疊。
144.柵電極ge可以包圍每個(gè)第一溝道圖案ch1。更詳細(xì)地，柵電極ge可以被設(shè)置在每個(gè)第一溝道圖案ch1的第一頂表面ts1、第一側(cè)表面sw1和第一底表面bs1上(例如參見圖14c)。
柵電極ge可以包圍每個(gè)第二溝道圖案ch2。例如，柵電極ge可以被設(shè)置在每個(gè)第二溝道圖案ch2的第二頂表面ts2、第二側(cè)表面sw2和第二底表面bs2上(例如參見圖14c)。根據(jù)一些實(shí)施例的晶體管可以是三維場(chǎng)效應(yīng)晶體管(例如，mbcfet或gaafet)，其中柵電極ge三維地圍繞溝道圖案ch1或ch2。
145.柵絕緣層gi可以在第一溝道圖案ch1和第二溝道圖案ch2中的每一個(gè)與柵電極ge之間。柵絕緣層gi可以包圍第一溝道圖案ch1和第二溝道圖案ch2中的每一個(gè)。
146.絕緣圖案(未示出)可以在第二有源圖案ap2上并且插入在柵絕緣層gi與第二源/漏圖案sd2之間。柵電極ge可以通過柵絕緣層gi和該絕緣圖案與第二源/漏圖案sd2間隔開。相反，該絕緣圖案可以不在第一有源圖案ap1上并且可以從中省略。
147.在根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例的sram單元中，第一節(jié)點(diǎn)和第二節(jié)點(diǎn)中的每一個(gè)可以包括由有源接觸部和柵接觸部組成的共享接觸部。柵接觸部可以包括朝著有源接觸部突出的部分，并且柵接觸部的這個(gè)結(jié)構(gòu)使得可以減小共享接觸部的電阻并防止柵接觸部和有源接觸部之間出現(xiàn)未對(duì)準(zhǔn)問題。因此，根據(jù)本發(fā)明構(gòu)思的一些實(shí)施例，可以改善半導(dǎo)體存儲(chǔ)器件的可靠性和電氣特性。
148.雖然已具體示出和描述了本發(fā)明構(gòu)思的一些示例實(shí)施例，但是本領(lǐng)域普通技術(shù)人員將理解，在不脫離所附權(quán)利要求的范圍的情況下，可以對(duì)其進(jìn)行形式和細(xì)節(jié)上的改變。