本發(fā)明涉及用于功率半導體器件的保護電路，尤其涉及用于功率晶體管的靜電放電保護電路。

背景技術：

1、電壓和電流瞬變是電子系統(tǒng)中集成電路故障的主要原因。瞬變是由系統(tǒng)內部和外部的多種來源產生的。例如，常見的瞬態(tài)源包括電源的正常開關操作、交流線路波動、雷電沖擊和靜電放電(esd)。高壓瞬態(tài)事件會永久損壞用于形成集成電路的材料，從而導致集成電路故障。

2、功率晶體管，例如功率mosfet，經常用于將電壓從幾伏切換到數千伏的應用中。這樣的功率晶體管通常包括與其集成的保護電路，用于保護功率晶體管免受靜電放電(esd，electrostatic?discharge)在系統(tǒng)組裝過程和消費者產品中的人為操作期間的處理。例如，功率晶體管的柵極端子可能不能承受高能量esd事件。片上esd保護電路通常包括各種二極管結構，這些二極管結構被耦合以保護功率mosfet的輸入柵極。esd保護電路提供了一條電路徑，以便將由高電壓esd事件引起的電流從功率mosfet器件轉移開，從而防止mosfet器件被損壞。在一些示例中，已經描述了用作esd保護二極管的溝槽多晶硅二極管，例如在美國專利8,476,676和美國專利9,431,550中。

3、圖1表示在一些示例中，帶有esd保護電路的功率晶體管的示意圖。參考圖1，功率晶體管1或功率mosfet包括作為控制柵極輸入的柵極端子g、通常連接到電源的漏極端子d和通常連接到負載的源極端子s。二極管bd表示形成在功率mosfet?1中的體二極管，并且應當理解體二極管bd是晶體管結構的寄生器件而不是單獨形成的二極管器件。功率mosfet?1需要對柵極端子g進行esd保護。在本示例中，在功率mosfet器件的柵極端子和源極端子之間提供被配置為背靠背二極管串的esd保護電路2。更具體地說，esd保護電路2包括一對或多對背靠背連接的pn結二極管。在本示例中，esd保護電路2包括由二極管d1和d2形成的一對背靠背連接的pn結二極管。二極管d1和d2背靠背地連接，因為它們的陽極連接在一起。二極管d1的陰極連接到功率mosfet的柵極端子g，而二極管d2的陰極連接至源極端子。為了實現對高壓esd事件的保護，二極管d1和d2的擊穿電壓大于柵極端子處的最大工作電壓，但小于柵極電介質擊穿電壓。以這種方式，功率mosfet?1在工作電壓范圍內正常工作，但是在高電壓esd事件的情況下激活d1和d2的二極管串，以轉移電流以保護功率mosfet的柵極端子不受損壞。多對背靠背二極管用于在功率msofet處支持更高的操作柵極電壓。在多個背靠背二極管的情況下，第一個二極管的陰極和最后一個二極管的陰極分別連接到柵極和源極端子。

4、圖2表示在一些示例中，在半導體襯底上形成的功率晶體管和esd保護結構的透視圖。確切地說，圖2表示出了提供二極管串作為溝槽柵極功率晶體管的esd保護電路的典型實施方式。參考圖2，功率晶體管10形成為垂直晶體管，多晶硅柵極端子14設置在半導體襯底12中形成的溝槽中。多晶硅柵極14通過柵極電介質層15與半導體襯底12隔離。在半導體襯底12的頂部中形成諸如p型摻雜區(qū)的本體區(qū)16。在本體區(qū)16中形成源極區(qū)18，例如重摻雜的n型摻雜區(qū)或n+摻雜區(qū)。半導體基板12形成功率晶體管10的漏極端子。

5、在該配置中，esd保護電路20被構造為背靠背的多晶硅二極管，該多晶硅二極管形成在半導體襯底12的頂部上，在與功率晶體管10分離的區(qū)域中。例如，多晶硅層25形成在半導體襯底12上，并通過諸如氧化硅層的介電層26與襯底隔離。多晶硅層25被掩模和摻雜以形成交替的n型摻雜區(qū)22和p型摻雜區(qū)24。在大多數情況下，n型區(qū)域22比p型區(qū)域24重摻雜。交替的n型和p型摻雜區(qū)形成背靠背pn結二極管，如二極管d1、d2、d3等所示。金屬觸點和金屬互連用于將二極管串連接到功率晶體管10的柵極和源極端子。

6、通過這樣的配置，esd保護電路20的esd額定值由多晶硅層25在n-p摻雜區(qū)界面處的橫截面面積決定。如果希望增加esd額定值，則必須使多晶硅層25的平面面積更大，這需要更多的襯底面積來實現，因此成本更高。此外，在半導體襯底12上方形成的多晶硅層25增加了器件的臺階高度，需要使用厚的光刻膠，從而限制了先進光刻的使用。增加多晶硅層25的垂直厚度以增加esd額定值的橫截面積也是不理想的，因為這將導致進一步增加臺階的高度。

技術實現思路

1、本發(fā)明的目的是提供一種用于功率mosfet的凹陷型多晶硅esd二極管。

2、根據本發(fā)明的一個實施例，一種用于包括柵極端子、第一電流端子和第二電流端子的功率晶體管的保護結構包括以背靠背配置連接的至少一對pn結二極管，所述pn結二極管設置在半導體基片的第一部分中，pn結二極管形成在第一多晶硅層中，該第一多晶硅層設置在形成于半導體襯底中的第一溝槽中，第一多晶硅層通過形成在第一溝槽的側壁上的第一電介質層與半導體襯底隔離，所述第一多晶硅層沿著所述第一溝槽的長度具有第一導電類型和第二導電類型的交替摻雜區(qū)域，所述第一硅層的至少一部分形成在所述半導體襯底的第一表面上方。第一多晶硅層中的第一導電類型的第一摻雜區(qū)耦合到功率晶體管的柵極端子，并且第一多晶硅層的第一導電型的第二摻雜區(qū)耦合至功率晶體管的第二電流端子，第一摻雜區(qū)與第二摻雜區(qū)由第二導電類型的第三摻雜區(qū)分隔開。

3、根據本發(fā)明的另一個實施例，一種用于制造包括柵極端子、第一電流端子和第二電流端子的功率晶體管的保護結構的方法包括在半導體襯底的第一區(qū)域中形成第一多個溝槽，所述第一多個溝槽具有在第一方向上延伸的長度；在所述第一多個溝槽中形成第一多晶硅層，所述第一多晶硅層通過第一介電層與所述半導體襯底隔離；在形成所述第一多晶硅層之后，在半導體襯底的第二區(qū)域中形成第二多個溝槽，所述第二多條溝槽具有在所述第一方向上延伸的長度；在所述第二多個溝槽中并且在所述第一區(qū)域中的所述半導體襯底的第一表面上方形成第二介電層；在第二多個溝槽中并在第二介電層上方形成第二多晶硅層，第二多晶硅通過第二介電介質層與半導體襯底隔離；從半導體襯底的第一區(qū)域去除第二多晶硅層和第二介電層的部分，第二多晶硅膜的剩余部分形成在第二多個溝槽中，并且第二多條溝槽中的每一個中的第二多晶硅的至少一部分形成在半導體襯底的第一表面上方；以及在所述第二多個溝槽的每個溝槽中形成第一導電類型和第二導電類型的交替摻雜區(qū)域，所述摻雜區(qū)域沿著所述第二多個溝槽中的每個相應溝槽的長度交替形成。

4、通過以下描述和附圖，將更充分地理解本發(fā)明的這些和其他優(yōu)點、方面和新穎特征，以及本發(fā)明所示實施例的細節(jié)。

5、綜上所述，與現有技術相比，本發(fā)明提供的用于功率mosfet的凹陷型多晶硅esd二極管，具有如下有益效果：

6、本發(fā)明的用于功率mosfet的凹陷型多晶硅esd二極管，首先，通過在溝槽多晶硅層中形成esd二極管，可以在不需要大的硅面積的情況下實現保護結構。確切地說，通過在半導體襯底表面上方提供溝槽多晶硅層的一部分來擴展pn結界面的橫截面面積。通過這種方式，在增加esd二極管的截面積以提高保護結構的保護等級的同時，僅產生小的臺階高度。第二，制造工藝使得用于esd二極管的溝槽結構能夠在用于功率晶體管的溝槽結構之后形成，而對功率晶體管溝槽形成的地形影響最小。這使得esd二極管制造工藝能夠與功率晶體管制造工藝解耦，并且使得esd二極管的溝槽多晶硅層能夠形成在半導體襯底表面上方突出。