本發(fā)明屬于半導體器件制造，具體涉及一種探測器芯片結構及其制備方法。

背景技術：

1、光通信作為最為重要的信息通信基礎設施之一，隨著云計算、大數據等新技術商用，數據中心流量和帶寬成指數級增長，大型及超大型數據中心的建設逐漸增多，數據中心市場對于帶寬的要求也在不斷提高，由此帶動400g甚至800g/1.6t更高速率光通信產品開發(fā)需求不斷增長。高速探測器作為高速光模塊中的核心器件，其調制帶寬和器件可靠性、穩(wěn)定性均嚴格制約和影響高速光模塊的進一步開發(fā)和使用。

2、inp/ingaas?pin探測器的帶寬主要與載流子渡越時間和rc常數(電阻和電容的乘積)有關，其中rc常數為主要影響因素。因此為了獲得更高的帶寬，行之有效的方法是降低器件有源區(qū)尺寸，降低吸收區(qū)的厚度，減少器件歐姆接觸電阻等。但是吸收區(qū)厚度的降低，會導致器件響應度明顯降低，因此通常采用縮小器件有源區(qū)尺寸的方案來提升探測器的帶寬。但是，隨著器件有源區(qū)尺寸的降低，器件的靜電擊穿電壓也隨之降低，這導致器件在進行模塊組裝的過程中，很容易發(fā)生靜電擊穿失效。

3、公開于該背景技術部分的信息僅僅旨在增加對本發(fā)明的總體背景的理解，而不應當被視為承認或以任何形式暗示該信息構成已為本領域一般技術人員所公知的現(xiàn)有技術。

技術實現(xiàn)思路

1、本發(fā)明的目的在于提供一種探測器芯片結構及其制備方法，其能夠在一定程度上提高探測器的耐靜電擊穿能力，且不會影響器件的帶寬，甚至能在一定程度上提高器件的帶寬。

2、為了實現(xiàn)上述目的，本發(fā)明一具體實施例提供了一種探測器芯片結構，包括：

3、襯底，具有相對的第一表面和第二表面；

4、外延結構，形成于所述襯底的第一表面上，所述外延結構包括沿遠離所述襯底方向依次設置的接觸層，過渡層，吸收層，以及帽層；所述外延結構包括位于中部的臺面結構以及環(huán)繞所述臺面結構設置的環(huán)面結構，位于所述環(huán)面結構的帽層中形成有環(huán)形擴散區(qū)；

5、鈍化層，形成于所述外延結構的表面，所述鈍化層上于所述臺面結構的表面形成暴露出所述帽層的第一窗口，于所述接觸層的表面形成暴露出所述接觸層的第二窗口，于所述環(huán)面結構的表面形成暴露出所述環(huán)形擴散區(qū)的第三窗口；

6、第一電極，形成于所述第一窗口內且電連接所述帽層；

7、第二電極，形成于所述第二窗口內且電連接所述接觸層；

8、第三電極，形成于所述第三窗口內且電連接所述環(huán)形擴散區(qū)。

9、在本發(fā)明的一個或多個實施例中，位于所述臺面結構的帽層中形成有第一擴散區(qū)，所述第一窗口暴露出所述第一擴散區(qū)，所述第一電極形成于所述第一擴散區(qū)表面。

10、在本發(fā)明的一個或多個實施例中，位于所述臺面結構的帽層中形成有第二擴散區(qū)，所述第二擴散區(qū)延伸至所述第一擴散區(qū)的下方，且位于所述第一擴散區(qū)的覆蓋范圍內。

11、在本發(fā)明的一個或多個實施例中，所述第一擴散區(qū)的尺寸為10μm～16μm。

12、在本發(fā)明的一個或多個實施例中，所述第一擴散區(qū)和所述第二擴散區(qū)的深度之和不超過0.5μm。

13、在本發(fā)明的一個或多個實施例中，所述臺面結構與所述環(huán)面結構之間形成有暴露出所述接觸層的溝槽。

14、在本發(fā)明的一個或多個實施例中，所述溝槽內填充有聚亞酰胺材料。

15、在本發(fā)明的一個或多個實施例中，所述襯底的第二表面被劃分為光敏區(qū)和非光敏區(qū)，所述光敏區(qū)對應所述臺面結構設置，所述襯底上于所述光敏區(qū)設置有增透膜，所述襯底上于所述非光敏區(qū)設置有增反膜。

16、在本發(fā)明的一個或多個實施例中，所述襯底的材料包括inp。

17、在本發(fā)明的一個或多個實施例中，所述接觸層的材料包括inp，所述接觸層的厚度為0.5μm～2μm，所述接觸層為摻雜層，摻雜濃度為5e18?cm3～1e19/cm3。

18、在本發(fā)明的一個或多個實施例中，所述過渡層包括能帶漸變的多層ingaasp層，每層所述ingaasp層的厚度0.02μm～0.04μm。

19、在本發(fā)明的一個或多個實施例中，所述吸收層的材料包括ingaas，所述吸收層的厚度為0.3μm～0.5μm，所述吸收層為摻雜層，摻雜濃度5e14?cm3～1e15/cm3。

20、在本發(fā)明的一個或多個實施例中，所述帽層的材料包括inp，所述帽層的厚度為0.5μm～1μm，所述帽層為非摻雜層或輕摻雜層，當所述帽層為輕摻雜層時，摻雜濃度為1e15/cm3-5e16/cm3。

21、在本發(fā)明的一個或多個實施例中，所述環(huán)形擴散區(qū)的深度不超過所述帽層的厚度。

22、在本發(fā)明的一個或多個實施例中，所述環(huán)形擴散區(qū)的深度為0.2μm～0.5μm，所述環(huán)形擴散區(qū)的寬度為2μm～5μm。

23、本發(fā)明一具體實施例還提供了一種探測器芯片的制備方法，包括：

24、提供襯底，所述襯底具有相對設置的第一表面和第二表面；

25、在所述襯底的第一表面生長外延結構，所述外延結構包括依次生長的接觸層，過渡層，吸收層，以及帽層；

26、在所述外延結構的帽層外圍進行環(huán)形擴散，形成環(huán)形擴散區(qū)；

27、在所述外延結構的帽層中部進行擴散，形成第一擴散區(qū)；

28、刻蝕所述外延結構至暴露所述接觸層，以形成位于中部的臺面結構、位于外圍的環(huán)面結構，所述第一擴散區(qū)位于所述臺面結構內，所述環(huán)形擴散區(qū)位于所述環(huán)面結構內；

29、在所述外延結構表面形成鈍化層；

30、刻蝕所述鈍化層以暴露出部分所述接觸層，暴露出位于所述臺面結構表面的部分第一擴散區(qū)，以及暴露出位于所述環(huán)面結構表面的部分環(huán)形擴散區(qū)；

31、形成電連接所述第一擴散區(qū)的第一電極，電連接所述接觸層的第二電極，以及電連接所述環(huán)形擴散區(qū)的第三電極。

32、在本發(fā)明的一個或多個實施例中，在所述外延結構的帽層中部進行擴散，形成第一擴散區(qū)的步驟之后，還包括：

33、在所述外延結構的帽層中部進行二次擴散，形成第二擴散區(qū)，所述第二擴散區(qū)延伸至所述第一擴散區(qū)的下方，且位于所述第一擴散區(qū)的覆蓋范圍內。

34、在本發(fā)明的一個或多個實施例中，刻蝕所述外延結構至暴露所述接觸層，以形成位于中部的臺面結構、位于外圍的環(huán)面結構的步驟中，還通過刻蝕形成位于臺面結構和環(huán)面結構之間的溝槽。

35、在本發(fā)明的一個或多個實施例中，在所述外延結構表面形成鈍化層的步驟之后，還包括：

36、在所述溝槽內填充聚亞酰胺材料。

37、在本發(fā)明的一個或多個實施例中，所述制備方法還包括：

38、減薄所述襯底；

39、在所述襯底的第二表面上對應臺面結構的區(qū)域形成增透膜，在所述襯底的第二表面的其他區(qū)域形成增反膜。

40、在本發(fā)明的一個或多個實施例中，通過擴散工藝，在所述外延結構的帽層中部形成尺寸為10μm～16μm的第一擴散區(qū)。

41、在本發(fā)明的一個或多個實施例中，控制所述吸收層的厚度為0.3μm～0.5μm。

42、在本發(fā)明的一個或多個實施例中，形成電連接所述第一擴散區(qū)的第一電極，電連接所述接觸層的第二電極，以及電連接所述環(huán)形擴散區(qū)的第三電極的步驟之前，還包括形成歐姆接觸層并進行退火工藝。

43、與現(xiàn)有技術相比，本發(fā)明的探測器芯片結構及其制備方法，通過在探測器外圍設置環(huán)形擴散區(qū)，形成分立電容，形成靜電充放電通道，從而在一定程度上提高探測器的耐靜電擊穿能力。

44、本發(fā)明的探測器芯片結構及其制備方法，由于環(huán)形擴散區(qū)與器件有源區(qū)(臺面結構內的吸收層和帽層)之間通過腐蝕工藝形成的溝槽隔離開來，所以環(huán)形擴散區(qū)的設置不會影響器件實際的有源區(qū)的大小，因而不會影響到器件的帶寬。

45、本發(fā)明的探測器芯片結構及其制備方法，由于設置環(huán)形擴散區(qū)而形成的分立電容，可以通過探測器的第一電極與地連接，可以降低器件電極處的電容值，從而降低器件的整體c值，在一定程度上可以提高器件的帶寬。

46、本發(fā)明的探測器芯片結構及其制備方法，優(yōu)化了器件有源區(qū)(臺面結構內的吸收層和帽層)的尺寸、降低了臺面結構內的吸收層的厚度、通過選擇合適的金屬膜系以及退火工藝減少了器件歐姆接觸電阻，有效提高探測器的帶寬，同時也可以保證器件的靜電擊穿電壓，避免在模塊組裝過程中發(fā)生靜電擊穿失效。

47、本發(fā)明的探測器芯片結構及其制備方法，采用兩步擴散技術，確保有源區(qū)和環(huán)形擴散區(qū)擴散的均勻性和準確性，從而保證探測器的性能穩(wěn)定。