本公開涉及一種功率半導體裝置和一種制造功率半導體裝置的方法，具體地但不排他地，本公開涉及一種分離柵極金屬氧化物半導體場效應晶體管(mosfet)。

背景技術：

1、溝槽金屬氧化物半導體場效應晶體管(mosfet)是眾所周知的，并且在諸多應用中使用。在溝槽mosfet中，電流從mosfet的一個表面垂直地傳導到mosfet的另一個表面。分離柵極溝槽mosfet具有改善的性能和效率。

2、希望生產(chǎn)mosfet裝置，該mosfet裝置具有減小的單元節(jié)距，例如具有小于1.0μm或小于800nm的單元節(jié)距，這增加了對光刻清晰度和對準公差的依賴。為了減小單元節(jié)距，可能需要減小其他裝置尺寸。光刻以及接觸件到溝槽對準是實現(xiàn)這種減小的單元節(jié)距和裝置尺寸的限制因素。

3、mosfet的源極接觸件的任何未對準以及接觸件到溝槽距離的偏差迫使植入的高劑量p型摻雜劑(在一些示例中，硼)進入到位于單元的一側上的導電溝道中，同時剝奪單元的另一側的p型摻雜劑。這導致單元的兩側之間閾值電壓(vt)的不平衡，繼而對裝置的接通電阻(ron)和耐用性兩方面具有沖擊效應。

4、us?6,924,198?b2涉及一種具有未對準的接觸件的mosfet。us?7,910,439?b2、us8,951,867b2和us?9,735,266?b2涉及不具有分離柵極結構的mosfet。

技術實現(xiàn)思路

1、在所附權利要求中闡述了各方面和優(yōu)選特征。

2、根據(jù)第一實施例，提供一種具有有源區(qū)的半導體功率裝置，所述裝置的所述有源區(qū)包括：

3、第一導電類型的漂移區(qū)；

4、第二導電類型的本體區(qū)，其設置在所述漂移區(qū)之上，其中所述第二導電類型與所述第一導電類型相反；

5、至少兩個分離柵極溝槽區(qū)，其與所述本體區(qū)和所述漂移區(qū)接觸，其中在橫向上相鄰的兩個分離柵極溝槽區(qū)由臺面區(qū)隔開；

6、第一導電類型的兩個或更多個接觸區(qū)，其位于所述臺面區(qū)中并且設置在所述本體區(qū)之上，其中相比于所述漂移區(qū)的摻雜濃度，第一導電類型的所述接觸區(qū)具有更高的摻雜濃度，并且其中所述接觸區(qū)與所述兩個相鄰的分離柵極溝槽區(qū)接觸，使得在使用中，沿著每個分離柵極溝槽區(qū)的一側并且在所述本體區(qū)內(nèi)形成有溝道；

7、第二導電類型的接觸區(qū)，其位于所述臺面區(qū)中并且設置在所述本體區(qū)之上，其中相比于所述本體區(qū)的摻雜濃度，第二導電類型的所述接觸區(qū)具有更高的摻雜濃度，并且其中第二導電類型的所述接觸區(qū)在所述臺面區(qū)內(nèi)與第一導電類型的所述兩個或更多個接觸區(qū)接觸；

8、至少兩個絕緣間隔件區(qū)，其位于第一導電類型的所述兩個或更多個接觸區(qū)之上并且與第一導電類型的所述兩個或更多個接觸區(qū)對準；

9、源極接觸件，其在所述臺面區(qū)內(nèi)并且在所述至少兩個絕緣間隔件區(qū)之間從所述裝置的上表面延伸，其中所述源極接觸件與第一導電類型的所述兩個或更多個接觸區(qū)和第二導電類型的所述接觸區(qū)接觸。

10、所述分離柵極溝槽區(qū)改善了所述裝置的性能。所述絕緣間隔件區(qū)用于在所述臺面區(qū)內(nèi)使第一導電類型的所述接觸區(qū)和所述源極接觸件對準。這改善了所述裝置的可靠性和再現(xiàn)性。

11、所述半導體裝置可還包括至少兩個絕緣插塞區(qū)，其位于所述分離柵極溝槽區(qū)之上并且與介電間隔件區(qū)相鄰。所述絕緣插塞區(qū)允許通過沉積絕緣層和對所述絕緣層進行蝕刻使得蝕刻工藝在所述臺面區(qū)上停止而以簡單和可再現(xiàn)的方式形成所述絕緣間隔件區(qū)。

12、所述絕緣插塞區(qū)可由與所述絕緣間隔件區(qū)相同的材料形成。所述絕緣插塞區(qū)和所述絕緣間隔件區(qū)二者可包括氧化物。

13、所述絕緣插塞區(qū)可由與所述絕緣間隔件區(qū)不同的材料形成。所述絕緣插塞區(qū)可包括氮化物，并且所述絕緣間隔件區(qū)可包括氧化物。

14、所述所述半導體功率裝置可通過以下方法形成：

15、在半導體區(qū)內(nèi)形成所述至少兩個分離柵極溝槽區(qū)，其中在橫向上相鄰的兩個分離柵極溝槽區(qū)由臺面區(qū)隔開；

16、在每個分離柵極溝槽區(qū)的上部區(qū)內(nèi)蝕刻出柵極導電區(qū)；

17、在所蝕刻的柵極導電區(qū)之上形成所述至少兩個絕緣插塞區(qū)，每個絕緣插塞區(qū)形成在一個分離柵極溝槽區(qū)內(nèi)；以及

18、在兩個相鄰的分離柵極溝槽區(qū)之間在所述臺面區(qū)內(nèi)對所述半導體區(qū)進行蝕刻。

19、在所述臺面區(qū)內(nèi)對所述半導體區(qū)進行蝕刻會留下所述絕緣插塞區(qū)。所述半導體區(qū)可被稱為半導體襯底。在一些示例中，所述半導體區(qū)可包括初始襯底，在所述初始襯底之上外延地生長有另外的半導體層。

20、所述半導體功率裝置可通過在所述臺面區(qū)中在第二導電類型的所述本體區(qū)內(nèi)蝕刻出凹槽而形成。所蝕刻的凹槽可由所述絕緣間隔件區(qū)界定。由于所蝕刻的凹槽由所述間隔件區(qū)界定，因此所蝕刻的凹槽的對準高度可靠。

21、第二導電類型的所述接觸區(qū)可通過將第二導電類型的摻雜劑植入到位于所蝕刻的凹槽下方的第二導電類型的所述本體區(qū)中而形成。由于所蝕刻的凹槽的位置的可靠性，所述摻雜劑的植入也是高度可靠的。

22、可通過在所蝕刻的凹槽中沉積導電材料來形成所述源極接觸件。由于所蝕刻的凹槽的位置的可靠性，所述源極接觸件的位置也是高度可靠的。

23、所述分離柵極溝槽區(qū)可各自包括：

24、柵極導電區(qū)，其形成在每個分離柵極溝槽區(qū)的上部部分中；

25、源極導電區(qū)，其形成在每個分離柵極溝槽區(qū)的下部部分中；以及

26、絕緣層，其沿著每個分離柵極溝槽區(qū)的側壁、下表面以及在所述柵極導電區(qū)和所述源極導電區(qū)之間形成。

27、所述半導體功率裝置可還包括邊緣端接區(qū)。所述邊緣端接區(qū)可在橫向上位于所述有源區(qū)和所述半導體裝置的側表面之間。

28、所述邊緣端接區(qū)可包括具有一個或多個分離柵極溝槽區(qū)的柵極端子。

29、所述邊緣端接區(qū)可包括具有一個或多個源極溝槽區(qū)的源極端子。

30、所述半導體裝置可包括金屬氧化物半導體場效應晶體管(mosfet)。

31、根據(jù)本公開的又一方面，提供一種制造半導體功率裝置的有源區(qū)的方法，所述方法包括：

32、在半導體區(qū)內(nèi)形成至少兩個分離柵極溝槽區(qū)，其中在橫向上相鄰的兩個分離柵極溝槽區(qū)由臺面區(qū)隔開；

33、在每個分離柵極溝槽區(qū)的上部區(qū)內(nèi)蝕刻出柵極導電區(qū)；

34、在所蝕刻的柵極導電區(qū)之上形成至少兩個絕緣插塞區(qū)，每個絕緣插塞區(qū)形成在一個分離柵極溝槽區(qū)內(nèi)；以及

35、在兩個相鄰的分離柵極溝槽區(qū)之間在所述臺面區(qū)內(nèi)對所述半導體區(qū)進行蝕刻。

36、在所述分離柵極溝槽區(qū)內(nèi)在所蝕刻的柵極導電區(qū)之上形成至少兩個絕緣插塞區(qū)可包括：在所述有源區(qū)域的整個表面之上形成絕緣區(qū)；以及對所述絕緣區(qū)進行平坦化以形成所述絕緣插塞區(qū)。

37、刻蝕出所述柵極導電區(qū)可包括：刻蝕出所述柵極導電區(qū)，使得所述柵極導電區(qū)的上表面基本上低于所述半導體區(qū)的上表面。

38、對所述半導體區(qū)進行刻蝕可包括：在兩個相鄰的分離柵極溝槽區(qū)之間在所述臺面區(qū)內(nèi)對所述半導體區(qū)進行刻蝕，使得所述臺面區(qū)的上表面基本上低于所述絕緣插塞區(qū)的上表面。這使得用于形成所述絕緣間隔件區(qū)的蝕刻劑工藝在所述臺面區(qū)內(nèi)在所述半導體區(qū)上自終止，同時留下所述絕緣間隔件。

39、所述方法還包括：在所述半導體區(qū)的所述經(jīng)蝕刻的臺面區(qū)之上并且與所述絕緣插塞區(qū)相鄰地形成至少兩個絕緣間隔件區(qū)；以及在所述半導體區(qū)的所述臺面區(qū)內(nèi)蝕刻出凹槽，其中所述凹槽由所述絕緣間隔件區(qū)界定。這確保了所蝕刻的凹槽的精確和可靠的位置。

40、形成至少兩個絕緣間隔件區(qū)可包括：在所述至少兩個絕緣插塞區(qū)和位于所述至少兩個分離柵極溝槽區(qū)之間的所述臺面區(qū)之上形成絕緣層；以及使用蝕刻工藝對所述絕緣層進行蝕刻，所述蝕刻工藝在所述臺面區(qū)內(nèi)終止于所述半導體區(qū)的上表面上。

41、所述方法可還包括將第二導電類型的摻雜劑植入到位于所蝕刻的凹槽下方的半導體襯底中。

42、所述方法可還包括在所蝕刻的凹槽中沉積導電材料以形成源極接觸件。

43、根據(jù)本公開的又一方面，提供一種制造半導體功率裝置的方法，其包括：如上所述制造半導體功率裝置的有源區(qū)；以及同時制造邊緣端接區(qū)。

44、所述邊緣端接區(qū)可包括具有一個或多個分離柵極溝槽區(qū)的柵極端子。所述柵極端子的所述分離柵極溝槽區(qū)可在與所述有源區(qū)的所述分離柵極溝槽區(qū)相同的工藝中形成。

45、所述邊緣端接區(qū)可包括具有一個或多個源極溝槽區(qū)的源極端子。所述源極端子的所述源極溝槽區(qū)可在與所述有源區(qū)的所述分離柵極溝槽區(qū)相同的工藝中形成。

46、與現(xiàn)有技術的裝置相比，本公開的裝置和制造方法具有以下優(yōu)點：

47、-所述裝置具有分離柵極mosfet的改善的性能和效率，同時在有源區(qū)域中具有精確對準的接觸件；

48、-在柵極插塞電介質(zhì)周圍構建由絕緣材料(例如，諸如二氧化硅等氧化物)形成的間隔件。所述間隔件用于相對于主溝槽網(wǎng)絡而對精確對準的接觸件進行蝕刻；

49、-用于源極金屬接觸件和經(jīng)摻雜的接觸區(qū)的所蝕刻的凹槽相對于裝置的有源區(qū)域中的溝槽的高度精確的自對準通過在未箝位電流開關事件期間接通狀態(tài)以及關斷狀態(tài)中的平衡電流流動而實現(xiàn)最佳的裝置性能；

50、-所述制造方法與氧化物柵極插塞或氮化物柵極插塞兼容以構建間隔件；

51、-所述制造步驟可使用mosfet制造廠中通?？色@得的材料和處理裝備來執(zhí)行；

52、-用于形成插塞電介質(zhì)的方法的雙凹槽蝕刻步驟可使用同樣用于對柵極多晶硅區(qū)進行平坦化和對源極接觸件凹槽進行蝕刻的化學物質(zhì)來執(zhí)行；

53、-邊緣端接接觸件被完全整合，使得能夠在單組處理步驟中同時制造柵極端

54、子、源極-多晶硅端子和源極-臺面端子。