本發(fā)明屬于半導體器件，具體涉及一種橫向雙擴散金屬氧化物場效應晶體管ldmos，可用于作為電子設備和系統(tǒng)中的大功率器件。

背景技術：

1、在現(xiàn)代電子設備和系統(tǒng)中，功率半導體器件扮演著至關重要的角色并廣泛應用于電源管理、汽車電子、工業(yè)控制、消費電子、通信設備和可再生能源等領域。隨著電子設備性能和效率要求的不斷提高，功率半導體器件的性能也需要不斷優(yōu)化，以滿足更高的功率密度、更低的導通電阻和更優(yōu)異的開關特性。其中，橫向雙擴散金屬氧化物場效應晶體管ldmos因其高集成度、高頻率和低導通電阻的特點，成為功率半導體器件中的重要組成部分。由于傳統(tǒng)的ldmos器件的耐壓主要由輕摻雜的漂移區(qū)來承擔，因此要實現(xiàn)高耐壓，就需要降低器件漂移區(qū)摻雜濃度或增加漂移區(qū)的長度，然而這兩種方法均會使得器件的導通電阻增大。因此，器件的擊穿電壓與導通電阻之間存在矛盾關系。

2、為改善器件擊穿電壓與導通電阻之間的矛盾關系，有相關研究人員提出了反型型的ldmos器件，其能夠保證在獲得較高器件耐壓的同時，顯著減低器件的導通電阻，實現(xiàn)器件擊穿電壓與導通電阻之間的良好折中。但是，反型型器件導通時存在的較多的自由載流子將顯著降低器件的關斷特性，進而影響了器件的開關頻率。

3、申請?zhí)枮閏n202310234418.8的專利文獻公開了一種分離槽橫向雙擴散功率器件及其制造，如圖1所示。從下至上依次為半導體襯底1和有源區(qū)2；有源區(qū)包括半導體漏區(qū)3、半導體漂移區(qū)4和半導體阱區(qū)8，半導體阱區(qū)包含半導體源區(qū)7和半導體體接觸區(qū)6；在漂移區(qū)及柵極區(qū)域有源區(qū)刻蝕出分離槽51及柵極凹槽52；分離槽和柵極凹槽內(nèi)淀積有高介電常數(shù)介質(zhì)材料的第一介質(zhì)層9。該結構雖說能夠在保證耐壓不變的情況下降低器件導通電阻，但是由于其槽柵介質(zhì)采用的是高介電常數(shù)材料，導致柵電極、溝槽介質(zhì)與半導體材料襯底形成的mis電容增大，降低了器件的關斷特性。

4、申請?zhí)枮閡s20210351296a1的專利文獻公開了一種半導體器件及其制造方法。該半導體器件包括襯底上的漂移區(qū)、漂移區(qū)上的阱區(qū)、阱區(qū)中的源端摻雜區(qū)、漂移區(qū)上的漏端摻雜區(qū)、阱區(qū)中的溝道區(qū)以及源區(qū)和漏區(qū)之間的柵極結構。源極摻雜區(qū)包括摻雜類型相反的第一摻雜區(qū)和第二摻雜區(qū)，溝道區(qū)連接第一摻雜區(qū)和漂移區(qū)；源端的第一摻雜區(qū)和第二摻雜區(qū)與柵結構的距離相等，減小了第二摻雜區(qū)域與由漂移區(qū)和阱區(qū)形成的pn結表面之間的距離，減少了第二摻雜區(qū)與pn結表面之間的距離，降低寄生npn晶體管誤開啟的風險，從而提高器件的自我保護能力。但是該結構并未對器件導通電阻進行優(yōu)化，不利于實現(xiàn)器件的導通損耗的降低。

技術實現(xiàn)思路

1、本發(fā)明的目的在于針對上述現(xiàn)有技術的不足，提出一種具有槽型柵和平面柵雙溝道p型漂移區(qū)反型型的ldmos結構及其制備方法，以在實現(xiàn)低導通電阻的同時，改善器件的關斷特性，降低器件的導通損耗。

2、為實現(xiàn)上述目的，本發(fā)明的技術思路是：通過引入積累層結構，在對平面柵施加正向電壓時，使p型漂移區(qū)表面發(fā)生反型，形成能夠連接溝道和n+漏極的較薄電子反型層，從而提高導通時的電子密度，降低器件導通電阻；通過引入側柵結構，使得器件能夠在n型漂移區(qū)和p型漂移區(qū)分別形成獨立的導通路徑，從而產(chǎn)生一條額外的電子消失路徑，提高器件的關斷特性。

3、根據(jù)上述思路，本發(fā)明的技術方案包括如下：

4、1.一種具有槽型柵和平面柵雙溝道p型漂移區(qū)反型型的ldmos結構，包括：p型襯底、n型漂移區(qū)、p+源區(qū)、右n+源區(qū)、左n+源區(qū)、p型基區(qū)、n+漏、積累介質(zhì)、頂層硅、源極、漏極和襯底電極，其特征在于：

5、所述n型漂移區(qū)，其上面設有p型漂移區(qū)，該p型漂移區(qū)的一側設有n型緩沖層；

6、所述p型基區(qū)，其位于p型漂移的另一側，該p型基區(qū)的一側設有槽柵介質(zhì)層，其內(nèi)部淀積有重摻雜的多晶硅層，其上方設有槽型柵極；

7、所述頂層硅，其兩側分別設有第一p型區(qū)和第二p型，該第一p型區(qū)的上方設有平面柵極，該第二p型區(qū)的一側設有n+區(qū)。

8、進一步，所述p型襯底，其材料為硅、鍺、砷化鎵、碳化硅的任意一種，其摻雜濃度為1×1014cm-3～5×1014cm-3，襯底電極位于該p型襯底的背面；所述n型漂移區(qū)位于p型襯底的上部，其摻雜濃度為1×1013cm-3～1×1016cm-3。

9、進一步，所述p型漂移的上方為積累介質(zhì)層，其摻雜濃度為1×1013cm-3～1×1016cm-3，該積累介質(zhì)層的材料為二氧化硅或高k材料，厚度為0.05～0.2微米。

10、進一步，所述頂層的厚度為0.5～3微米，摻雜濃度為1×1013cm-3～7×1015cm-3。所述第一p型區(qū)、第二p型區(qū)和n+區(qū)，其摻雜濃度均為1×1018cm-3～1×1020cm-3。

11、進一步，所述p+源區(qū)位于p型基區(qū)上方，其摻雜濃度為1×1019cm-3～1×1020cm-3，p型基區(qū)摻雜濃度為1×1016cm-3～2×1017cm-3，源極位于該p型基區(qū)的表面，其覆蓋右n+源區(qū)和左n+源區(qū)之間的區(qū)域；所述右n+源區(qū)和左n+源區(qū)位于p+源區(qū)的兩側，其摻雜濃度均為1×1019cm-3～1×1020cm-3。

12、進一步，所述槽柵介質(zhì)，其下邊界位于p型基區(qū)和p型漂移區(qū)的下方，其采用二氧化硅或高k材料，厚度為0.05～0.2微米。

13、進一步，所述n型緩沖層位于n+漏區(qū)的下方，其下邊界不超過n型漂移的下邊界，且其摻雜濃度為1×1015cm-3～2×1016cm-3；所述n+漏區(qū)摻雜濃度為1×1019cm-3～1×1020cm-3，漏極位于該n+漏區(qū)和第二p區(qū)的表面。

14、2.一種制備上述器件的方法，其特征在于，包括以下步驟：

15、1)選擇p型襯，并在其背面淀積金屬形成襯底電極；

16、2)通過同質(zhì)外延技術在p型襯底的正面外延n型外延層，并摻雜形成n型漂移；

17、3)在n型漂移區(qū)上部一端區(qū)域刻蝕形成凹槽，并在其內(nèi)部生長槽柵介質(zhì)材料，再回刻保留0.05～0.2微米的厚度形成槽柵介質(zhì)層；

18、4)在槽柵介質(zhì)層所形成的凹槽中淀積多晶硅層，并采用化學機械平坦化技術平坦化器件的表面；

19、5)在n型漂移區(qū)中通過離子注入工藝形成p型漂移區(qū)、p型基區(qū)、p+源、右n+源區(qū)、左n+源區(qū)、n型緩沖層和n+漏區(qū)；

20、6)選取0.5～3微米的頂層，在其下表面生長積累氧化，再通過鍵合工藝將其與器件表面進行鍵合；

21、7)在頂層硅的上表面通過離子注入工藝形成第一p、第二p區(qū)和n+區(qū)；

22、8)在左n+源區(qū)和右n+源區(qū)之間的區(qū)域淀積金屬形成源極；在多晶硅的表面淀積金屬形成槽型柵極，在第一p型區(qū)的表面淀積金屬形成與槽型柵極短接的平面柵極；在n+漏和第二p型區(qū)的表面淀積金屬形成漏極，完成器件制作。

23、本發(fā)明與現(xiàn)有技術相比，具有如下優(yōu)點：

24、1.本發(fā)明通過引入槽型柵極，可使器件在關斷時會產(chǎn)生一條額外的電子消失路徑，從而提升器件的關斷特性。

25、2.本發(fā)明通過引入p型漂移區(qū)，可使電子在p型漂移區(qū)內(nèi)輸運發(fā)生復合，加快電子的消失過程，進一步地提升器件的關斷特性。

26、3.本發(fā)明通過在第一p區(qū)的上方引入平面柵極，對其施加正向電壓時，可使器件在p型漂移區(qū)的表面發(fā)生反型，形成能夠連接溝道和n+漏極的一層高濃度的較薄電子積累層，從而顯著降低器件的導通電阻。

27、4.本發(fā)明在n+漏區(qū)下方引入n型緩沖層，一方面其可以接收槽型柵極所控制的電流到漏極，另一方面可以調(diào)制器件的橫向和縱向電場，提升器件的耐壓能力。

28、以上結構的引入，緩解了器件關斷特性和導通電阻之間的矛盾關系，實現(xiàn)了兩者之間的良好折中。