本發(fā)明涉及光伏，尤其涉及一種背接觸電池和光伏組件。

背景技術(shù)：

1、太陽能電池是一種能夠?qū)⑻柕墓饽苻D(zhuǎn)化為電能的裝置。具體的，在太陽能電池處于工作狀態(tài)下，太陽光照在太陽能電池的半導(dǎo)體p-n結(jié)上，形成新的空穴-電子對(duì)，在p-n結(jié)內(nèi)建電場(chǎng)的作用下，光生空穴流向p區(qū)，光生電子流向n區(qū)，接通電路后就能夠產(chǎn)生電流。其中，正電極和負(fù)電極都處于電池的背面的太陽能電池為背接觸電池。與雙面接觸太陽能電池相比，該背接觸電池的正面沒有金屬電極的遮擋，使得背接觸電池的向光面一側(cè)具有更高的光線利用率，因此背接觸電池具有更高的短路電流和光電轉(zhuǎn)換效率，是目前實(shí)現(xiàn)高效晶體硅電池的技術(shù)方向之一。

2、但是，現(xiàn)有的背接觸電池都是對(duì)硅基底的正面和背面進(jìn)行鈍化，而硅基底的側(cè)面直接暴露在外，這樣側(cè)面復(fù)合嚴(yán)重，且容易出現(xiàn)受損風(fēng)險(xiǎn)，從而降低了背接觸電池的效率。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明的目的在于提供一種背接觸電池和光伏組件，通過設(shè)置在硅基底側(cè)面的膜層對(duì)硅基底的側(cè)面進(jìn)行保護(hù)，降低側(cè)面受損風(fēng)險(xiǎn)的同時(shí)，還能夠?qū)杌椎膫?cè)面進(jìn)行鈍化處理，降低硅基底側(cè)面的載流子復(fù)合，提高背接觸電池的轉(zhuǎn)換效率。

2、為了實(shí)現(xiàn)上述目的，第一方面，本發(fā)明提供了一種背接觸電池，該背接觸電池包括：硅基底、第一界面鈍化層、第一摻雜硅層、表面鈍化層、減反射層、本征硅層、第二摻雜硅層和透明導(dǎo)電層。硅基底包括相對(duì)設(shè)置的第一面和第二面，以及連接第一面和第二面的側(cè)面。沿背離側(cè)面的方向，第一界面鈍化層、第一摻雜硅層、表面鈍化層、減反射層、本征硅層、第二摻雜硅層和透明導(dǎo)電層依次設(shè)置在側(cè)面上。第一摻雜硅層和第二摻雜硅層的導(dǎo)電類型相反。其中，沿硅基底的厚度方向，表面鈍化層和減反射層還依次設(shè)置于第二面上，且表面鈍化層和減反射層由第二面延伸至側(cè)面。

3、采用上述技術(shù)方案的情況下，在硅基底的側(cè)面上，且沿背離側(cè)面的方向，依次設(shè)置有第一界面鈍化層、第一摻雜硅層、表面鈍化層、減反射層、本征硅層、第二摻雜硅層和透明導(dǎo)電層，上述各膜層的存在可以將硅基底的側(cè)面與外界環(huán)境隔離開，降低硅基底的側(cè)面在轉(zhuǎn)運(yùn)或封裝后因擠壓、碰撞等因素而出現(xiàn)劃傷等受損問題的風(fēng)險(xiǎn)。同時(shí)，還能夠降低水汽等從電池側(cè)面進(jìn)入電池內(nèi)造成電池失效的風(fēng)險(xiǎn)，提高背接觸電池的使用壽命。此外，上述表面鈍化層和減反射層不僅位于硅基底的第二面上，還延伸至硅基底的側(cè)面。此時(shí)，在硅基底的側(cè)面，導(dǎo)電類型相反的第一摻雜硅層和第二摻雜硅層可以通過表面鈍化層和減反射層隔離開，防止二者導(dǎo)通漏電，使得背接觸電池具有較高的轉(zhuǎn)換效率。另外，表面鈍化層和減反射層設(shè)置在第二面的部分能夠降低載流子復(fù)合和表面反射率，再將二者延伸至硅基底的側(cè)面，還能夠用于將第一摻雜硅層和第二摻雜硅層隔離開，無須為了防止第一摻雜硅層和第二摻雜硅層之間漏電而通過其它沉積步驟額外形成其它絕緣層，可以簡(jiǎn)化背接觸電池的制造過程同時(shí)，也無須考慮將第一摻雜硅層和第二摻雜硅層隔離開的膜層與背接觸電池中其它結(jié)構(gòu)之間的兼容，確保背接觸電池具有較高的良率。同時(shí)，不僅設(shè)置在硅基底側(cè)面的第一界面鈍化層和第一摻雜硅層對(duì)硅基底具有鈍化作用，上述實(shí)現(xiàn)側(cè)面的第一摻雜硅層和第二摻雜硅層絕緣隔離的表面鈍化層也能夠?qū)杌椎膫?cè)面進(jìn)行鈍化，進(jìn)一步降低硅基底側(cè)面的載流子復(fù)合速率，提高背接觸電池的轉(zhuǎn)換效率。

4、另外，在實(shí)際的制造過程中，設(shè)置在硅基底的第一面和第二面上的相應(yīng)膜層形成的先后順序影響著硅基底的側(cè)面上相應(yīng)膜層的形成順序，由于硅基底的第一面和第二面上膜層形成的先后順序與工藝、電池結(jié)構(gòu)、設(shè)備等都密切相關(guān)，因此硅基底的第一面和第二面上膜層形成的先后順序不能任意調(diào)整，也就是說硅基底的側(cè)面上形成的膜層順序不能任意調(diào)整，需要根據(jù)硅基底側(cè)面的膜層形成順序要求、要解決的技術(shù)問題，以及正背面膜層的形成順序要求、解決的技術(shù)問題等綜合考慮。

5、作為一種可能的實(shí)現(xiàn)方案，設(shè)置在側(cè)面的第一界面鈍化層和第一摻雜硅層僅位于側(cè)面的局部區(qū)域上、且靠近第一面。其中，沿硅基底的厚度方向，第一界面鈍化層和第一摻雜硅層在側(cè)面上的最大延伸長(zhǎng)度與硅基底的厚度之間的比值大于等于70％；和/或，側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為絨面，且絨面在側(cè)面上的最大延伸長(zhǎng)度與硅基底的厚度之間的比值小于等于30％；和/或，在側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域的表面反射率，小于覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域的表面反射率；和/或，側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為絨面；和/或，側(cè)面中覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為拋光面。

6、采用上述技術(shù)方案的情況下，如前文所述，第一界面鈍化層和第一摻雜硅層對(duì)硅基底的側(cè)面具有鈍化作用，因此當(dāng)?shù)谝唤缑驸g化層和第一摻雜硅層在側(cè)面上的最大延伸長(zhǎng)度與硅基底的厚度之間的比值大于等于70％時(shí)，確保第一界面鈍化層和第一摻雜硅層在硅基底的側(cè)面上具有較大的形成范圍，從而使得側(cè)面中更多區(qū)域表面具有較低的載流子復(fù)合速率，進(jìn)一步提高背接觸電池的轉(zhuǎn)換效率。并且，使得硅基底的側(cè)面中大部分區(qū)域均覆蓋有第一界面鈍化層和第一摻雜硅層，此時(shí)第一界面鈍化層和第一摻雜硅層對(duì)硅基底側(cè)面大部分區(qū)域均具有保護(hù)作用，防止水汽等侵入的時(shí)候，確保硅基底側(cè)面具有厚度較大的疊層保護(hù)，進(jìn)一步提高硅基底側(cè)面的保護(hù)效果。側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為絨面，且絨面在側(cè)面上的最大延伸長(zhǎng)度與硅基底的厚度之間的比值小于等于30％的有益效果的應(yīng)用原理可以參考前文，此處不再贅述。另外，與側(cè)面中覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域相比，硅基底的側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域的表面反射率較小，此時(shí)雖然硅基底的側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面的鈍化效果相對(duì)較低，但是該區(qū)域表面具有相對(duì)較高的陷光效果，利于使得更多光線由硅基底的側(cè)面中靠近第二面的一側(cè)折射至硅基底內(nèi)，利于提高背接觸電池的轉(zhuǎn)換效率。另外，也無須為了在去除繞鍍至第二面上的第一界面鈍化層和第一摻雜硅層的過程中將側(cè)面的第一界面鈍化層和第一摻雜硅層全部保留而嚴(yán)格控制制造條件，降低背接觸電池的制造難度。再者，當(dāng)側(cè)面中覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為拋光面時(shí)，側(cè)面中覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面較為平坦，利于在該區(qū)域上形成較厚的第一界面鈍化層和第一摻雜硅層，增強(qiáng)第一界面鈍化層和第一摻雜硅層對(duì)側(cè)面相應(yīng)區(qū)域的鈍化效果，進(jìn)一步提高背接觸電池的轉(zhuǎn)換效率。

7、作為一種可能的實(shí)現(xiàn)方案，上述第一界面鈍化層和/或第一摻雜硅層各部分的厚度相同。在此情況下，利于使得第一界面鈍化層和/或第一摻雜硅層的各部分均具有較高的鈍化效果，從而使得硅基底中與第一界面鈍化層，和/或，硅基底中與第一摻雜硅層對(duì)應(yīng)的各區(qū)域均具有相對(duì)較低的載流子復(fù)合速率，進(jìn)一步提高背接觸電池的轉(zhuǎn)換效率。

8、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面，表面鈍化層的厚度相等，或表面鈍化層的厚度沿第一面至第二面的方向逐漸增大。

9、采用上述技術(shù)方案的情況下，在一定范圍內(nèi)，表面鈍化層的厚度與自身的鈍化效果和絕緣隔離效果呈正比?；诖?，當(dāng)在硅基底的側(cè)面，表面鈍化層的厚度相等時(shí)，表面鈍化層各部分均具有較高的鈍化效果和較高的絕緣隔離特性，利于使得硅基底側(cè)面中覆蓋有表面鈍化層的各區(qū)域均具有較低的表面缺陷數(shù)量，還利于通過厚度均勻的表面鈍化層更好的實(shí)現(xiàn)第一摻雜硅層和第二摻雜硅層的電隔離效果，降低正向漏電。而當(dāng)表面鈍化層的厚度沿第一面至第二面的方向逐漸增大時(shí)，使得側(cè)面上的表面鈍化層靠近第二面的部分具有較高的鈍化效果、以及更好的絕緣隔離特性，進(jìn)一步降低硅基底側(cè)面中靠近第二面的區(qū)域表面缺陷數(shù)量的同時(shí)，進(jìn)一步降低第一摻雜硅層和第二摻雜硅層之間的漏電風(fēng)險(xiǎn)，利于增大背接觸電池的開路電壓和填充因子。

10、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面，減反射層的厚度沿第一面至第二面的方向逐漸增大。在此情況下，使得側(cè)面上的表面鈍化層靠近第二面的部分具有更好的絕緣隔離特性，進(jìn)一步降低第一摻雜硅層和第二摻雜硅層之間的漏電風(fēng)險(xiǎn)，利于增大背接觸電池的開路電壓和填充因子。

11、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面，本征硅層、第二摻雜硅層和透明導(dǎo)電層中的至少一者的厚度沿第二面至第一面的方向逐漸增大。

12、采用上述技術(shù)方案的情況下，在硅基底的側(cè)面，本征硅層、第二摻雜硅層和透明導(dǎo)電層中的至少一者在靠近第一面的厚度較大，利于提高該膜層對(duì)硅基底側(cè)面中靠近第一面的區(qū)域的保護(hù)作用，可以進(jìn)一步提高背接觸電池中側(cè)面的結(jié)構(gòu)可靠性。

13、作為一種可能的實(shí)現(xiàn)方案，設(shè)置在側(cè)面的表面鈍化層和減反射層位于側(cè)面的局部區(qū)域上、且靠近第二面。沿硅基底的厚度方向，表面鈍化層和減反射層在側(cè)面上的最大延伸長(zhǎng)度與硅基底的厚度之間的比值小于等于80％。

14、采用上述技術(shù)方案的情況下，在硅基底的第二面和側(cè)面形成表面鈍化層和減反射層時(shí)，可能會(huì)因繞鍍而在第一面一側(cè)也形成有表面鈍化層和減反射層。為消除第一面的表面鈍化層和減反射層對(duì)第二界面鈍化層和第二摻雜硅層的載流子收集效率的影響，需要將二者繞鍍至第一面的部分去除?；诖耍?dāng)設(shè)置在側(cè)面的表面鈍化層和減反射層可以位于側(cè)面的局部區(qū)域上時(shí)，可以降低去除表面鈍化層和減反射層繞鍍至第一面的部分的難度，降低制造精度要求。另外，硅基底的側(cè)面中未覆蓋表面鈍化層和減反射層區(qū)域處，第一摻雜硅層可以通過第二界面鈍化層和與自身導(dǎo)電類型相反的第二摻雜硅層電性接觸，從而在硅基底的側(cè)面形成具有較低反向擊穿電壓的二極管結(jié)構(gòu)，利于降低背接觸電池的熱斑風(fēng)險(xiǎn)，提高背接觸電池的抗燒毀能力。

15、作為一種可能的實(shí)現(xiàn)方案，上述第一面包括間隔分布的第一區(qū)和第二區(qū)。第一界面鈍化層和第一摻雜硅層設(shè)置在第一區(qū)上。本征硅層和第二摻雜硅層設(shè)置在第二區(qū)，且由第二區(qū)延伸至第一區(qū)，并覆蓋部分第一界面鈍化層和第一摻雜硅層。并且，背接觸電池還包括絕緣掩膜層。絕緣掩膜層設(shè)置在位于側(cè)面的第一摻雜硅層和表面鈍化層之間，且絕緣掩膜層還沿硅基底的厚度方向設(shè)置在位于第一面的本征硅層和第一摻雜硅層之間。

16、采用上述技術(shù)方案的情況下，在硅基底的第一面，本征硅層和第二摻雜硅層不僅沿硅基底的厚度方向依次層疊設(shè)置在第二區(qū)，而且還覆蓋在部分第一界面鈍化層和第一摻雜硅層上。此時(shí)，本征硅層和第二摻雜硅層在硅基底的第一面一側(cè)的形成范圍較大，利于在制造過程中降低對(duì)整層設(shè)置的本征硅層和第二摻雜硅層的刻蝕范圍，利于提高刻蝕產(chǎn)能。并且，本征硅層和第二摻雜硅層覆蓋在第一摻雜硅層上的部分，能夠?qū)Φ谝粨诫s硅層的邊緣進(jìn)行保護(hù)，防止刻蝕劑對(duì)第一摻雜硅層的邊緣造成影響，確保第一摻雜硅層的邊緣具有較高的載流子收集效率。絕緣掩膜層可以與表面鈍化層和減反射層一同，將側(cè)面的第一摻雜硅層和第二摻雜硅層間隔開，進(jìn)一步抑制側(cè)面漏電。同時(shí)還能夠?qū)杌椎膫?cè)面進(jìn)行鈍化，進(jìn)一步降低硅基底側(cè)面的缺陷數(shù)量。另外，在側(cè)面也形成絕緣掩膜層，還利于降低對(duì)本征硅層的厚度要求，在確保第一摻雜硅層和第二摻雜硅層之間具有較低的正向漏電的同時(shí)，使得本征硅層具有較低的隧穿電阻，利于提高第一面一側(cè)的第二摻雜硅層的載流子收集效率。

17、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面，絕緣掩膜層的厚度沿第二面至第一面的方向逐漸增大。該情況下的有益效果的應(yīng)用原理與前文所述的在硅基底的側(cè)面，表面鈍化層的厚度沿第一面至第二面的方向逐漸增大的有益效果的應(yīng)用原理相似，此處不再贅述。

18、作為一種可能的實(shí)現(xiàn)方案，設(shè)置在側(cè)面的絕緣掩膜層位于側(cè)面的局部區(qū)域上；沿硅基底的厚度方向，絕緣掩膜層在側(cè)面上的最大延伸長(zhǎng)度與硅基底的厚度之間的比值小于等于80％。

19、采用上述技術(shù)方案的情況下，可以理解的是，絕緣掩膜層在側(cè)面的延伸長(zhǎng)度越大，硅基底的側(cè)面中第一摻雜硅層和第二摻雜硅層可以通過形成范圍更大的絕緣掩膜層隔離開，背接觸電池的正向漏電越低，絕緣掩膜層對(duì)硅基底側(cè)面的保護(hù)作用越強(qiáng)。而絕緣掩膜層在側(cè)面的延伸長(zhǎng)度越小，硅基底的側(cè)面中第一摻雜硅層和第二摻雜硅層之間形成的反向漏電區(qū)域范圍越大，背接觸電池的熱斑風(fēng)險(xiǎn)越低?；诖耍?dāng)絕緣掩膜層在側(cè)面上的最大延伸長(zhǎng)度與硅基底的厚度之間的比值小于等于80％時(shí)，可以根據(jù)背接觸電池的實(shí)際應(yīng)用場(chǎng)景要求通過調(diào)整絕緣掩膜層在側(cè)面上的最大延伸長(zhǎng)度的方式對(duì)背接觸電池的正向漏電、熱斑風(fēng)險(xiǎn)和側(cè)面保護(hù)進(jìn)行調(diào)控，利于實(shí)現(xiàn)背接觸電池的正向漏電、熱斑風(fēng)險(xiǎn)和側(cè)面保護(hù)之間的平衡。

20、作為一種可能的實(shí)現(xiàn)方案，上述表面鈍化層的材料包括氧化鋁、本征非晶硅、摻雜硅玻璃中的至少一種。

21、采用上述技術(shù)方案的情況下，氧化鋁和本征非晶硅中含有氫，當(dāng)表面鈍化層的材料包括氧化鋁和/或本征非晶硅時(shí)，可以對(duì)硅基底和第一摻雜硅層進(jìn)行氫鈍化，進(jìn)一步提高表面鈍化層的鈍化效果。而摻雜硅玻璃中摻雜有相應(yīng)導(dǎo)電類型的雜質(zhì)，還可以對(duì)硅基底和第一摻雜硅層進(jìn)行場(chǎng)鈍化，也可以進(jìn)一步提高表面鈍化層的鈍化效果。其次，材料為摻雜硅玻璃的表面鈍化層的制造過程也較為簡(jiǎn)單，利于降低背接觸電池的制造難度。

22、作為一種可能的實(shí)現(xiàn)方案，上述第一摻雜硅層的厚度大于等于30nm、且小于等于140nm。

23、采用上述技術(shù)方案的情況下，透明導(dǎo)電層的存在可以提高載流子的收集效率，并且為減薄第一摻雜硅層留出余量。換句話說，在不降低載流子收集效率的前提下，因透明導(dǎo)電層的存在可以適當(dāng)降低第一摻雜硅層的厚度?；诖?，當(dāng)?shù)谝粨诫s硅層的厚度在上述范圍內(nèi)時(shí)，第一摻雜硅層的厚度較小，利于降低自身的寄生吸收，進(jìn)一步提高背接觸電池的工作效率。并且，還可以降低第一摻雜硅層的沉積時(shí)間，提高第一摻雜硅層的制作效率。

24、作為一種可能的實(shí)現(xiàn)方案，上述本征硅層的厚度大于等于8nm、且小于等于14nm。在此情況下，本征硅層的厚度較大，利于增強(qiáng)本征硅層對(duì)第一摻雜硅層和第二摻雜硅層之間的隔離效果，降低正向漏電風(fēng)險(xiǎn)。

25、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面中，設(shè)置有第一界面鈍化層和第一摻雜硅層的區(qū)域表面上具有塔基狀紋理結(jié)構(gòu)。并且，第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的底面的厚度，小于第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁上的厚度。

26、采用上述技術(shù)方案的情況下，可以理解的是，上述塔基狀紋理結(jié)構(gòu)的底面和塔基狀紋理結(jié)構(gòu)的側(cè)壁具有不同的晶向。具體的，塔基狀紋理結(jié)構(gòu)的底面為[110]晶向，該[110]晶向的表面的懸掛鍵數(shù)量相對(duì)較少；而塔基狀紋理結(jié)構(gòu)的側(cè)壁為[111]晶向，該[111]晶向的懸掛鍵數(shù)量相對(duì)較多。基于此，當(dāng)?shù)谝唤缑驸g化層位于塔基狀紋理結(jié)構(gòu)的底面的厚度，小于第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁上的厚度時(shí)，利于使得第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁上的厚度的部分具有相對(duì)較高的鈍化效果，滿足塔基狀紋理結(jié)構(gòu)的側(cè)壁對(duì)高鈍化效果的需求，降低塔基狀紋理結(jié)構(gòu)的側(cè)壁的載流子復(fù)合速率，進(jìn)一步提高背接觸電池的工作效率。

27、作為一種可能的實(shí)現(xiàn)方案，硅基底的側(cè)面具有塔基狀紋理結(jié)構(gòu)。其中，第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的底面的厚度，小于第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁的厚度。本征硅層位于塔基狀紋理結(jié)構(gòu)的底面的厚度，大于本征硅層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁的厚度；和/或，第二摻雜硅層位于塔基狀紋理結(jié)構(gòu)的底面的厚度，大于第二摻雜硅層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁的厚度。

28、采用上述技術(shù)方案的情況下，第一界面鈍化層在塔基狀紋理結(jié)構(gòu)的底面和側(cè)壁的厚度大小關(guān)系，與本征硅層和/或第二摻雜硅層在塔基狀紋理結(jié)構(gòu)的底面和側(cè)壁的厚度大小關(guān)系相反，此時(shí)第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁的厚度較大，可以彌補(bǔ)因本征硅層和/或第二摻雜硅層在塔基狀紋理結(jié)構(gòu)的側(cè)壁的厚度較小使得自身的鈍化效果和保護(hù)作用較弱；并且，本征硅層和/或第二摻雜硅層位于塔基狀紋理結(jié)構(gòu)的底面的厚度較大，可以彌補(bǔ)因第一界面鈍化層在塔基狀紋理結(jié)構(gòu)的底面的厚度較小使得自身的鈍化效果和保護(hù)作用較弱，確保在第一界面鈍化層、以及本征硅層和/或第二摻雜硅層的共同的鈍化作用和保護(hù)作用下，硅基底側(cè)面對(duì)應(yīng)塔基狀紋理結(jié)構(gòu)的底面和側(cè)面均具有較高的鈍化效果和保護(hù)強(qiáng)度。

29、作為一種可能的實(shí)現(xiàn)方案，上述硅基底的側(cè)面內(nèi)形成有摻雜層。摻雜層內(nèi)的摻雜劑包括第一摻雜硅層內(nèi)的摻雜劑。

30、采用上述技術(shù)方案的情況下，摻雜層可以與第一摻雜硅層之間形成高低結(jié)，使得第一摻雜硅層與硅基底側(cè)面之間的能帶更加匹配，提高第一摻雜硅層對(duì)硅基底側(cè)面的鈍化效果，增大背接觸電池的開路電壓。

31、第二方面，本發(fā)明提供了另一種背接觸電池，該背接觸電池包括：硅基底、第一界面鈍化層、第一摻雜硅層、本征硅層、第二摻雜硅層和透明導(dǎo)電層。硅基底包括相對(duì)設(shè)置的第一面和第二面，以及連接第一面和第二面的側(cè)面。沿背離側(cè)面的方向，第一摻雜硅層、本征硅層、第二摻雜硅層和透明導(dǎo)電層依次設(shè)置在側(cè)面上。在硅基底的側(cè)面，第一摻雜硅層和本征硅層直接接觸。其中，第一摻雜硅層和第二摻雜硅層的導(dǎo)電類型相反。

32、采用上述技術(shù)方案的情況下，在硅基底的側(cè)面，第一摻雜硅層可以通過本征硅層和與自身導(dǎo)電類型相反的第二摻雜硅層電性連接，從而在硅基底的側(cè)面形成具有較低反向擊穿電壓的二極管結(jié)構(gòu)，降低背接觸電池的熱斑風(fēng)險(xiǎn)。同時(shí)，設(shè)置在硅基底側(cè)面的第一摻雜硅層、本征硅層和第二摻雜硅層還能夠?qū)杌椎膫?cè)面進(jìn)行鈍化，降低硅基底側(cè)面的載流子復(fù)合速率，提高背接觸電池的轉(zhuǎn)換效率。其次，設(shè)置在硅基底側(cè)面的第一摻雜硅層、本征硅層和第二摻雜硅層，也能夠?qū)杌椎膫?cè)面進(jìn)行保護(hù)，降低因硅基底的側(cè)面直接暴露在外而容易出現(xiàn)受損和漏電的風(fēng)險(xiǎn)，提高背接觸電池的結(jié)構(gòu)可靠性。另外，在實(shí)際的制造過程中，設(shè)置在硅基底的第一面和第二面上的相應(yīng)膜層形成的先后順序影響著硅基底的側(cè)面上相應(yīng)膜層的形成順序，由于硅基底的第一面和第二面上膜層形成的先后順序與工藝、電池結(jié)構(gòu)、設(shè)備等都密切相關(guān)，因此硅基底的第一面和第二面上膜層形成的先后順序不能任意調(diào)整，也就是說硅基底的側(cè)面上形成的膜層順序不能任意調(diào)整，需要根據(jù)硅基底側(cè)面的膜層形成順序要求、要解決的技術(shù)問題，以及正背面膜層的形成順序要求、解決的技術(shù)問題等綜合考慮。

33、作為一種可能的實(shí)現(xiàn)方案，上述背接觸電池包括設(shè)置于第二面上的表面鈍化層，且表面鈍化層由第二面延伸至側(cè)面。并且，背接觸電池還包括設(shè)置于第一面，且位于硅基底和第二摻雜硅層之間的第二界面鈍化層，第二界面鈍化層由上述第一面延伸至側(cè)面?；诖耍趥?cè)面。上述本征硅層包括沿背離側(cè)面的方向，層疊設(shè)置的表面鈍化層和第二界面鈍化層。

34、采用上述技術(shù)方案的情況下，在硅基底的側(cè)面，第一摻雜硅層和第二摻雜硅層之間具有表面鈍化層和第二界面鈍化層這兩個(gè)膜層，此時(shí)本征硅層具有一定的傳輸電阻，利于降低背接觸電池的正向漏電，利于平衡背接觸電池的轉(zhuǎn)換效率和熱斑風(fēng)險(xiǎn)。另外，在獲得較低正向漏電的同時(shí)，無須為了形成厚度較大的本征硅層而導(dǎo)致單一的第二界面鈍化層或表面鈍化層的厚度較大，確保第二界面鈍化層具有較低的隧穿電阻、以及表面鈍化層對(duì)光線傳輸具有較低的阻礙作用，確保背接觸電池具有較高的轉(zhuǎn)換效率。

35、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面，上述本征硅層各部分的厚度相同。在此情況下，使得設(shè)置在硅基底側(cè)面的本征硅層各部分均具有較高的鈍化性能和保護(hù)作用，能夠進(jìn)一步降低硅基底側(cè)面的載流子復(fù)合速率，提高背接觸電池的結(jié)構(gòu)可靠性。

36、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面，本征硅層的厚度大于等于5nm、且小于等于30nm。

37、采用上述技術(shù)方案的情況下，在硅基底的側(cè)面，本征硅層的厚度在上述范圍內(nèi)，利于防止因本征硅層的厚度較小而導(dǎo)致自身的鈍化性能和保護(hù)作用不佳，確保側(cè)面具有較低的載流子復(fù)合速率和較高的結(jié)構(gòu)可靠性，同時(shí)還利于降低背接觸電池的正向漏電損耗。還可以防止因本征硅層的厚度較大而導(dǎo)致第二界面鈍化層(或第二界面鈍化層和表面鈍化層)的厚度也較大，確保第二界面鈍化層具有較低的隧穿電阻、以及表面鈍化層對(duì)光線傳輸具有較低的阻礙作用，確保背接觸電池具有較高的轉(zhuǎn)換效率。

38、作為一種可能的實(shí)現(xiàn)方案，上述背接觸電池還包括減反射層。在第二面，減反射層設(shè)置在表面鈍化層背離硅基底的一側(cè)。減反射層由第二面延伸至側(cè)面，且在側(cè)面，減反射層設(shè)置在第二摻雜硅層和透明導(dǎo)電層之間。

39、采用上述技術(shù)方案的情況下，設(shè)置在硅基底的側(cè)面的膜層中又增加了一層減反射層，可以進(jìn)一步提高對(duì)硅基底側(cè)面的保護(hù)作用，降低硅基底的側(cè)面出現(xiàn)受損的風(fēng)險(xiǎn)、以及降低正向漏電損耗。另外，該情況下，減反射層直接形成在第二摻雜硅層背離硅基底的一側(cè)。因表面鈍化層和第二摻雜硅層的材料之間存在差異，并且減反射層更容易在表面鈍化層上沉積。基于此，與減反射層直接形成在表面鈍化層上相比，減反射層直接形成在第二摻雜硅層背離硅基底的一側(cè)時(shí)，可以降低減反射層在第一面一側(cè)的繞鍍范圍，從而可以降低去除減反射層在第一面繞鍍時(shí)的刻蝕量，提高制造效率。

40、作為一種可能的實(shí)現(xiàn)方案，上述背接觸電池還包括沿硅基底的厚度方向依次設(shè)置于第二面上的表面鈍化層和減反射層，且表面鈍化層和減反射層由第二面延伸至側(cè)面。并且，在側(cè)面，且沿背離側(cè)面的方向，表面鈍化層和減反射層依次層疊設(shè)置在第二摻雜硅層和透明導(dǎo)電層之間。在此情況下，表面鈍化層和減反射層的存在可以進(jìn)一步提高對(duì)硅基底側(cè)面的保護(hù)作用，降低硅基底的側(cè)面出現(xiàn)受損的風(fēng)險(xiǎn)。

41、作為一種可能的實(shí)現(xiàn)方案，上述硅基底的側(cè)面內(nèi)形成有摻雜層。摻雜層內(nèi)的摻雜劑包括第一摻雜硅層內(nèi)的摻雜劑。

42、作為一種可能的實(shí)現(xiàn)方案，設(shè)置在側(cè)面的第一界面鈍化層和第一摻雜硅層僅位于側(cè)面的局部區(qū)域上、且靠近第一面。其中，沿硅基底的厚度方向，第一界面鈍化層和第一摻雜硅層在側(cè)面上的最大延伸長(zhǎng)度與硅基底的厚度之間的比值大于等于70％；和/或，側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為絨面，且絨面在側(cè)面上的最大延伸長(zhǎng)度與硅基底的厚度之間的比值小于等于30％；和/或，在側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域的表面反射率，小于覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域的表面反射率；和/或，側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為絨面；和/或，側(cè)面中覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為拋光面。

43、作為一種可能的實(shí)現(xiàn)方案，上述第一界面鈍化層和/或第一摻雜硅層各部分的厚度相同。

44、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面，表面鈍化層的厚度相等，或表面鈍化層的厚度沿第一面至第二面的方向逐漸增大。

45、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面，減反射層的厚度沿第一面至第二面的方向逐漸增大。

46、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面，第二摻雜硅層和/或透明導(dǎo)電層的厚度沿第二面至第一面的方向逐漸增大。

47、作為一種可能的實(shí)現(xiàn)方案，上述第一摻雜硅層的厚度大于等于30nm、且小于等于140nm。

48、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面中，設(shè)置有第一界面鈍化層和第一摻雜硅層的區(qū)域表面上具有塔基狀紋理結(jié)構(gòu)。并且，第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的底面的厚度，小于第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁上的厚度。

49、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面中，設(shè)置有第一界面鈍化層和第一摻雜硅層的區(qū)域表面上具有塔基狀紋理結(jié)構(gòu)。并且，第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的底面的厚度，大于第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁上的厚度。

50、第三方面，本發(fā)明提供了再一種背接觸電池。該背接觸電池包括：硅基底、第一界面鈍化層、第一摻雜硅層、絕緣掩膜層、本征硅層、第二摻雜硅層和透明導(dǎo)電層。硅基底包括相對(duì)設(shè)置的第一面和第二面，以及連接第一面和第二面的側(cè)面。沿背離側(cè)面的方向，第一界面鈍化層、第一摻雜硅層、絕緣掩膜層、本征硅層、第二摻雜硅層和透明導(dǎo)電層依次設(shè)置在側(cè)面上。第一摻雜硅層和第二摻雜硅層的導(dǎo)電類型相反。其中，背接觸電池包括設(shè)置于第二面的表面鈍化層，且表面鈍化層由第二面延伸至側(cè)面；背接觸電池還包括設(shè)置于第一面，且位于硅基底和第二摻雜硅層之間的第二界面鈍化層，第二界面鈍化層由上述第一面延伸至側(cè)面；在側(cè)面，本征硅層包括沿背離側(cè)面的方向，層疊設(shè)置的表面鈍化層和第二界面鈍化層。

51、采用上述技術(shù)方案的情況下，第一摻雜硅層和第二摻雜硅層之間處理設(shè)置有本征硅層之外，還設(shè)置有絕緣掩膜層，在確保降低正向漏電損耗的同時(shí)，還可以降低對(duì)本征硅層的厚度要求，降低本征硅層的隧穿電阻，利于提高設(shè)置在硅基底第一面一側(cè)的第二摻雜硅層對(duì)載流子的手收集效率，進(jìn)一步提高背接觸電池的轉(zhuǎn)換效率。并且，絕緣掩膜層的存在還可以增強(qiáng)對(duì)硅基底側(cè)面的保護(hù)作用，進(jìn)一步提高背接觸電池的側(cè)面結(jié)構(gòu)可靠性。另外，在實(shí)際的制造過程中，設(shè)置在硅基底的第一面和第二面上的相應(yīng)膜層形成的先后順序影響著硅基底的側(cè)面上相應(yīng)膜層的形成順序，由于硅基底的第一面和第二面上膜層形成的先后順序與工藝、電池結(jié)構(gòu)、設(shè)備等都密切相關(guān)，因此硅基底的第一面和第二面上膜層形成的先后順序不能任意調(diào)整，也就是說硅基底的側(cè)面上形成的膜層順序不能任意調(diào)整，需要根據(jù)硅基底側(cè)面的膜層形成順序要求、要解決的技術(shù)問題，以及正背面膜層的形成順序要求、解決的技術(shù)問題等綜合考慮。

52、作為一種可能的實(shí)現(xiàn)方案，上述背接觸電池還包括設(shè)置于第一面的減反射層，減反射層由第一面延伸至側(cè)面。在側(cè)面，沿背離側(cè)面的方向減反射層設(shè)置在第二摻雜硅層和透明導(dǎo)電層之間。

53、采用上述技術(shù)方案的情況下，設(shè)置在硅基底的側(cè)面的膜層中又增加了一層減反射層，可以進(jìn)一步提高對(duì)硅基底側(cè)面的保護(hù)作用，降低硅基底的側(cè)面出現(xiàn)受損的風(fēng)險(xiǎn)、以及降低正向漏電損耗。另外，該情況下，減反射層直接形成在第二摻雜硅層背離硅基底的一側(cè)。因表面鈍化層和第二摻雜硅層的材料之間存在差異，并且減反射層更容易在表面鈍化層上沉積?；诖?，與減反射層直接形成在表面鈍化層上相比，減反射層直接形成在第二摻雜硅層背離硅基底的一側(cè)時(shí)，可以降低減反射層在第一面一側(cè)的繞鍍范圍，從而可以降低去除減反射層在第一面繞鍍時(shí)的刻蝕量，提高制造效率。

54、作為一種可能的實(shí)現(xiàn)方案，上述硅基底的側(cè)面內(nèi)形成有摻雜層。摻雜層內(nèi)的摻雜劑包括第一摻雜硅層內(nèi)的摻雜劑。

55、作為一種可能的實(shí)現(xiàn)方案，設(shè)置在側(cè)面的第一界面鈍化層和第一摻雜硅層僅位于側(cè)面的局部區(qū)域上、且靠近第一面。其中，沿硅基底的厚度方向，第一界面鈍化層和第一摻雜硅層在側(cè)面上的最大延伸長(zhǎng)度與硅基底的厚度之間的比值大于等于70％；和/或，側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為絨面，且絨面在側(cè)面上的最大延伸長(zhǎng)度與硅基底的厚度之間的比值小于等于30％；和/或，在側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域的表面反射率，小于覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域的表面反射率；和/或，側(cè)面中未覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為絨面；和/或，側(cè)面中覆蓋第一界面鈍化層和第一摻雜硅層的區(qū)域表面為拋光面。

56、作為一種可能的實(shí)現(xiàn)方案，上述第一界面鈍化層和/或第一摻雜硅層各部分的厚度相同。

57、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面，表面鈍化層的厚度相等，或表面鈍化層的厚度沿第一面至第二面的方向逐漸增大。

58、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面，減反射層的厚度沿第一面至第二面的方向逐漸增大。

59、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面，第二摻雜硅層和/或透明導(dǎo)電層的厚度沿第二面至第一面的方向逐漸增大。

60、作為一種可能的實(shí)現(xiàn)方案，上述第一摻雜硅層的厚度大于等于30nm、且小于等于140nm。

61、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面中，設(shè)置有第一界面鈍化層和第一摻雜硅層的區(qū)域表面上具有塔基狀紋理結(jié)構(gòu)。并且，第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的底面的厚度，小于第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁上的厚度。

62、作為一種可能的實(shí)現(xiàn)方案，在硅基底的側(cè)面中，設(shè)置有第一界面鈍化層和第一摻雜硅層的區(qū)域表面上具有塔基狀紋理結(jié)構(gòu)。并且，第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的底面的厚度，大于第一界面鈍化層位于塔基狀紋理結(jié)構(gòu)的側(cè)壁上的厚度。

63、第四方面，本發(fā)明提供了一種光伏組件，該光伏組件包括：如第一方面及其各種實(shí)現(xiàn)方式提供的背接觸電池，或如第二方面及其各種實(shí)現(xiàn)方式提供的背接觸電池，或如第三方面及其各種實(shí)現(xiàn)方式提供的背接觸電池。

64、本發(fā)明中第四方面及其各種實(shí)現(xiàn)方式的有益效果，可以參考第一方面及其各種實(shí)現(xiàn)方式中的有益效果分析，或者可以參考第二方面及其各種實(shí)現(xiàn)方式中的有益效果分析，或者可以參考第三方面及其各種實(shí)現(xiàn)方式中的有益效果分析，此處不再贅述。