本發(fā)明涉及半導體制造，特別是涉及一種金屬硅化物方塊電阻的測試結(jié)構(gòu)及其制備方法。

背景技術(shù)：

1、隨著半導體工藝特征尺寸縮小到深亞微米以下，mos管的柵、源和漏有源區(qū)的尺寸也相應縮小，而它們的等效串聯(lián)電阻會相應變大，從而影響電路速度，另外后段互連接觸孔的尺寸也不斷縮小，隨著接觸孔尺寸的不斷縮小，單個接觸孔的接觸電阻也不斷升高。為了降低多晶硅柵和有源區(qū)的方塊電阻，金屬硅化物（silicide）工藝技術(shù)被開發(fā)出來并廣泛應用在半導體工藝制程。該技術(shù)是利用金屬與直接接觸的有源區(qū)和多晶硅柵的硅反應形成silicide，金屬不會與接觸的氧化硅、氮化硅和氮氧化硅等介質(zhì)材料發(fā)生反應，所以silicide能夠很好地與有源區(qū)和多晶硅柵對準，因而也把同時在有源區(qū)和多晶硅柵上形成silicide的技術(shù)稱為自對準金屬硅化物（self?aligned?silicide-salicide）。

2、因此金屬硅化物方塊電阻是mos器件制造過程中一個重要的參數(shù)，它可以監(jiān)控金屬硅化物的厚度工藝參數(shù)；另外，基于金屬硅化物的自對準形成技術(shù)，金屬硅化物的尺寸與其下方的多晶硅柵極和/或單晶硅有源區(qū)的尺寸一致，因此它還可以用于監(jiān)控多晶硅柵極和/或單晶硅有源區(qū)的尺寸等關(guān)鍵工藝參數(shù)。這些參數(shù)對確保mos器件的性能至關(guān)重要。

3、但是目前在對mos器件有源區(qū)和多晶硅柵上的金屬硅化物方塊電阻的測量中發(fā)現(xiàn)，不同的晶圓上金屬硅化物方塊電阻的晶圓圖（wafer-map）存在不一致的現(xiàn)象，尤其對于硅的不同摻雜類型（即n型和p型）對應的金屬硅化物方塊電阻的wafer-map不一致的現(xiàn)象更加明顯，甚至呈現(xiàn)出相反的趨勢。如圖1中為n型多晶硅上金屬硅化物方塊電阻的wafer-map，圖2中為p型多晶硅上金屬硅化物方塊電阻的wafer-map，其中顏色越紅代表方塊電阻越大，依次過渡至綠色方塊電阻逐漸減小，越綠代表方塊電阻越小，所以圖1中的方塊電阻呈現(xiàn)出晶圓中心方塊電阻高，周圍低的分布現(xiàn)象，圖2中的方塊電阻呈現(xiàn)出晶圓中心方塊電阻低，周圍高的分布現(xiàn)象。這會導致無法準確判斷整片晶圓上金屬硅化物方塊電阻，進而無法準確監(jiān)控金屬硅化物的厚度工藝參數(shù)以及多晶硅柵極和/或硅有源區(qū)的尺寸等關(guān)鍵工藝參數(shù)以及該些參數(shù)在晶圓上的均勻性。

技術(shù)實現(xiàn)思路

1、鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種金屬硅化物方塊電阻的測試結(jié)構(gòu)及其制備方法，用于解決現(xiàn)有技術(shù)中無法準確判斷整片晶圓上mos器件有源區(qū)和/或多晶硅柵上的金屬硅化物方塊電阻，導致無法準確監(jiān)控金屬硅化物的厚度工藝參數(shù)以及多晶硅柵極和/或硅有源區(qū)的尺寸等關(guān)鍵工藝參數(shù)以及該些參數(shù)在晶圓上均勻性的問題。

2、為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供第一種金屬硅化物方塊電阻的測試結(jié)構(gòu)的制備方法，所述制備方法包括以下步驟：

3、提供硅晶圓，并于所述硅晶圓表面上形成mos管的多晶硅柵極；

4、對所述多晶硅柵極進行第一次離子注入，并低溫退火；

5、對所述多晶硅柵極進行第二次離子注入；其中，所述第一次離子注入的離子摻雜類型與所述第二次離子注入的離子摻雜類型相反，所述第二次離子注入的離子注入?yún)?shù)與mos管源區(qū)及漏區(qū)的離子注入?yún)?shù)相同，且所述第一次離子注入的離子注入劑量是所述第二次離子注入的離子注入劑量的0.3倍~3倍；

6、對所述硅晶圓進行快速熱退火；

7、于所述多晶硅柵極表面形成金屬硅化物。

8、可選地，所述第一次離子注入的離子摻雜類型為n型離子或p型離子，所述第二次離子注入的離子摻雜類型為n型離子或p型離子。

9、可選地，對所述多晶硅柵極進行所述第一次離子注入的方法包括以下步驟：

10、于所述硅晶圓表面形成第一圖形化的光刻膠層，所述第一圖形化的光刻膠層顯露所述多晶硅柵極表面；

11、基于所述第一圖形化的光刻膠層對所述多晶硅柵極進行所述第一次離子注入；

12、去除所述第一圖形化的光刻膠層；

13、對所述多晶硅柵極進行所述第二次離子注入的方法包括以下步驟：

14、于所述硅晶圓表面形成第二圖形化的光刻膠層，所述第二圖形化的光刻膠層顯露所述多晶硅柵極表面；

15、基于所述第二圖形化的光刻膠層對所述多晶硅柵極進行所述第二次離子注入；

16、去除所述第二圖形化的光刻膠層。

17、可選地，所述第一次離子注入的離子注入?yún)?shù)與所述第二次離子注入的離子注入?yún)?shù)相同。

18、本發(fā)明還提供一種金屬硅化物方塊電阻的測試結(jié)構(gòu)，采用如上任意一項所述的第一種金屬硅化物方塊電阻的測試結(jié)構(gòu)的制備方法制備得到。

19、本發(fā)明還提供第二種金屬硅化物方塊電阻的測試結(jié)構(gòu)的制備方法，所述制備方法包括以下步驟：

20、提供硅晶圓，并于所述硅晶圓中形成淺溝槽隔離結(jié)構(gòu)，相鄰所述淺溝槽隔離結(jié)構(gòu)之間定義出硅有源區(qū)，且所述硅有源區(qū)的尺寸與mos管的源區(qū)或漏區(qū)的尺寸相同；

21、對所述硅有源區(qū)進行第一次離子注入，并低溫退火；

22、對所述硅有源區(qū)進行第二次離子注入；其中，所述第一次離子注入的離子摻雜類型與所述第二次離子注入的離子摻雜類型相反，所述第二次離子注入的離子注入?yún)?shù)與mos管源區(qū)及漏區(qū)的離子注入?yún)?shù)相同，且所述第一次離子注入的離子注入劑量是所述第二次離子注入的離子注入劑量的0.3倍~3倍；

23、對所述硅晶圓進行快速熱退火；

24、于所述硅有源區(qū)表面形成金屬硅化物。

25、可選地，所述第一次離子注入的離子摻雜類型為n型離子或p型離子，所述第二次離子注入的離子摻雜類型為n型離子或p型離子.

26、可選地，對所述硅有源區(qū)進行所述第一次離子注入的方法包括以下步驟：

27、于所述硅晶圓表面形成第一圖形化的光刻膠層，所述第一圖形化的光刻膠層顯露所述硅有源區(qū)表面；

28、基于所述第一圖形化的光刻膠層對所述硅有源區(qū)進行所述第一次離子注入；

29、去除所述第一圖形化的光刻膠層；

30、對所述硅有源區(qū)進行所述第二次離子注入的方法包括以下步驟：

31、于所述硅晶圓表面形成第二圖形化的光刻膠層，所述第二圖形化的光刻膠層顯露所述硅有源區(qū)表面；

32、基于所述第二圖形化的光刻膠層對所述硅有源區(qū)進行所述第二次離子注入；

33、去除所述第二圖形化的光刻膠層。

34、可選地，所述第一次離子注入的離子注入?yún)?shù)與所述第二次離子注入的離子注入?yún)?shù)相同。

35、本發(fā)明還提供一種金屬硅化物方塊電阻的測試結(jié)構(gòu)，采用如上任意一項所述的第二種金屬硅化物方塊電阻的測試結(jié)構(gòu)的制備方法制備得到。

36、如上所述，本發(fā)明的金屬硅化物方塊電阻的測試結(jié)構(gòu)及其制備方法，通過在進行mos器件相應結(jié)構(gòu)制備所需的第二次離子注入之前，先對測試結(jié)構(gòu)上的相應結(jié)構(gòu)進行與第二次離子注入的離子摻雜類型相反的第一次離子注入并低溫退火，以修復第一次離子注入引起的晶格損傷并將第二次離子注入的摻雜離子盡可能耗盡，使測試結(jié)構(gòu)中的硅材料趨近于本征硅的導電特性，即高阻特性，以在對mos器件相應結(jié)構(gòu)上的金屬硅化物方塊電阻進行測量時，硅材料電阻的并聯(lián)路徑表現(xiàn)為高阻，測量的方塊電阻結(jié)果僅是mos器件相應結(jié)構(gòu)上的金屬硅化物的方塊電阻，避免了硅材料電阻對整個測量結(jié)果的不穩(wěn)定性影響，從而得到真實的金屬硅化物方塊電阻，進而可準確監(jiān)控金屬硅化物的厚度工藝參數(shù)以及mos器件相應結(jié)構(gòu)的尺寸等關(guān)鍵工藝參數(shù)以及該些參數(shù)在晶圓上均勻性；另外，低溫退火修復硅晶格的損傷，不增加額外的熱預算，不會影響器件的電性能。