集成多個裝置的單片集成電路芯片的制作方法
【技術(shù)領(lǐng)域】
[0001]根據(jù)本發(fā)明的一個或多個方面涉及半導體拓撲，更具體地，涉及一種單片集成電路(IC)芯片，該芯片將多個不同類型(例如，不同結(jié)構(gòu)和不同材料系統(tǒng))的晶體管集成(例如，單片集成)在同一芯片上。
【背景技術(shù)】
[0002]很多半導體材料可以用來制造IC部件，包括硅(Si)和碳化硅(SiC)。
[0003]雖然Si通常應用于電子設(shè)備，但SiC還可以用于大功率電子設(shè)備，這是因為SiC可以承受高溫和高電壓。不同類型的晶體管具有不同的結(jié)構(gòu)，例如雙極結(jié)型晶體管(BJT)、結(jié)型柵場效應晶體管(JFET)和金屬氧化物半導體場效應晶體管(MOSFET)均可以由SiC制成。同樣地，由SiC制成的橫向BJT、JFET或者MOSFET可以用于大功率電子設(shè)備中的1C。相反，標準的互補金屬氧化物半導體(CMOS)電路由于使用SiC以外的材料制成的MOSFET而無法承受較高電壓。因此，由于SiC MOSFET對較高電壓具有較高耐受性，所以由沒有使用SiC MOSFET的CMOS技術(shù)組成單片IC芯片是不可行的。

【發(fā)明內(nèi)容】

[0004]需要提供一種半導體拓撲，該半導體拓撲將多個裝置集成(例如，單片集成)在單個芯片上。因此，本發(fā)明的實施例方面提供了一種單個單片IC芯片，所述芯片允許多個具有不同結(jié)構(gòu)和不同材料系統(tǒng)的裝置(例如，晶體管)一起結(jié)合在單個襯底上。根據(jù)本發(fā)明的另一個實施例方面，一種具有更高產(chǎn)量的單個單片IC芯片可以裝配于較小空間中，例如X波段雷達面板的單元(uni t cel I)中。
[0005]在根據(jù)本發(fā)明的一個例示性實施例，包括多個晶體管的單片IC芯片包括:襯底，第一晶體管，所述第一晶體管在襯底上；和第二晶體管，所述第二晶體管與第一晶體管集成地形成在襯底上，該第二晶體管具有與第一晶體管不同的結(jié)構(gòu)，其中，第一晶體管包括第一材料系統(tǒng)，第二晶體管包括與第一材料系統(tǒng)不同的第二材料系統(tǒng)。
[0006]該單片IC芯片還可以包括第三晶體管，該第三晶體管與第一晶體管和第二晶體管集成地形成在襯底上。
[0007]第一晶體管可以包括氮化鎵(GaN)，第二晶體管和第三晶體管可以包括碳化硅(SiC)。
[0008]第一晶體管可以包括包含GaN的第一層和在第一層上的包含氮化鋁鎵(AlGaN)的第二層。
[0009]第一層可以具有約為1-3 μπι的厚度。
[0010]第二層可以具有約為25nm的厚度。
[0011]第一晶體管可以是GaN無線電或微波頻率功率放大器，第二晶體管可以是漏極調(diào)制器，該漏極調(diào)制器被構(gòu)造成接通和斷開功率放大器。
[0012]第二晶體管可以包括P-溝道FET和η-溝道FET。
[0013]第一晶體管可以是異質(zhì)結(jié)場效應晶體管(HFET)。
[0014]第三晶體管可以是雙極結(jié)型晶體管(BJT)。
[0015]襯底可以是Si襯底或者SiC襯底。
[0016]在根據(jù)本發(fā)明的另一個例示性實施例中，一種包括多個裝置的單片IC芯片包括:功率放大器；電平移位器，所述電平移位器用于將來自雷達控制器的電壓升高到芯片的工作電壓；高速柵極驅(qū)動器，所述高速柵極驅(qū)動器用于從電平移位器接收升高后的電壓并驅(qū)動FET，其中，F(xiàn)ET被構(gòu)造成接通和斷開功率放大器；和檢測電路，該電路用于當功率放大器被接通時向雷達控制器發(fā)送信號。
[0017]功率放大器可以包括GaN。
[0018]電平移位器、高速柵極驅(qū)動器和FET中的至少一個可以包括SiC。
[0019]FET可以是p-溝道FET或者η-溝道FET。
[0020]電平移位器和高速柵極驅(qū)動器中的至少一個可以包括P-溝道FET和η-溝道FET。
【附圖說明】
[0021]本發(fā)明的上述及其它方面和特征將通過結(jié)合附圖對示例性實施例的詳細說明清楚呈現(xiàn)，其中:
[0022]圖1是顯示X波段雷達面板的布局的示意平面圖；
[0023]圖2是顯示包括漏極調(diào)制電路的C波段單元的布局和左上角的X波段雷達面板的布局的示意平面圖；
[0024]圖3是根據(jù)本發(fā)明一個實施例的形成在襯底上的集成結(jié)構(gòu)的橫截面示意圖；
[0025]圖4是根據(jù)本發(fā)明一個實施例的圖3中所示集成結(jié)構(gòu)的GaN裝置和CMOS裝置的橫截面示意圖；
[0026]圖5是根據(jù)本發(fā)明一個實施例的圖3中所示集成結(jié)構(gòu)的BJT裝置、GaN裝置和CMOS裝置的橫截面示意圖；和
[0027]圖6是根據(jù)本發(fā)明一個實施例的單個單片IC芯片的功能方框圖。
【具體實施方式】
[0028]在根據(jù)本發(fā)明的實施例中，一個單片IC芯片包括集成在同一個襯底上的多個具有不同結(jié)構(gòu)和不同材料系統(tǒng)的裝置。從以下結(jié)合附圖的詳細說明更清楚地理解本發(fā)明的實施例。附圖中不受其中的比例的限制。附圖中的相關(guān)的尺寸和比例可以根據(jù)具體情況放大或縮小。附圖中的尺寸和比例可以隨機變化而不受此限制。
[0029]除BJT、JFET或MOSFET以外，其它類型的晶體管也可以用來制造1C，例如異質(zhì)結(jié)場效應晶體管(HFET)。高頻應用中使用的HFET可以用氮化鎵(GaN)制成，氮化鎵(GaN)是一種用在大功率且高頻的裝置中的半導體材料。例如，相較于由其它半導體材料制成的晶體管，由GaN制成的晶體管可以在更高的溫度和電壓下工作。同樣地，GaN晶體管可以例如作為功率放大器用在大功率有源電子掃描陣列(AESA)中。AESA是一種相控陣雷達，在AESA中，發(fā)送器和接收器功能由配合在單元陣列中的多個固態(tài)小發(fā)射/接收塊(例如模塊)執(zhí)行。AESA通過在天線前面以特定角度的結(jié)構(gòu)干涉(constructive interference)或解構(gòu)干涉(deconstructive interference)來控制 AESA 的“波束”。
[0030]每個單元包含自己的電路，以執(zhí)行發(fā)送和接收的功能。單元可以小到1/2英寸X 1/2英寸，或者根據(jù)頻率更小。在較高頻率的情況下，因為當頻率升高時波長變短，而單元間距是波長的函數(shù)，所以單元更小，可實現(xiàn)更小空間。例如，C波段雷達面板可以具有I英寸X I英寸大小的單元，同時X波段雷達面板可以具有1/2英寸X 1/2英寸大小的單元。因此，將所有發(fā)送/接收電路裝配在較小的單元上是很難完成的。
[0031]圖1是顯示X波段雷達面板100的布置的示意平面圖。如圖1所示，每個發(fā)送/接收單元102可以包括通用的腿電路104、Si漏極調(diào)制器IC 106(例如:漏極調(diào)制脈沖發(fā)生器)、限制器108、低噪聲放大器110和功率放大器112。功率和邏輯連接器可以連接在單元之間。每個單元102內(nèi)的功率放大器112都可以在高電壓下工作，例如，可以在28-50V的電壓范圍內(nèi)工作。Si漏極調(diào)制器IC 106用作功率放大器112的通斷開關(guān)(例如，快速通斷開關(guān))。
[0032]圖2是顯示包含漏極調(diào)制電路206的C波段單元202的示意平面圖以及X波段雷達面板100的布置的示意平面圖。相對于在X波段雷達面板100內(nèi)的Si漏極調(diào)制器IC106，在C波段單元202中的漏極調(diào)制電路206能夠在更高的功率下工作，但相對于低功率漏極調(diào)制器的電路，該漏極調(diào)制電路206設(shè)計得更大。因此，如圖2中所示，C波段雷達面板單元202的漏極調(diào)制電路206不能裝配在X波段雷達面板100的較小單元102內(nèi)。所以，IC芯片需要更高的功能可以集成(例如，單片集成)多個裝置，包括大功率裝置，并且可以裝配在較小的空間內(nèi)。
[0033]大功率GaN裝置可以使用Si或SiC襯底形成。然而，IC中的GaN裝置通常會與其它的GaN裝置集成在同一芯片上。因此，IC芯片需要將多種類型的裝置(例如，多種類型的具有不同結(jié)構(gòu)和不同材料系統(tǒng)的晶體管)集成(例如，單片集成)在單個芯片上。
[0034]根據(jù)本發(fā)明的一個方面，一個單片IC芯片結(jié)合(例如，集成結(jié)合)了具有不同結(jié)構(gòu)和不同材料系統(tǒng)的多個裝置在一個芯片上，因此，該單片集成IC芯片具有更高的產(chǎn)量并且可以裝配在高頻率AESA的較小單元內(nèi)。
[0035]圖3到圖6描述了在此說明的非限制性示例實施例。例如，雖然本發(fā)明的實施例主要說明了集成在SiC襯底上的GaN晶體管和SiC晶體管，但本發(fā)明并不僅限于此。本領(lǐng)域技術(shù)人員根據(jù)在此的公開內(nèi)容可以理解，任何其它合適的材料和制造方法都可以用來實施本發(fā)明公開的實施例。例如，可以使用不同材料系統(tǒng)的裝置，還可以使用具有不同結(jié)構(gòu)的裝置(例如，具有不同結(jié)構(gòu)的晶體管)。另外，襯底可以采用許多材料制成，例如藍寶石襯底或者Si襯底。
[0036]圖3是根據(jù)本發(fā)明的一個實施例的形成在襯底上的集成結(jié)構(gòu)的橫截面示意圖。根據(jù)本發(fā)明的一個實施例，集成結(jié)構(gòu)300包括共同定位在同一個芯片上的BJT裝置302、GaN部件304和CMOS裝置306。
[0037]根據(jù)一個實施例，例如，在GaN裝置304內(nèi)，GaN層301形成在襯底314 (例如，SiC襯底)上并形成大約1-3 μ m的厚度。例如，氮化銷鎵(AlGaN)層303可以形成在GaN層301上并形成約為25nm的厚度。作為一個示例，在一個實施例中，Ga源可以是三甲基鎵，N源可以是氨，但是本發(fā)明并不限于此。源極、柵極和漏極接觸件308、310和312可以形成在AlGaN層303上，并且分別對應于GaN裝置304的源極區(qū)、柵極區(qū)和漏極區(qū)。
[0038]CMOS裝置306和BJT裝置302可以包含SiC。CMOS裝置306可以包括η-溝道FET(nFE